JPH0766911B2 - 被膜形成方法 - Google Patents

被膜形成方法

Info

Publication number
JPH0766911B2
JPH0766911B2 JP60259194A JP25919485A JPH0766911B2 JP H0766911 B2 JPH0766911 B2 JP H0766911B2 JP 60259194 A JP60259194 A JP 60259194A JP 25919485 A JP25919485 A JP 25919485A JP H0766911 B2 JPH0766911 B2 JP H0766911B2
Authority
JP
Japan
Prior art keywords
reaction chamber
insulating layer
semiconductor layer
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60259194A
Other languages
English (en)
Other versions
JPS62118520A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP60259194A priority Critical patent/JPH0766911B2/ja
Priority to KR1019860009492A priority patent/KR910003169B1/ko
Priority to CN86107683A priority patent/CN1029442C/zh
Priority to EP91202023A priority patent/EP0457415A1/en
Priority to EP86308829A priority patent/EP0224360B1/en
Priority to DE8686308829T priority patent/DE3684759D1/de
Publication of JPS62118520A publication Critical patent/JPS62118520A/ja
Priority to CN87104656.3A priority patent/CN1005881B/zh
Priority to CN87104657A priority patent/CN1007565B/zh
Priority to US07/118,893 priority patent/US4808554A/en
Priority to US07/118,894 priority patent/US4808553A/en
Priority to KR1019900011461A priority patent/KR910003170B1/ko
Priority to KR1019900011462A priority patent/KR910003171B1/ko
Priority to US08/220,492 priority patent/US6113701A/en
Priority to US08/220,491 priority patent/US5780313A/en
Publication of JPH0766911B2 publication Critical patent/JPH0766911B2/ja
Priority to US08/556,394 priority patent/US5976259A/en
Priority to US09/096,512 priority patent/US6204197B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Description

【発明の詳細な説明】 『発明の利用分野』 本発明は、1×10-2torr以下に保持された複数の反応容
器が互いに連結した設けられたマルチチャンバ方式の電
子サイクロトロン共鳴を利用して、被膜を形成する方法
に関する。
本発明は複数の反応容器間にゲート弁を設けることなく
筒状空間を有せしめ、実質的に複数の被膜間の不純物等
が被膜形成の際、互いに混入することを少なくまたは除
去した被膜作製方法に関する。
『従来技術』 気相反応による薄膜形成技術として、高周波または直流
電界により反応性基体を活性にさせるグロー放電のみを
利用したプラズマCVD法が知られている。この方法は、
従来の熱CVD法に比べ、低温での被膜形成が可能である
点で優れている。
さらに形成される被膜がアモルファスシリコン半導体等
においては同時に再結合中心中和用の水素またはハロゲ
ン元素を含有させることができるため、良好なPI,NIま
たはPN接合を作り得る。
しかし、かかるグロー放電CVD法においては、被膜の形
成速度がきわめて遅く、実用上その成長速度を10〜500
倍にすることが求められていた。
他方、10-2〜10-5torrのいわゆる1×10-2torr以下の高
真空に保持する圧力で被膜形成がなされる電子サイクロ
トロン共鳴を用いたCVD法が知られている。この方法は5
000Å〜10μのもの厚い膜厚の被膜形成を10〜100Å/秒
と高速度で行い得る。しかし複数の被膜を異なった反応
空間で形成するに際し、第1の反応空間で第1の被膜を
形成後、この被膜表面を大気に触れさせることなく第2
の反応空間に移設し、第1の被膜上に第2の被膜を積層
するいわゆるマルチチャンバ方式は知られていないばか
りか、かかる方式において、被膜形成中第1の反応空間
と第2の反応空間の間をゲート弁でしきることなく実施
する試みもない。また、この電子サイクロトロン共鳴を
用いた被膜形成方法において、水素またはハロゲン元素
が添加されSixC1-x(0<X<1)の形成例も、微結晶
またはセミアモルファス構造のPまたはN型のシリコン
半導体を形成した例も知られていない。
『問題を解決すべき手段』 本発明はこれらの問題を解決するため、アルゴン等の非
生成物基体の活性化をサイクロトロン共鳴を用いて行
う。そしてその結果発生した電子または活性化基体によ
り生成物基体を構成する反応性基体の活性化、分解また
は反応を行わしめて、その前工程で基板上に形成されて
いる第1の被膜上に第2の被膜をこの表面にグロー放電
CVDで生じ得るスパッタ(損傷)効果を軽減または除去
して積層する。さらに必要に応じこの第2の被膜上に第
3の被膜を同様にして積層する方法に関する。
本発明は半導体層をサイクロトロン共鳴を用いて形成す
る際、その前工程で形成された被膜の被形成面を大気に
触れさせることなくこの表面を1×10-2以下好ましくは
1×10-3torr以下の真空度で保持しつつ移設し、この被
形成面上に第2の被膜を形成する。その結果、被数の半
導体層の境界でお互いの材料が混合することなく、また
その境界領域に低級酸化物または低級窒化物のバリア層
が形成されることを防いでいる。
さらに本発明はこの電子サイクロトロン共鳴を用いた気
相被膜形成方法(以下ECR CVD法という)に加えて、反
応空間を筒状空間とし、この活性反応性基体がこの筒状
空間よりもれて隣の反応空間に混入することを防いでい
る。このため本発明は高周波または直流電界を併用し、
共鳴エネルギの共鳴がなくなった後も反応性気体の活性
状態を筒状空間内で十分接続するようにプラズマ放電エ
ネルギを反応性気体に与える。さらに被膜形成中または
被膜形成前後の基板の移設を広域ターボ分子ポンプによ
る排気と同時に実施する。
『作用』 するとこのECR技術により形成される反応空間の圧力は
1×102〜5×10-5特に好ましくは1×10-3〜1×10-4t
orrとこれまで作られてきたプラズマグロー放電法によ
る圧力(0.1〜0.5torr)よりも1桁以上も低い反応をす
るため、1つの反応工程より次の反応工程に移す際、反
応容器内における残留不純物ガスが少ない。こため従来
のグロー放電プラズマCVD法で知られる如く、Pまたは
N型の半導体層を形成した後、次の半導体層を形成する
前工程として、それぞれの被膜が互いに混入してしまう
ことを防ぐために被膜形成後それぞれの反応空間を十分
真空引きをし、その後それぞれの反応空間を仕切ってい
るゲート弁を開くという工程を必要としない。そのため
第1の被膜が例えばPまたはN型の第1の非単結晶半導
体被膜であった場合、この被膜の形成後、単に反応性気
体導入を中止するのみで、その隣に位置する第2の反応
空間へ被形成面を有する基板を移設させることができ、
工業的なスループットを著しく向上させることができ
る。
例えばアモルファスシリコン半導体を直接励起型のグロ
ー放電プラズマCVD法のみで形成せんとする場合は、そ
の成長速度は1Å/秒であり、かつマルチチャンバ方式
における1つの反応室より隣の反応室に移すに際し、そ
れぞれの反応空間を10-5〜10-6torrの高真空引きをす
る。しかし、本発明のECRを用いたマルチチャンバ方式
においては、1つの反応空間より他の反応空間に基板を
連続的にまたは実質的に連続的に移設することが可能と
なる。
さらに、本発明において、PまたはN型の半導体層が形
成された面上にECR法にてI型半導体層(真性または実
質的に真性またはPまたはN型の半導体層よりも十分不
純物濃度の低い半導体層)を形成すると、このI型半導
体層の形成に際しスパッタ作用がないため、きわめて急
峻なPIまたはNI接合界面を形成することができる。その
結果、本発明方法で作られたPIN接合を用いて光電変換
装置を作製すると、きわめて高変換効率を期待できる。
実験的にも1.05cm2にて12.9%の変換効率を得ることが
できた。
さらにサイクロトロン共鳴は不活性気体または非生成物
気体(分解または反応をしてもそれ自体は気体しか生じ
ない気体)を用いる。不活性気体としてはアルゴンが代
表的なものである。しかしヘリューム、ネオン、クリプ
トンを用い、さらにまた添加物としてSixO2-x(0≦X
<2),si3N4-x(0≦X<4)を形成するために不活性
気体に加えてO,Nを添加して用いてもよい。
また反応性気体としては生成物気体(分解または反応を
して固体を生成する気体)を用いる。この生成物気体と
しては、珪化物気体はSinH2n+2(n≧1),SiFn(n≧
2),siHnF4-n(1<n<4),ゲルマニューム化物はG
eH4,GeF4,GeHnF4-n(n=1,2,3),Si(CH3)nH4-n(n
=1,2,3,4),SnCl4,SnF2,SnF4がその代表的なものであ
る。更に添加物として生成物気体に他の生成物気体であ
るB2H6,BF3又はPH3,AsH3等のドーピング用気体を加える
ことによりP型の半導体およびN型の半導体を形成し
た。
これらの非生成物気体をサイクロトロン共鳴をさせて活
性化せしめ、この共鳴領域より外部の反応空間で生成物
気体と混合し、励起エネルギを生成物気体に移す。する
と生成物気体はきわめて大きい電磁エネルギを受けるた
め、生成物気体をほぼ100%活性化させることができ、
かつ自らがそのエネルギを運動エネルギではなく内在す
る活性化エネルギとして保持できる。さらに室温〜700
℃の温度で基板を加熱することより、この基板上の被形
成面上に被膜を形成させることができる。
以下に実施例に従い本発明を示す。
実施例1 第1図は本発明のサイクロトロン共鳴型プラズマCVD装
置の概要を示す。
図面において、ステンレス反応容器(1′)は前方また
は後方にゲイト弁(図示せず)を介してロード室、アン
ロード室を設けている。そしてこのロード室より第1図
の容器内に筒状空間を構成する枠構造(四方をステンレ
ス金属または絶縁体の板で取り囲み活性状態の反応性気
体がこの外側の容器内壁にまで広がってフレークの発生
原因とならないようにする構造)(31),(31′)を有
する。さらにこの枠構造内に配設されている基板ホルダ
(10′)及びその両面に主面に被膜形成されるようにし
て基板(10)を対をなして設けている。図面では10枚の
基板を5つのホルダ(10′)に配設している。そして容
器(1′)の筒状空間を反応空間(1)として設けてい
る。この容器(1′)の側部には、ハロゲンランプヒー
タ(7)を有する加熱室(7′)を設けている。石英窓
(19)を通して赤外線を枠構造及び基板(10)に照射し
加熱する。さらに必要に応じグロー放電をも併設し得る
ため、この容器(1′)の内側の上部及び下部に一対の
網状電極(20),(20′)を有せしめ、ここに高周波ま
たは直流電源(6)より13.56MHzまたは直流の電界を加
える。
また非生成物気体を(18)より石英で作られた共鳴空間
(2)に供給する。この共鳴空間(2)はその外側に空
心コイル(ここではヘルムホルツコイルとして用いた)
(5),(5′)を配し磁場を加える。この内側に冷却
管(12)を配している。同時にマイクロ波発振器(3)
によりアナライザー(4)を経て例えば2.45GHzのマイ
クロ波が石英窓(29)より共鳴空間(2)に供給され
る。この空間では共鳴を起こすべく非生成物気体として
アルゴンを(18)より加える。そしてその質量、周波数
により決められた磁場(例えば875ガウス)が空心コイ
ル(5),(5′)により加えられる。
このため、アルゴンガスが励起して磁場によりピンチン
グすると同時に共鳴し、十分励起した後に反応空間
(1)へ電子および励起したアルゴンガスとして放出
(21)される。この共鳴空間(2)の出口には生成物気
体がドーピング系(13)より(16)を経て複数のノズル
(17)より反応空間内に放出(22)される。その結果、
生成物気体(22)は電子および励起気体(21)により励
起され、活性化する。そしてこの活性化した気体が共鳴
空間(2)に逆長しないように絶縁物のホモジナイザ
(20)を設けて注意をした。加えた一対の電極(23),
(23′)により生じた高周波電界が同時にこれら反応性
気体に加えられる。
その結果、共鳴空間(2)と反応空間との間には実質的
にバッファ空間(30)を有し、反応空間全体に電子およ
び励起気体(21)が降り注ぐようにして放出させてい
る。
即ち共鳴空間と被形成面とが十分離れていても(一般的
には20〜80cm)反応性気体の励起状態を接続させること
ができるように努めた。(サイクロトロン共鳴のみを用
いる場合は基板と共鳴空間端部との距離が5〜15cmと短
く、被膜の厚さの不均一性を誘発する。) また反応性気体を十分反応空間(1)で広げ、かつサイ
クロトロン共鳴をさせるため、反応空間(1),共鳴空
間(2)の圧力を1×10-3〜1×10-4torr例えば3×10
-4toorとした。この圧力はターボ分子ポンプ(14)を併
用して排気系(11)のコントロールバルブ(15)により
真空ポンプ(9)の排気量を調整して行った。
実験例1 この実験例は実施例1を用い、アモルファスシリコン膜
を形成させたものである。
即ち反応空間、高さ30cm、巾・奥行き各35cmを有し、反
応容器の内寸法は高さ40cm、巾・奥行き各50cm、基板
(20cm×30cm、10枚)を1バッチとする。さらにこの反
応空間の圧力を3×10-4torrとし、非生成物気体として
(18)よりアルゴンを200cc/分で供給した。加えてモノ
シランを(16)より80cc/分で供給した。真性の半導体
とするため、B2H6/SiH4を0.1〜10PPM同時に添加しても
よい。
初動の高周波エネルギは(6)より40Wの出力を用いて
供給した。マイクロ波は2.45GHzの周波数を有し、200〜
800Wの出力例えば400Wで供給した。磁場(5),
(5′)の共鳴強度は875±100ガウスの範囲で共鳴する
ように調整した。
基板(10)はガラス基板またはこの基板上に透明導電膜
が形成されたものを用いた。この被形成面上に非単結晶
半導体例えばアモルファスシリコン半導体を形成し、不
要気体を排気系(11)より放出した。すると基板温度が
250℃において被膜形成速度45Å/秒を得ることができ
た。この速度はプラズマCVDのみで得られる1.5Å/秒に
比べ30倍の速さである。
この不純物をまったく添加していない場合のアモルファ
スシリコン膜の電気特性として暗伝導度4×10-10(Scm
-1),光伝導度(AM1(100mW/cm2)の条件下)6×10-5
(Scm-1)を得ることができた。この値は、これまで知
られているプラズマCVD法におけるアモルファスシリコ
ン膜と同様の特性であり、PIN接合を有する光電変換装
置のI型半導体層としても用い得、光電変換装置とし場
合も同様の高い変換効率を気体することができ得る。
実験例2 第1図のECR装置において、P型SixC1-x(0<X<1)
の非単結晶半導体を形成することを試みた。
即ち、アルゴを共鳴空間に励起し生成物全体である反応
性気体としてH2Si(CH32/SiH4=1/7とし、B2H6/SiH4
=5/1000とした。するとECRのマイクロ波出力が300W、
圧力3×10-4torr、基板温度180℃にし、光学的Eg=2.4
eV,電気伝導度3×10-6(Scm-1)を得ることができた。
その他は実験例1と同様である。
実験例3 第1図のECR装置を用いてSixO2-x(0≦X<2)または
Si3N4-x(0≦X<4)を形成した。
共鳴空間に酸素または窒素をアルゴンガスとともに導入
した。更に(10)よりSiH4を導入した。すると、シラン
と酸素または窒素との比に従って、SixO2-x(0≦X<
2)またはSi3N4-x(0≦X<4)のXの値を決定する
ことができる。X=0とし、SiO2,Si3N4を形成する場合
は、酸素または窒素はアルゴンと等量導入すればよかっ
た。その他は実験例1と同じである。
実験例4 第1図のECR装置を用いてN型微結晶化非単結晶半導体
を形成することを試みた。即ちSiH4/H2=1/5〜1/40例え
ば1/30,PH3/SiH4=1/100とした。ECR出力400W,圧力3×
10-4torr、基板温度250℃とした。すると光学的なEg=
1.65eV、電気伝導度50(Scm-1)を得ることができた。
特にECR方式においては、マイクロ波出力を大きくして
も基板に対するスパッタ効果がないため、平均粒径が大
きく100〜300Åを有するより多結晶化しやすく、結果と
して結晶化度もグロー放電プラズマCVD法において約50
%であるものを70%にまで高めることが可能となった。
さらに希釈する水素の量を比較すると、グロー放電法と
プラズマCVD法においてはSiH4/H2=1/80〜1/300と大き
く水素で希釈したが、ECR法においてはSiH4/H2=1/5〜1
/40においても十分な微結晶構造を有する半導体を作る
ことができた。その他は実験例1と同様である。
実施例2 この実施例は、第1図を用いて試みられた実施例1(実
験例1)〜4を一体化し、マルチチャンバ方式としたも
のである。このマルチチャンバ方式に関しては、本発明
人の出願による特許(USP4,505,950〔1985.3.19〕,USP
4,492,716〔1985.1.8〕)にすでに明らかである。しか
しこの実施例は特にこのマルチチャンバ方式とECR法と
を一体化せしめ、従来以上に優れたマルチチャンバ方式
を得ることができた。第2図に従い本発明を記す。
第2図は系I、II、III、IV、Vを示す。ここではロー
ド室(系I,I′)、第1の被膜例えばP型半導体形成用
反応系(系II)、第2の被膜例えばI型半導体形成用反
応室(系III)、第3の被膜例えばN型半導体形成用反
応系(系IV)、アンロード系(系V,V′)を有し、複数
の被膜の積層構造を有せしめるための被膜の作製例であ
る。そして例えばPIN接合を積層体として得ることがで
きる。
各系の室は(1′−1′),(1′−1),(1′−
2),・・・(1′−5),(1′−5′)をそれぞれ
有し、特に(1−2),(1−3),(1−4)は反応
空間を構成している。またロード側の空間として(1−
1′),(1−1)を有し、またアンロード側の空間と
して(1−5),(1−5′)を有する。ドーピング系
(13−2),(13−3),(13−4)を有する。さらに
排気系(11)としてターボ分子ポンプ(14−1),(14
−2),・・・(14−5)、真空ポンプ(9−1),
(9−2),・・・(9−5)を有する。系(I′),
(V′)はロード、アドロード室であり、これらの図示
は省略している。
ECR用マイクロ波は系II、III、IVの少なくとも1つここ
ではすべてに対し(8−2),(8−3),(8−4)
として設けられ、ヘルムホルツコイル(5−2)(5′
−2),・・として加えられている。そして共鳴空間
(2−2),(2−3),(2−4)を有し、アルゴン
ガスまたはこれと非生成物気体との混合ガス(18−
2),(18−3),(18−4)として加えられている。
それぞれのチャンバ(1−1)と(1−2)の間にはバ
ッファ空間(25−2)が設けられ、また(1−2)と
(1−3)との間にはバッファ空間(25−3)が、また
(1−3)と(1−4)との間にはバッファ空間(25−
4)、さらに(1−4)と(1−5)との間にバッファ
空間(25−5)を有する。これらのバッファ空間は基板
(10)および基板ホルダ(筒状空間を構成する枠構造
体)(31)が所定のチャンバ(反応容器)にて被膜形成
後隣のチャンバへの移設を容易にし、また被膜形成中に
おいて1つの空間の不純物、反応生成物が隣の反応空間
に混入しないよう気体の平均自由工程より巾広とし、実
質的にそれぞれの反応空間(1−1),・・・(1−
5)を互いに離間させている。さらにロード室(1−
1′)とロードバッファ室(1−1)間のゲート弁(25
−1)、アンドロードバッファ室(1−5)とアンロー
ド室(1−5′)間のゲート弁(25−6)は基板、基板
ホルダのロード、アンロードの際、大気が反応空間(1
−2)・・・(1−4)に混入しないようにさせた。
さらにこの系II、III、IVの被膜形成はPIN接合を有する
光電変換装置を作らんとする場合は、それぞれ実験例
2、実験例1および実験例4に対応する。
さらにこの各被膜を各チャンバ(1−2),(1−
3),(1−4)で形成してしまった後、このECR CVD
法においては生成物気体の供給を止める。そしてマイク
ロ波エネルギの供給を停止する。さらに非生成物気体の
アルゴンを供給しつづけ、または一時的に停止した後そ
れまでの系を被膜形成時と同様に十分に連続真空引きせ
しめ続け、基板(10)および膜構造を有する基板ホルダ
(31)とを移動機構(図面では省略)により隣の反応室
に移動している。
かかる工程のみによっても、PI接合界面またNI接合界面
における不純物の混合はこれまでのグロー放電プラズマ
CVD法に比べきわめて少ないことが判明した。
そのため、光電変換装置としての変換効率12.9%(1.05
cm2)(開放電圧0.92V,短絡電流密度18.4mA/cm2曲線因
子0.76)を得ることができた。
かかる高効率を得ることができた理由として、ECR CVD
法においては被膜形成に関し被形成面を反応性気体がス
パッタしないためであると推定される。さらに被膜形成
時の圧力がクロー放電プラズマで知られる如く、0.1〜
0.5torrの1/100またはそれ以下の1×10-3〜1×10-5to
rr例えば3×10-4torrであることである。その結果、反
応性気体の導入を止めると、これまでのグロー放電プラ
ズマCVD法に比べ1/100以下の時間で不純物、活性反応性
気体のターボポンプによるチャンバ等よりの脱ガス化が
可能となったことである。
実施例3 この実施例は薄膜型絶縁ゲイト型電解効果半導体装置の
作製方法に用いるもので、実施例2において系IIの反応
区間で半導体膜を形成し、その上に系IIIにて窒化珪素
膜(Si3N4)を形成する。さらに系IVにて酸化珪素(SiO
2)を形成したものである。それぞれの被膜の形成は実
施例1における実験例1,2および3に従った。
かくして基板上に半導体膜、さらにその上に2層のゲイ
ト絶縁膜を積層して設ける。
さらにかかる構造とするとそれぞれの反応区間に真空ゲ
ート弁を設けるマルチチャンバ方式に比べてゲート弁を
2ケも省略するこができるため、製造装置として低価格
化を期待できる。1つのチャンバより隣のチャンバへの
移設も3分以内に行うことができ、スループットを向上
させることができる等の大きな特徴を有する。以上の本
発明の実施例において、さらにその変形として、まずP
型の半導体を光CVD法または公知のグロー放電プラズマC
VD法により形成する。さらにI型の半導体膜をECR CVD
法により0.7μ形成した。最後にN型の微結晶化した半
導体をECR CVD法により形成することも有効である。
「効果」 一般にグロー放電法では0.1〜0.01μの大きさのピンホ
ールが被膜中に観察されやすいが、本発明のサイクロト
ロン共鳴型プラズマCVD装置ではこのピンホール数は約1
/10に減少(×100の暗視野にて平均1〜3ケ/視野)さ
せることができた。
本発明はマルチチャンバ方式にてECR CVD法をそれぞれ
のチャンバで行った。そのため従来公知のグロー放電法
やプラズマを用いたマルチチャンバ方式に比べて多量生
産が可能となり、かつ形成された被膜中のPIまたはNI接
合界面も急峻となり、また被膜形成速度が大きいためI
層中に不本意に混入する酸素、窒素の量をそれぞれ5×
1018cm-3以下とすることができるようになった。
サイクロトロン共鳴を用いているため、大きい被膜成長
速度を得ることができる。
半導体装置としてPINまたはNIP接合を有する光電変換装
置、発行素子MIS.FET(電界効果半導体装置),SL発行素
子(スーパーラティス素子)とし得る。さらに、その応
用として、その他半導体レーザまたは光集積回路に対し
ても本発明は有効である。
また本発明のサイクロトロン共鳴を用いたプラズマCVD
法に加えて、光源として低圧水銀灯(185nmの波長を有
する)さらにはエキシマレーザ(波長100〜400nm),ア
ルゴンレーザ、窒素レーザ等の光を用いて光CVD作用を
も併用してよいことはいうまでもない。
生成物気体をモノシラでなくジシランまたはモノシラン
と弗化シラン(Si2F6)の混合気体とすると、さらに被
膜成長速度の向上を期待できる。
本発明において、基板としてはシリコン半導体、ガラス
基板、プラスチック基板、ステンレス基板とし、またこ
れらの上に電極が設けられた構造を用い得る。
又形成されるアモルファス半導体もSiのみならず、SixG
e1-x(0<X<1),SixSn1-x(0<X<1),CxGe1-x
(0<X<1)またはそれらの真性または実質的に真
性、PまたはN型の半導体であってもよい。
【図面の簡単な説明】
第1図、第2図は本発明のサイクロトロン共鳴型プラズ
マCVD装置を示す。

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】第1の反応室において、第1の反応性ガス
    を供給して非単結晶の半導体層を基体上に形成し、第1
    の反応室で前記半導体層が形成された基体を第2の反応
    室へ移動し、第2の反応室において、第2の反応性ガス
    を供給して、酸素または窒素を含む絶縁層を前記半導体
    層に隣接して形成することにより、半導体層及び該半導
    体層に隣接した絶縁層を有する薄膜型半導体装置を作成
    する方法において、第1の反応室及び第2の反応室をバ
    ッファ空間で接続し、且つ1×10-2torr以下の圧力に保
    持し、さらに反応室毎に排気し、電子サイクロトロン共
    鳴を用いたプラズマCVD法で前記半導体層及び絶縁層を
    形成することにより、第1の反応室で前記半導体層のみ
    が形成され、第2の反応室で前記絶縁層のみが形成され
    るようにした方法。
  2. 【請求項2】絶縁層が窒化珪素または酸化珪素からなる
    特許請求の範囲第1項に記載の方法。
  3. 【請求項3】絶縁層がSi3N4またはSiO2からなる特許請
    求の範囲第1項に記載の方法。
  4. 【請求項4】第1の反応室において、第1の反応性ガス
    を供給して、酸素または窒素を含む絶縁層を基体上に形
    成し、第1の反応室で前記絶縁層が形成された基体を第
    2の反応室へ移動し、第2の反応室において、第2の反
    応性ガスを供給して、非単結晶の半導体層を前記絶縁層
    に隣接して形成することにより、半導体層及び該半導体
    層に隣接した絶縁層を有する薄膜型半導体装置を作製す
    る方法において、第1の反応室及び第2の反応室をバッ
    ファ空間で接続し、且つ1×10-2torr以下の圧力に保持
    し、さらに反応室毎に排気し、電子サイクロトロン共鳴
    を用いたプラズマCVD法で前記絶縁層及び半導体層を形
    成することにより、第1の反応室で前記絶縁層のみが形
    成され、第2の反応室で前記半導体層のみが形成される
    ようにした方法。
  5. 【請求項5】絶縁層が窒化珪素または酸素珪素からなる
    特許請求の範囲第4項に記載の方法。
  6. 【請求項6】絶縁層がSi3N4またはSiO2からなる特許請
    求の範囲第4項に記載の方法。
  7. 【請求項7】第1の反応室において、第1の反応性ガス
    を供給して非単結晶の半導体層を基体上に形成し、第1
    の反応室で前記半導体層が形成された基体を第2の反応
    室へ移動し、第2の反応室において、第2の反応性ガス
    を供給して、酸素または窒素を含む絶縁層を前記半導体
    層に隣接して形成し、第2の反応室で前記絶縁層が形成
    された基体を第3の反応室へ移動し、第3の反応室にお
    いて第3の反応性ガスを供給して半導体または絶縁体の
    第3の層を前記絶縁層に隣接して形成することにより、
    半導体層及び該半導体層に隣接した少なくとも1つの絶
    縁層を有する薄膜型半導体装置を作製する方法におい
    て、第1の反応室、第2の反応室及び第3の反応室をバ
    ッファ空間で接続し、且つ1×10-2torr以下の圧力に保
    持し、さらに反応室毎に排気し、電子サイクロトロン共
    鳴を用いたプラズマCVD法で前記半導体層、絶縁層及び
    第3の層を形成することにより、第1の反応室で前記半
    導体層のみが形成され、第2の反応室で前記絶縁層のみ
    が形成され、第3の反応室で第3の層のみが形成される
    ようにした方法。
  8. 【請求項8】絶縁層が窒化珪素または酸化珪素からなる
    特許請求の範囲第7項に記載の方法。
  9. 【請求項9】絶縁層がSi3N4またはSiO2からなる特許請
    求の範囲第7項に記載の方法。
  10. 【請求項10】第1の反応室において、第1の反応性ガ
    スを供給して、酸素または窒素を含む絶縁層を基体上に
    形成し、第1の反応室で前記絶縁層が形成された基体を
    第2の反応室へ移動し、第2の反応室において、第2の
    反応性ガスを供給して、非単結晶の半導体層を前記絶縁
    層に隣接して形成し、第2の反応室で前記半導体層が形
    成された基体を第3の反応室へ移動し、第3の反応室に
    おいて第3の反応性ガスを供給して半導体または絶縁体
    の第3の層を前記半導体層に隣接して形成することによ
    り、半導体層及び該半導体層に隣接した少なくとも1つ
    の絶縁層を有する薄膜型半導体装置を作製する方法にお
    いて、第1の反応室、第2の反応室及び第3の反応室を
    バッファ空間で接続し、且つ1×10-2torr以下の圧力に
    保持し、さらに反応室毎に排気し、電子サイクロトロン
    共鳴を用いたプラズマCVD法で前記絶縁層、半導体層及
    び第3の層を形成することにより、第1の反応室で前記
    絶縁層のみが形成され、第2の反応室で前記半導体層の
    みが形成され、第3の反応室で第3の層のみが形成され
    るようにした方法。
  11. 【請求項11】絶縁層が窒化珪素または酸化珪素からな
    る特許請求の範囲第10項に記載の方法。
  12. 【請求項12】絶縁層がSiN4またはSiO2からなる特許請
    求の範囲第10項に記載の方法。
JP60259194A 1984-02-15 1985-11-18 被膜形成方法 Expired - Lifetime JPH0766911B2 (ja)

Priority Applications (16)

Application Number Priority Date Filing Date Title
JP60259194A JPH0766911B2 (ja) 1985-11-18 1985-11-18 被膜形成方法
KR1019860009492A KR910003169B1 (ko) 1985-11-12 1986-11-11 반도체 장치 제조 방법 및 장치
CN86107683A CN1029442C (zh) 1985-11-12 1986-11-12 半导体器件的制造方法和系统
EP91202023A EP0457415A1 (en) 1985-11-12 1986-11-12 Semiconductor device manufacturing method
EP86308829A EP0224360B1 (en) 1985-11-12 1986-11-12 Semiconductor device manufacturing method
DE8686308829T DE3684759D1 (de) 1985-11-12 1986-11-12 Verfahren zur herstellungeiner halbleitervorrichtung.
CN87104656.3A CN1005881B (zh) 1985-11-12 1987-07-04 半导体器件的制造方法和系统
CN87104657A CN1007565B (zh) 1985-11-12 1987-07-04 半导体器件的制造方法和系统
US07/118,894 US4808553A (en) 1985-11-12 1987-11-10 Semiconductor device manufacturing method
US07/118,893 US4808554A (en) 1985-11-12 1987-11-10 Semiconductor device manufacturing method
KR1019900011461A KR910003170B1 (ko) 1985-11-12 1990-07-27 반도체 장치 제조 방법
KR1019900011462A KR910003171B1 (ko) 1985-11-12 1990-07-27 반도체 장치 제조 방법 및 시스템
US08/220,492 US6113701A (en) 1985-02-14 1994-03-31 Semiconductor device, manufacturing method, and system
US08/220,491 US5780313A (en) 1985-02-14 1994-03-31 Method of fabricating semiconductor device
US08/556,394 US5976259A (en) 1985-02-14 1995-11-09 Semiconductor device, manufacturing method, and system
US09/096,512 US6204197B1 (en) 1984-02-15 1998-06-12 Semiconductor device, manufacturing method, and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60259194A JPH0766911B2 (ja) 1985-11-18 1985-11-18 被膜形成方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP31732691A Division JPH05251356A (ja) 1991-11-06 1991-11-06 被膜形成方法
JP5163240A Division JP2564754B2 (ja) 1993-06-07 1993-06-07 絶縁ゲイト型電界効果半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPS62118520A JPS62118520A (ja) 1987-05-29
JPH0766911B2 true JPH0766911B2 (ja) 1995-07-19

Family

ID=17330680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60259194A Expired - Lifetime JPH0766911B2 (ja) 1984-02-15 1985-11-18 被膜形成方法

Country Status (1)

Country Link
JP (1) JPH0766911B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780313A (en) * 1985-02-14 1998-07-14 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
JP2644764B2 (ja) * 1987-08-21 1997-08-25 松下電器産業株式会社 ヘテロ接合素子の製造方法
JPH05251356A (ja) * 1991-11-06 1993-09-28 Semiconductor Energy Lab Co Ltd 被膜形成方法
JP2890029B2 (ja) * 1996-03-27 1999-05-10 株式会社半導体エネルギー研究所 被膜形成装置及び被膜形成方法
GB0517910D0 (en) * 2005-09-05 2005-10-12 Enigma Diagnostics Ltd Liquid transfer device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578524A (en) * 1978-12-10 1980-06-13 Shunpei Yamazaki Manufacture of semiconductor device
US4515107A (en) * 1982-11-12 1985-05-07 Sovonics Solar Systems Apparatus for the manufacture of photovoltaic devices

Also Published As

Publication number Publication date
JPS62118520A (ja) 1987-05-29

Similar Documents

Publication Publication Date Title
US4808553A (en) Semiconductor device manufacturing method
US6113701A (en) Semiconductor device, manufacturing method, and system
US5512102A (en) Microwave enhanced CVD system under magnetic field
US6230650B1 (en) Microwave enhanced CVD system under magnetic field
US8268728B2 (en) Method of cleaning and forming a negatively charged passivation layer over a doped region
CN104094418A (zh) 硅基太阳能电池的钝化薄膜堆叠
US4760008A (en) Electrophotographic photosensitive members and methods for manufacturing the same using microwave radiation in magnetic field
US4988642A (en) Semiconductor device, manufacturing method, and system
EP0725163B1 (en) Line plasma vapor phase deposition apparatus and method
US6673722B1 (en) Microwave enhanced CVD system under magnetic field
JPH0766911B2 (ja) 被膜形成方法
KR920000591B1 (ko) 마이크로파 강화 cvd시스템
US4910044A (en) Ultraviolet light emitting device and application thereof
JP2654433B2 (ja) 珪素半導体作製方法
JP2564754B2 (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP3088703B2 (ja) 薄膜型半導体装置の作製方法
JP2890029B2 (ja) 被膜形成装置及び被膜形成方法
JP2662688B2 (ja) 被膜作製方法
JPH05251356A (ja) 被膜形成方法
JPH05304096A (ja) 半導体装置作製方法
JPS6289874A (ja) 薄膜形成方法
JPS62118521A (ja) 半導体被膜作製方法
JPS6286166A (ja) 薄膜形成方法
JPH0474430B2 (ja)
JPH0536613A (ja) 半導体表面処理方法及び装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term