JPH05304096A - 半導体装置作製方法 - Google Patents

半導体装置作製方法

Info

Publication number
JPH05304096A
JPH05304096A JP3317325A JP31732591A JPH05304096A JP H05304096 A JPH05304096 A JP H05304096A JP 3317325 A JP3317325 A JP 3317325A JP 31732591 A JP31732591 A JP 31732591A JP H05304096 A JPH05304096 A JP H05304096A
Authority
JP
Japan
Prior art keywords
reaction chamber
insulating layer
layer
chamber
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3317325A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP3317325A priority Critical patent/JPH05304096A/ja
Publication of JPH05304096A publication Critical patent/JPH05304096A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】 【目的】 薄膜半導体装置の作製方法において、絶縁層
と半導体層の境界における汚染防止を図る。 【構成】 半導体層に隣接して少なくとも1つの絶縁層
を有する薄膜半導体装置を作製するに際し、第1反応室
で基板上に絶縁層と半導体層の一方をCVD法で形成
し、第1反応室で絶縁層または半導体層を形成された基
板を第2反応室に移送し、第2反応室を第1反応室から
遮断し、絶縁層と半導体層の他方を第2反応室でCVD
法で作製することにより、絶縁層と半導体層を積層す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子サイクロトロン共
鳴を利用して、半導体層と絶縁体層を大気に触れさせる
ことなく積層して形成し、PINまたはNIP接合を構
成せしめる半導体装置作成方法に関する。
【0002】
【従来の技術とその問題点】気相反応による薄膜形成技
術として、高周波または直流電界により反応性気体を活
性にさせるグロー放電のみを利用したプラズマCVD法
が知られている。この方法は、従来の熱CVD法に比
べ、低温での被膜形成が可能である点で優れている。
【0003】さらに、形成される被膜がアモルファスシ
リコン半導体等において同時に再結合中心中和用の水素
またはハロゲン元素を含有させることができるため、良
好なPIN、PN等の接合を作り得る。
【0004】しかし、かかるグロー放電CVD法におい
ては、被膜の形成速度がきわめて遅く、実用上その成長
速度を10〜500倍にすることが求められていた。
【0005】他方、電子サイクロトロン共鳴を用いたC
VD法が知られている。この方法は5000A(オーム
ストロング)〜10μもの厚い膜厚の被膜形成を10〜
100A(オームストロング)/秒と高速度で行い得る
が、この電子サイクロトロン共鳴を用いた水素またはハ
ロゲン元素が添加されたSix 1-x (0<x<1)の
形成例も、微結晶またはセミアモルファス構造のPまた
はN型のシリコン半導体を形成した例も知られていな
い。また、SiでPIN接合を形成する例、P(アモル
ファスSix 1-x )−I(アモルファスまたはセミア
モルファスSi)−N(微結晶)の導電型、化学量論さ
らにまたは結晶構造(アモルファスと結晶)の異なるい
わゆる複合化構造の可能性もまったく論じられていな
い。いわんやマルチチャンバ方式の半導体被膜形成とし
てこのPINまたはNIP接合を作る試みはまったくな
い。
【0006】
【発明の概要】本発明は、半導体層に隣接して少なくと
も1つの絶縁層を有する薄膜半導体装置を作製する方法
であって、第1反応室で基板上に絶縁層と半導体層の一
方をCVD法で形成し、第1反応室で絶縁層または半導
体層を形成された基板を第2反応室に移送し、第2反応
室を第1反応室から遮断し、絶縁層と半導体層の他方を
第2反応室でCVD法で作製することにより、絶縁層と
半導体層を積層する。
【0007】また、半導体チャネル層と該半導体チャネ
ル層に隣接する絶縁体層を有する薄膜絶縁ゲイトFET
を作製する方法では、多室CVD堆積装置を用意し、該
多室CVD堆積装置の第1反応室において絶縁層を形成
し、多室CVD堆積装置の第2反応室において前記絶縁
層に隣接する半導体チャネル層を形成すると共に、第1
反応室と第2反応室を互いに遮断することからなる。
【0008】さらに、半導体層を該半導体層に隣接する
少なくとも1つの絶縁層を有する薄膜半導体装置の作製
方法においては、第1反応室で基板上に絶縁層と半導体
層の一方をCVD法で形成し、第1反応室で絶縁層また
は半導体層が形成された基板を第2反応室に移送し、第
2反応室を第1反応室から遮断し、第2反応室で、前記
絶縁層と半導体層の他方をCVD法で形成することによ
り絶縁層と半導体層を積層し、第2反応室で積層された
基板を第3反応室に移送し、第3反応室を第2反応室か
ら遮断し、第2反応室で形成された層の上に絶縁層また
は半導体層をCVD法により形成することからなる。
【0009】さらに、半導体チャネル層と該半導体チャ
ネル層に隣接する絶縁層とを有する薄膜絶縁ゲイトFE
Tの作製方法においては、多室CVD堆積装置を用意
し、該多室CVD堆積装置の第1反応室で絶縁層を形成
し、該絶縁層に隣接する半導体層を多室CVD堆積装置
の第2反応室で形成し、このとき第1反応室と第2反応
室を遮断し、前記絶縁層または半導体層の上に第3反応
室で第3の層を形成し、このとき第1反応室と第2反応
室から第3反応室を遮断する。
【0010】
【作用】ECR技術により形成される反応空間の圧力は
10-5〜10-2、特に10-4〜10-3torrとこれま
で作られてきたプラズマグロー放電法による圧力(0.
1〜0.5torr)よりも低いため、1つの反応工程
より次の反応工程に移す際、反応空間における残留ガス
が少ない。このため従来のグロー放電プラズマCVD法
で知られる如く、PまたはN型の半導体層を形成した
後、次の半導体層を形成する前工程として、それぞれの
被膜が互いに混入してしまうことを防ぐために、被膜形
成後それぞれの反応空間を十分真空引きをし、その後そ
れぞれの反応空間を仕切っているゲート弁を開くという
工程を必要としない。そのためPまたはN型の第1の非
単結晶半導体被膜の形成後、単に反応性気体導入を中止
するのみで、その隣に位置する第2の反応空間へ非形成
面を有する基板を移設させることができ、工業的なスル
ープットを著しく向上させることができる。
【0011】例えば、アモルファスシリコン半導体を直
接励起型のグロー放電プラズマCVD法のみで形成せん
とする場合は、その成長速度は1A(オームストロン
グ)/秒であり、かつマルチチャンバ方式における1つ
の反応室より隣の反応室に移すに際し、それぞれの反応
空間を10-5〜10-6torrの高真空引きをする。し
かし、本発明のECRを用いたマルチチャンバ方式にお
いては、1つの反応空間より他の反応空間に基板を連続
的にまたは実質的に連続的に移設することが可能とな
る。
【0012】さらに本発明において、PまたはN型の半
導体層が形成された面上にECR法にてI型(真性また
は実質的に真性のPまたはN型の半導体に比べ十分低い
不純物濃度の半導体の導電型をI型という)半導体層を
形成すると、このI型半導体層の形成に際しスパッタ作
用がないため、きわめて急峻なPIまたはNI接合界面
を形成することができる。その結果、本発明方法で作ら
れたPIN接合を用いて光電変換装置を作製すると、き
わめて高変換効率を期待できる。実験的にも1.05c
2 にて12.9%の変換効率を得ることができた。
【0013】さらに本発明において、このECR CV
D法の採用に加えて同時に13.56MHzの高周波電
源も用い、この放電により発生する反応性気体を反応空
間に十分広げ、被形成面上の半導体層の形成をより均一
に作製できるようにした。
【0014】さらに、サイクロトロン共鳴は不活性気体
または非生成物気体(分解または反応をしてもそれ自体
は気体しか生じない気体)を用いる。不活性気体として
はアルゴンが代表的なものである。しかしヘリューム、
ネオン、クリプトンを用い、さらにまた、添加物として
Six 2-x (0<x<2)、Si3 4-x (0<x<
4)を形成するために不活性気体を加えて微量のO、N
を添加して用いてもよい。
【0015】また、反応性気体としては生成物気体(分
解または反応をして固体を生成する気体)を用いる。こ
の生成物気体としては、珪化物気体はSin 2n+2(n
≧1)、SiFn (n≧2)、SiHn 4-n (1<n
<4)、ゲルマニューム化合物はGeH4 、GeF4
GeHn 4-n (n=1,2,3)、Si(CH3 n
4-n (n=1,2,3,4)、SnCl4 、Sn
2 、SnF4 がその代表的なものである。さらに、添
加物として生成物気体に他の生成物気体であるB
26 、BF3 またはPH3 、AsH3 等のドーピング
用気体を加えることによりP型の半導体およびN型の半
導体を形成した。
【0016】これらの非生成物気体をサイクロトロン共
鳴をさせて活性化せしめ、この共鳴領域より外部の反応
空間で生成物気体と混合し、励起エネルギを生成物気体
に移す。すると生成物気体はきわめて大きい電磁エネル
ギを受けるため、生成物気体をほぼ100%活性化させ
ることができ、かつ自らがそのエネルギを運動エネルギ
ではなく内在する活性化エネルギとして保持できる。さ
らに、室温〜500℃の温度で基板を加熱することによ
り、この基板上の被形成面上に被膜を形成させることが
できる。
【0017】
【実施例】以下、実施例に従い本発明を詳述する。
【0018】[実施例1]図1は本発明のサイクロトロ
ン共鳴型プラズマCVD装置の概要を示す。
【0019】図面において、ステンレス反応容器
(1’)は前方または後方にゲイト弁(図示せず)を介
してロード室、アンロード室を設けている。そしてこの
ロード室より図1の容器内に筒状空間を構成する枠構造
(四方をステンレス金属または絶縁体で取り囲み活性状
態の反応性気体がこの外側の容器内壁にまで広がってフ
レークの発生原因とならないようにする構造)(3
1)、(31’)を有する。さらに、この枠構造内に配
設されている基板ホルダ(10’)及びその両面に主面
に被膜形成されるようにして基板(10)を対をなして
設けている。図面では10枚の基板を5つのホルダ(1
0’)に配設している。そして容器(1’)の筒状空間
を反応空間(1)として設けている。この容器(1’)
の側部には、ハロゲンランプヒータ(7)を有する加熱
室(7’)を設けている。石英窓(19)を通して赤外
線を枠構造及び基板(10)に照射し加熱する。さら
に、必要に応じグロー放電をも併設し得るため、この容
器(1’)の内側の上部及び下部に一対の網状電極(2
3)、(23’)を有せしめ、ここに高周波または直流
電源(6)より13.56MHzまたは直流の電界を加
える。
【0020】また、非生成物気体を(18)より石英で
作られた共鳴空間(2)に供給する。この共鳴空間
(2)はその外側に空心コイル(ここではヘルムホルツ
コイルとして用いた)(5)、(5’)を配し磁場を加
える。この内側に冷却管(12)を配している。同時に
マイクロ波発振器(3)によりアナライザー(4)を経
て、例えば2.45GHzのマイクロ波が石英窓(2
9)より共鳴空間(2)に供給される。この空間では共
鳴を起こすべく非生成物気体をアルゴンを(18)より
加える。そして、その質量、周波数により決められた磁
場(例えば875ガウス)が空心コイル(5)、
(5’)により加えられる。
【0021】このため、アルゴンガスが励起して磁場に
よりピンチングすると同時に共鳴し、十分励起した後に
反応空間(1)へ電子および励起したアルゴンガスとし
て放出(21)される。この共鳴空間(2)の出口には
生成物気体がドービング系(13)より(16)を経て
複数のノズル(17)より反応空間内に放出(22)さ
れる。その結果、生成物気体(22)は電子および励起
気体(21)により励起され、活性化する。そしてこの
活性化した気体が共鳴空間(2)に逆流しないように絶
縁物のホモジナイザ(20)を設けて注意をした。加え
て一対の電極(23)、(23’)により生じた高周波
電界が同時にこれら反応性気体に加えられる。
【0022】その結果、共鳴空間(2)と反応空間との
間には実質的にバッファ空間(30)を有し、反応空間
全体に電子および励起気体(21)が降り注ぐようにし
て放出させている。
【0023】すなわち、共鳴空間と被形成面とが十分離
れていても(一般的には20〜80cm)反応性気体の
励起状態を持続させることができるように努めた。(サ
イクロトロン共鳴のみを用いる場合は基板と共鳴空間端
部との距離が5〜15cmと短く、被膜の厚さの不均一
性を誘発する。)また、反応性気体を十分反応空間
(1)で広げ、かつサイクトロン共鳴をさせるため、反
応空間(1)、共鳴空間(2)の圧力を10-3〜10-4
torr、例えば3×10-4torrとした。この圧力
はターボポンプ(14)を併用して排気系(11)のコ
ントロールバルブ(15)により真空ポンプ(9)の排
気量を調整して行った。
【0024】[実験例1]この実験例は実施例1を用
い、アモルファスシリコン膜を形成させたものである。
【0025】すなわち、反応空間、高さ30cm、幅・
奥行き各35cmを有し、反応容器の内寸法は高さ40
cm、幅・奥行き各50cm、基板(20cm×30c
m、10枚)を1バッチとする。さらに、この反応空間
の圧力3×10-4torrとし、非生成物気体として
(18)よりアルゴンを200cc/分で供給した。加
えてモノシランを(16)より80cc/分で供給し
た。真性の半導体とするためB2 6 /SiH4 を0.
1〜10PPM同時に添加してもよい。初動の高周波エ
ネルギは(6)より40Wの出力を用いて供給した。マ
イクロ波は2.45GHzの周波数を有し、200〜8
00Wの出力、例えば400Wで供給した。磁場
(5)、(5’)の共鳴強度は875±100ガウスの
範囲で共鳴するように調整した。
【0026】基板(10)は、ガラス基板またはこの基
板上に透明導電膜が形成されたものを用いた。この被形
成面上に非単結晶半導体、例えばアモルファスシリコン
半導体を形成し、不要気体を排気系(11)より放出し
た。すると基板温度が250℃において被膜形成速度4
5A(オームストロング)/秒を得ることができた。こ
の速度はプラズマCVDのみで得られる1.5A(オー
ムストロング)/秒に比べ30倍の速さである。
【0027】この不純物をまったく添加していない場合
のアモルファスシリコン膜の電気特性として暗伝導度4
×10-10 (Scm-1)、光伝導度(AM1(100m
W/cm2 )の条件下)6×10-5(Scm-1)を得る
ことができた。この値は、これまで知られているプラズ
マCVD法におけるアモルファスシリコン膜と同様の特
性であり、PIN接合を有する光電変換装置のI型半導
体層としても用い得、光電変換装置とした場合も同様の
高い変換効率を期待することができ得る。
【0028】[実験例2]図1のECR装置において、
P型Six 1-x (0<x<1)を非単結晶半導体を形
成することを試みた。
【0029】すなわち、アルゴンを共鳴空間に励起し生
成物全体である反応性気体としてH2 Si(CH3 2
/SiH4 =1/7とし、B2 6 /SiH4 =5/1
000とした。するとECRのマイクロ波出力が300
W、圧力3×10-4torr、基板温度180℃にし、
光学的Eg=2.4eV、電気伝導度3×10-6(Sc
-1)を得ることができた。
【0030】その他は実験例1と同様である。
【0031】[実験例3]図1のECR装置を用いてN
型微結晶化非単結晶半導体を形成することを試みた。
【0032】すなわち、SiH4 /H2 =1/5〜1/
40、例えば1/30、PH3 /SiH4 =1/100
とした。ECR出力400W、圧力3×10-4tor
r、基板温度250℃とした。すると光学的なEg=
1.65eV、電気伝導度50(Scm-1)を得ること
ができた。特にECR方式においては、マイクロ波出力
を大きくしても基板に対するスパッタ効果がないため、
平均粒径が大きく100〜300A(オームストロン
グ)を有するより多結晶化しやすく、結果として結晶化
度もグロー放電プラズマCVD法において約50%であ
るものを70%にまで高めることが可能となった。さら
に、希釈する水素の量を比較すると、グロー放電法とプ
ラズマCVD法においてはSiH4 /H2 =1/80〜
1/300と大きく水素で希釈したが、ECR法におい
てはSiH4 /H2 =1/5〜1/40においても十分
な微結晶構造を有する半導体を作ることができた。その
他は実験例1と同様である。
【0033】[実施例2]この実施例は図1を用いて試
みられた実施例1(実験例1〜3)を一体化し、PIN
接合またはNIP接合を作ることを目的とするマルチチ
ャンバ方式としたものである。このマルチチャンバ方式
に関しては、本発明人の出願による特許にすでに明らか
である。しかしこの実施例は特にこのマルチチャンバ方
式とECR法とを一体化せしめ、そこに従来以上に優れ
たマルチチャンバ方式を得ることができた。図2に従い
本発明を記す。
【0034】図2は系I、II、III 、IV、Vを示す。こ
こではロード室(系I)、P型半導体形成用反応系(系
II)、I型半導体形成用反応室(系III )、N型半導体
形成用反応系(系IV)、アンロード系(系V)を有し、
PIN接合を有する半導体被膜の作製例である。系III
、系IVを逆にし、NIP接合を有する半導体を形成し
てもよい。
【0035】各系の室は(1’−1)、(1’−2)、
・・・(1’−5)をそれぞれ有し、特に(1−2)、
(1−3)、(1−4)は反応空間を構成している。ド
ービング系(13−1)、(13−2)、・・・(13
−5)を有する。さらに、排気系(11)としてターボ
分子ポンプ(14−1)、(14−2)、・・・(14
−5)、真空ポンプ(9−1)、(9−2)、・・・
(9−5)を有する。
【0036】ECR用マイクロ波は系II、III 、IVに対
し(8−2)、(8−3)、(8−4)として設けら
れ、ヘルムホルツコイル(5−2)、(5’−2)、・
・として加えられている。そして共鳴空間(2−2)、
(2−3)、(2−4)を有し、アルゴンガスが(18
−2)、(18−3)、(18−4)として加えられて
いる。このアルゴンガスを水素とする場合はマグネット
の強度をその質量の逆数として強く加える必要がある。
【0037】それぞれのチャンバ(1−1)と(1−
2)の間にはゲート弁(25−2)が設けられ、また、
(1−2)と(1−3)との間にはゲート弁(25−
3)が、(1−3)と(1−4)との間にはゲート弁
(25−4)を有する。これらのゲート弁は基板(1
0)および基板ホルダ(31)が所定のチャンバにて被
膜形成後隣のチャンバに移設させる場合には開となる。
その他の場合は閉となる。さらに、ロード室のゲート弁
(25−1)、アンロード室のゲート弁(25−6)は
逆に基板、基板ホルダの移設の際は閉となり、被膜形成
中はロード室に基板および基板ホルダをロードするため
開となる。また、同時に被膜が形成されてしまった基板
をアンロード室(1−5)より取り出すため、ゲート弁
(25−6)も開とする。
【0038】さらに、この系II、III 、IVの被膜形成は
それぞれ実験例2、実験例1および実験例3に対応す
る。
【0039】さらに、この各被膜を各チャンバ(1−
2)、(1−3)、(1−4)で形成してしまった後、
このECL CVD法においては生成物気体の供給を止
める。そしてマイクロ波エネルギの供給を停止する。さ
らに、非生成物気体のアルゴンを供給しつづけ、または
一時的に停止した後それまでの系を十分真空引きするこ
となく、すみやかにそれぞれゲート弁(25−2)、
(25−3)、(25−4)、(25−5)を開とし、
さらに連結して基板(10)、基板ホルダ(31)を移
動機構(図面では省略)により隣の反応室に移動してい
る。
【0040】この移動が完了した後、それぞれのゲート
弁を閉とする。
【0041】かかる工程のみによっても、PI接合界面
またはNI接合界面における不純物の混合はこれまでの
グロー放電プラズマCVD法に比べ極めて少ないことが
わかる。
【0042】そのため、光電変換装置としての変換効率
12.9%(1.05cm2 )(開放電圧0.92V、
短絡電流密度18.4mA(オームストロング)/cm
2 曲線因子0.76)を得ることができた。
【0043】かかる高効率を得ることができた理由とし
て、ECR CVD法においては被膜形成に関し被形成
面を反応性気体がスパッタをしないためであると推定さ
れる。さらに、被膜形成時の圧力がグロー放電プラズマ
で知られる如く、0.1〜0.5torrの1/100
またはそれ以下の1×10-3〜1×10-5torr、例
えば3×10-4torrであることである。その結果、
反応性気体の導入を止めると、これまでのグロー放電プ
ラズマCVD法に比べ1/100以下の時間で不純物、
活性反応性気体のターボポンプによるチャンバ等よりの
脱ガス化が可能となったことである。
【0044】[実施例5]この実施例は実施例4におい
てゲート弁(25−3)、(25−4)を常時閉に保持
したものである。その他は実施例4と同様である。
【0045】この場合、図2においてロード室(1−
1)、アンロード室(1−5)と反応用チャンバ(1−
2)、(1−4)との間にバッファ室を設け、生産性の
向上を図ることは重要である。
【0046】かかる装置構造において、P型半導体層を
反応空間(1−2)、I型半導体層を反応空間(1−
3)、N型半導体層を反応空間(1−4)で形成した。
【0047】この時、これらの反応空間は基板ホルダ
(31)とガイド(31’)とにより実質的に隣の反応
空間とは独立しており、活性化した反応性気体はこの反
応空間より外側のチャンバ内に活性状態のままもれて隣
の反応空間に混入することがない。そのため、例えばP
型用反応空間(1−2)とI型用反応空間(1−3)と
は実質的にアイソレイト(遮断)されている。
【0048】かかる方式において、1つの光電変換装置
を作製した。すると、これまでグロー放電プラズマCV
D法ではみられなかった12.6%/1.05cm2
変換効率(開放電圧0.93V、短絡電流密度18.3
mA(オームストロング)/cm2 、曲線因子0.8
1)を得ることができた。
【0049】さらに、ゲート弁を2ケも省略することが
できるため、製造装置として低価格化を期待することが
できる。1つのチャンバより隣のチャンバへの移設も5
分以内に行うことができ、スループットを向上させるこ
とができる等の大きな特徴を有する。
【0050】以上の本発明の実施例において、さらにそ
の変型として、まずP型の半導体を光CVD法または公
知のグロー放電プラズマCVD法により形成する。さら
に、I型の半導体膜をECR CVD法により0.7μ
m形成した。最後にN型の半導体をECR CVD法に
より形成することも可能である。
【0051】
【発明の効果】一般にグロー放電法では0.1〜0.0
1μmの大きさのピンホールが被膜中に観察されやすい
が、本発明のサイクロトロン共鳴型プラズマCVD装置
ではこのピンホール数は約1/10に減少(×100の
暗視野にて平均1〜3ケ/視野)させることができた。
【0052】本発明はマルチチャンバ方式にてECR
CVD法をそれぞれのチャンバで行った。そのため従来
公知のグロー放電法やプラズマを用いたマルチチャンバ
方式に比べて多量生産が可能となり、かつ形成された被
膜中のPIまたはNI接合界面も急峻となり、また、被
膜形成速度が大きいためI層中に不本意に混入する酸
素、窒素の量をそれぞれ5×1018cm-3以下とするこ
とができるようになった。
【0053】サイクロトロン共鳴を用いているため、大
きい被膜成長速度を得ることができる。
【0054】半導体装置としてPINまたはNIP接合
を有する光電変換装置、発光素子MIS.FET(電界
効果半導体装置)、SL発光素子(スーパーラティス素
子)とし得る。さらに、その応用として、その他半導体
レーザまたは光集積回路に対しても本発明は有効であ
る。
【0055】また、本発明のサイクロトロン共鳴を用い
たプラズマCVD法に加えて、光源として低圧水銀灯
(185nmの波長を有する)さらにはエキシマレーザ
(波長100〜400nm)、アルゴンレーザ、窒素レ
ーザ等の光を用いて光CVD作用をも併用してもよいこ
とはいうまでもない。
【0056】生成物気体をモノシランでなくジシランま
たはモノシランと弗化シラン(Si2 6 )の混合気体
とすると、さらに被膜成長速度の向上を期待できる。
【0057】本発明において、基板としてはシリコン半
導体、ガラス基板、プラスチック基板、ステンレス基板
とし、またはこれらの上に電極が設けられた構造を用い
得る。
【0058】また、形成されるアモルファス半導体もS
iのみならず、SiGe1-x (0<x<1)、SiO
2-x (0<x<2)、Six 1-x (0<x<1)、S
3 4-x (0<x<4)またはそれらのPまたはN型
の半導体であってもよい。
【図面の簡単な説明】
【図1】本発明のサイクロトロン共鳴型プラズマCVD
装置の実施例を示す配置説明図である。。
【図2】本発明のサイクロトロン共鳴型プラズマCVD
装置の他の実施例を示す配置説明図である。。
【符号の説明】
1 反応空間 1’ ステンレス容器 2 共鳴空間 3 マイクロ波発振器 4 アナライザー 5、5’ 空心コイル 6 高周波または直流電源 7 ハロゲンランプヒータ 7’ 加熱室 9 真空ポンプ 10 基板 11 排気系 12 冷却管 13 ドーピング系 14 ターボポンプ 15 コントロールバルブ 16 モノシラン 17 ノズル 18 非生成物気体 19 石英窓 20 ホモジナイザ 21 励起気体 22 生成物気体 23、23’ 網状電極 25 ゲート弁 29 石英窓 30 バッファ空間 31、31’ 枠構造
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 31/04

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体層に隣接して少なくとも1つの絶
    縁層を有する薄膜半導体装置を作製する方法であって、
    第1反応室で基板上に絶縁層と半導体層の一方をCVD
    法で形成し、第1反応室で絶縁層または半導体層を形成
    された基板を第2反応室に移送し、第2反応室を第1反
    応室から遮断し、絶縁層と半導体層の他方を第2反応室
    でCVD法で作製することにより、絶縁層と半導体層を
    積層する薄膜半導体装置の作製方法。
  2. 【請求項2】 半導体チャネル層と該半導体チャネル層
    に隣接する絶縁体層を有する薄膜絶縁ゲイトFETを作
    製する方法であって、多室CVD堆積装置を用意し、該
    多室CVD堆積装置の第1反応室において絶縁層を形成
    し、多室CVD堆積装置の第2反応室において前記絶縁
    層に隣接する半導体チャネル層を形成すると共に、第1
    反応室と第2反応室を互いに遮断することからなる方
    法。
  3. 【請求項3】 半導体層を該半導体層に隣接する少なく
    とも1つの絶縁層を有する薄膜半導体装置の作製方法に
    おいて、第1反応室で基板上に絶縁層と半導体層の一方
    をCVD法で形成し、第1反応室で絶縁層または半導体
    層が形成された基板を第2反応室に移送し、第2反応室
    を第1反応室から遮断し、第2反応室で、前記絶縁層と
    半導体層の他方をCVD法で形成することにより絶縁層
    と半導体層を積層し、第2反応室で積層された基板を第
    3反応室に移送し、第3反応室を第2反応室から遮断
    し、第2反応室で形成された層の上に絶縁層または半導
    体層をCVD法により形成することからなる方法。
  4. 【請求項4】 半導体チャネル層と該半導体チャネル層
    に隣接する絶縁層とを有する薄膜絶縁ゲイトFETの作
    製方法において、多室CVD堆積装置を用意し、該多室
    CVD堆積装置の第1反応室で絶縁層を形成し、該絶縁
    層に隣接する半導体層を多室CVD堆積装置の第2反応
    室で形成し、このとき第1反応室と第2反応室を遮断
    し、前記絶縁層または半導体層の上に第3反応室で第3
    の層を形成し、このとき第1反応室と第2反応室から第
    3反応室を遮断するようにした方法。
JP3317325A 1991-11-06 1991-11-06 半導体装置作製方法 Pending JPH05304096A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3317325A JPH05304096A (ja) 1991-11-06 1991-11-06 半導体装置作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3317325A JPH05304096A (ja) 1991-11-06 1991-11-06 半導体装置作製方法

Publications (1)

Publication Number Publication Date
JPH05304096A true JPH05304096A (ja) 1993-11-16

Family

ID=18086954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3317325A Pending JPH05304096A (ja) 1991-11-06 1991-11-06 半導体装置作製方法

Country Status (1)

Country Link
JP (1) JPH05304096A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578524A (en) * 1978-12-10 1980-06-13 Shunpei Yamazaki Manufacture of semiconductor device
JPS59100516A (ja) * 1982-11-12 1984-06-09 エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド 光電池素子の製造装置及びアセンブリ
JPS62112318A (ja) * 1985-11-12 1987-05-23 Semiconductor Energy Lab Co Ltd 半導体装置作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578524A (en) * 1978-12-10 1980-06-13 Shunpei Yamazaki Manufacture of semiconductor device
JPS59100516A (ja) * 1982-11-12 1984-06-09 エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド 光電池素子の製造装置及びアセンブリ
JPS62112318A (ja) * 1985-11-12 1987-05-23 Semiconductor Energy Lab Co Ltd 半導体装置作製方法

Similar Documents

Publication Publication Date Title
US4808553A (en) Semiconductor device manufacturing method
US5780313A (en) Method of fabricating semiconductor device
US5512102A (en) Microwave enhanced CVD system under magnetic field
US6230650B1 (en) Microwave enhanced CVD system under magnetic field
US4398343A (en) Method of making semi-amorphous semiconductor device
US4760008A (en) Electrophotographic photosensitive members and methods for manufacturing the same using microwave radiation in magnetic field
US4988642A (en) Semiconductor device, manufacturing method, and system
JP3101330B2 (ja) マイクロ波プラズマcvd法による大面積の機能性堆積膜を連続的に形成する方法及び装置
EP0725163B1 (en) Line plasma vapor phase deposition apparatus and method
JPS63233564A (ja) 接合型トランジスタの製造法
US6673722B1 (en) Microwave enhanced CVD system under magnetic field
KR920000591B1 (ko) 마이크로파 강화 cvd시스템
JP2654433B2 (ja) 珪素半導体作製方法
JP2564754B2 (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JPH0766911B2 (ja) 被膜形成方法
JP3088703B2 (ja) 薄膜型半導体装置の作製方法
JPH05304096A (ja) 半導体装置作製方法
JP2890029B2 (ja) 被膜形成装置及び被膜形成方法
JPH05251356A (ja) 被膜形成方法
JP2662688B2 (ja) 被膜作製方法
JPS62118521A (ja) 半導体被膜作製方法
JPH06216039A (ja) マイクロ波プラズマcvd装置
JPH06204138A (ja) 薄膜形成方法および薄膜形成装置および半導体素子
JPH06184755A (ja) 堆積膜形成方法および堆積膜形成装置
JPS6286166A (ja) 薄膜形成方法