JPH0765703A - 電子放出素子およびその製造方法 - Google Patents
電子放出素子およびその製造方法Info
- Publication number
- JPH0765703A JPH0765703A JP23596493A JP23596493A JPH0765703A JP H0765703 A JPH0765703 A JP H0765703A JP 23596493 A JP23596493 A JP 23596493A JP 23596493 A JP23596493 A JP 23596493A JP H0765703 A JPH0765703 A JP H0765703A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- thin film
- insulating substrate
- electrodes
- electron emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 素子の温度上昇が小さく、電子放出の素子間
のバラツキが小さく、電子放出の効率が良好な電子放出
素子及びその製造方法を提供する。 【構成】 絶縁性基板上の一対の電極間に導電性膜を有
し、該導電性膜に高抵抗状態の亀裂部が少なくとも１箇
所以上存在する電子放出素子において、前記導電性膜の
亀裂部の部分の絶縁性基板に溝部が形成されている電子
放出素子。絶縁性基板上の一対の電極間に導電性膜を形
成し、通電加熱して導電性膜に亀裂部を少なくとも１箇
所以上形成した後、前記導電性膜をマスクとしてエッチ
ングを行ない亀裂部の部分の絶縁性基板に溝部を形成す
る電子放出素子の製造方法。
のバラツキが小さく、電子放出の効率が良好な電子放出
素子及びその製造方法を提供する。 【構成】 絶縁性基板上の一対の電極間に導電性膜を有
し、該導電性膜に高抵抗状態の亀裂部が少なくとも１箇
所以上存在する電子放出素子において、前記導電性膜の
亀裂部の部分の絶縁性基板に溝部が形成されている電子
放出素子。絶縁性基板上の一対の電極間に導電性膜を形
成し、通電加熱して導電性膜に亀裂部を少なくとも１箇
所以上形成した後、前記導電性膜をマスクとしてエッチ
ングを行ない亀裂部の部分の絶縁性基板に溝部を形成す
る電子放出素子の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は電子放出素子、および簡
単な製法で高効率に電子を放出できる電子放出素子の製
造方法に関するものである。
単な製法で高効率に電子を放出できる電子放出素子の製
造方法に関するものである。
【０００２】
【従来の技術】従来、電子放出素子としては、熱電子源
と冷陰極電子源の２種類が知られている。冷陰極電子源
には電界放出型（ＦＥ）、金属／絶縁層／金属型（以
下、ＭＩＭと略す）や表面伝導型電子放出素子（ＳＣ
Ｅ）等がある。
と冷陰極電子源の２種類が知られている。冷陰極電子源
には電界放出型（ＦＥ）、金属／絶縁層／金属型（以
下、ＭＩＭと略す）や表面伝導型電子放出素子（ＳＣ
Ｅ）等がある。
【０００３】電界放出型（ＦＥ）の例としては、Ｗ．
Ｐ．Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ ｅ
ｍｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔ
ｒｏｎＰｈｙｓｉｃｓ、８、８９（１９５６）および
Ｃ．Ａ．Ｓｐｉｎｄｔ、“Ｐｈｙｓｉｃａｌ ｐｒｏｐ
ｅｒｔｉｅｓ ｏｆ ｔｈｉｎ ｆｉｌｍ−ｆｉｅｌｄ
ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ ｍｏ
ｌｙｂｄｅｎｕｍ ｃｏｎｅｓ”、Ｊ．Ａｐｐｌ．Ｐｈ
ｙｓ．、４７、５２４８（１９７６）等が知られてい
る。
Ｐ．Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ ｅ
ｍｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔ
ｒｏｎＰｈｙｓｉｃｓ、８、８９（１９５６）および
Ｃ．Ａ．Ｓｐｉｎｄｔ、“Ｐｈｙｓｉｃａｌ ｐｒｏｐ
ｅｒｔｉｅｓ ｏｆ ｔｈｉｎ ｆｉｌｍ−ｆｉｅｌｄ
ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ ｍｏ
ｌｙｂｄｅｎｕｍ ｃｏｎｅｓ”、Ｊ．Ａｐｐｌ．Ｐｈ
ｙｓ．、４７、５２４８（１９７６）等が知られてい
る。
【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ、“Ｔｈｅ ｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎ ａｍ
ｐｌｉｆｉｅｒ、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、３２、６
４６（１９６１）等が知られている。
ｄ、“Ｔｈｅ ｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎ ａｍ
ｐｌｉｆｉｅｒ、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、３２、６
４６（１９６１）等が知られている。
【０００５】ＳＣＥ型の例としては、Ｍ．Ｉ．Ｅｌｉｎ
ｓｏｎ、Ｒａｄｉｏ Ｅｎｇ． Ｅｌｅｃｔｒｏｎ Ｐ
ｙｓ．、１０（１９６５）等がある。ＳＣＥは基板上に
形成された小面積の薄膜に、膜面に平行に電流を流すこ
とにより、電子放出が生ずる現象を利用するものであ
る。
ｓｏｎ、Ｒａｄｉｏ Ｅｎｇ． Ｅｌｅｃｔｒｏｎ Ｐ
ｙｓ．、１０（１９６５）等がある。ＳＣＥは基板上に
形成された小面積の薄膜に、膜面に平行に電流を流すこ
とにより、電子放出が生ずる現象を利用するものであ
る。
【０００６】この表面伝導型電子放出素子（ＳＣＥ）と
しては、前記エリンソン等によるＳｎＯ2 薄膜を用いた
もの、Ａｕ薄膜によるもの［Ｇ．Ｄｉｔｔｍｅｒ：“Ｔ
ｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ”、９、３１７（１９
７２）］、Ｉｎ2 Ｏ3 ／ＳｎＯ2 薄膜によるもの［Ｍ．
Ｈａｒｔｗｅｌｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：
“ＩＥＥＥ Ｔｒａｎｓ．ＥＤ Ｃｏｎｆ．”、５１９
（１９７５）］、カーボン薄膜によるもの［荒木久
他：真空、第２６巻、第１号、２２頁（１９８３）］等
が報告されている。
しては、前記エリンソン等によるＳｎＯ2 薄膜を用いた
もの、Ａｕ薄膜によるもの［Ｇ．Ｄｉｔｔｍｅｒ：“Ｔ
ｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ”、９、３１７（１９
７２）］、Ｉｎ2 Ｏ3 ／ＳｎＯ2 薄膜によるもの［Ｍ．
Ｈａｒｔｗｅｌｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：
“ＩＥＥＥ Ｔｒａｎｓ．ＥＤ Ｃｏｎｆ．”、５１９
（１９７５）］、カーボン薄膜によるもの［荒木久
他：真空、第２６巻、第１号、２２頁（１９８３）］等
が報告されている。
【０００７】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のＭ．ハートウェルの素子構成を
図６に示す。図６（ａ）は素子の平面図、図６（ｂ）は
ＡＡ線断面図である。同図において１は絶縁性基板であ
る。電子放出部形成用薄膜４は、スパッタで形成された
Ｈ型形状の金属酸化物薄膜等からなり、後述のフォーミ
ングと呼ばれる通電処理により電子放出部５が形成され
る。４は電子放出部を含む薄膜である。
な素子構成として前述のＭ．ハートウェルの素子構成を
図６に示す。図６（ａ）は素子の平面図、図６（ｂ）は
ＡＡ線断面図である。同図において１は絶縁性基板であ
る。電子放出部形成用薄膜４は、スパッタで形成された
Ｈ型形状の金属酸化物薄膜等からなり、後述のフォーミ
ングと呼ばれる通電処理により電子放出部５が形成され
る。４は電子放出部を含む薄膜である。
【０００８】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に電子放出部形成薄膜４を
予めフォーミングと呼ばれる通電処理によって電子放出
部５を形成するのが一般的であった。即ち、フォーミン
グとは、前記電子放出部形成用薄膜４の両端に電圧を印
加通電し、電子放出部形成用薄膜を局所的に破壊、変形
もしくは変質せしめ、電気的に高抵抗な状態にした電子
放出部５を形成することである。尚、電子放出部５は電
子放出部形成用薄膜４の一部に亀裂が発生し、その亀裂
付近から電子放出が行なわれる場合もある。以下、フォ
ーミングにより発生した電子放出部を含む電子放出部形
成用薄膜を電子放出部を含む薄膜４と呼ぶ。
おいては、電子放出を行う前に電子放出部形成薄膜４を
予めフォーミングと呼ばれる通電処理によって電子放出
部５を形成するのが一般的であった。即ち、フォーミン
グとは、前記電子放出部形成用薄膜４の両端に電圧を印
加通電し、電子放出部形成用薄膜を局所的に破壊、変形
もしくは変質せしめ、電気的に高抵抗な状態にした電子
放出部５を形成することである。尚、電子放出部５は電
子放出部形成用薄膜４の一部に亀裂が発生し、その亀裂
付近から電子放出が行なわれる場合もある。以下、フォ
ーミングにより発生した電子放出部を含む電子放出部形
成用薄膜を電子放出部を含む薄膜４と呼ぶ。
【０００９】前記フォーミング処理をした表面伝導型電
子放出素子は上述の電子放出部を含む薄膜４に電圧を印
加し、素子表面に電流を流すことにより、上述の電子放
出部５より電子を放出せしめるものである。
子放出素子は上述の電子放出部を含む薄膜４に電圧を印
加し、素子表面に電流を流すことにより、上述の電子放
出部５より電子を放出せしめるものである。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
様な従来の表面伝導型電子放出素子において、実用化、
特に、表示装置に対する実用化を妨げている問題点とし
て、下記の理由を挙げることができる。
様な従来の表面伝導型電子放出素子において、実用化、
特に、表示装置に対する実用化を妨げている問題点とし
て、下記の理由を挙げることができる。
【００１１】１）電子放出が行われている状態において
も、素子を流れる電流はその一部が絶縁性基板１内を流
れるのでジュール熱の発生要因となっている可能性があ
る。 ２）絶縁性基板１内を流れる電流は、絶縁性基板１内や
絶縁性基板１上に付着した不純物等に大きく影響を受け
るので素子間のバラツキが大きくなってしまう。 ３）電子放出の効率があまり良くない。これは基板１内
を経由して流れる電流が大きいことによる可能性が１つ
の要因として考えられる。 以上のような問題点があるため、表面伝導型電子放出素
子は、素子構造が簡単であるという利点があるにもかか
わらず、産業上積極的に応用されるには至っていなかっ
た。
も、素子を流れる電流はその一部が絶縁性基板１内を流
れるのでジュール熱の発生要因となっている可能性があ
る。 ２）絶縁性基板１内を流れる電流は、絶縁性基板１内や
絶縁性基板１上に付着した不純物等に大きく影響を受け
るので素子間のバラツキが大きくなってしまう。 ３）電子放出の効率があまり良くない。これは基板１内
を経由して流れる電流が大きいことによる可能性が１つ
の要因として考えられる。 以上のような問題点があるため、表面伝導型電子放出素
子は、素子構造が簡単であるという利点があるにもかか
わらず、産業上積極的に応用されるには至っていなかっ
た。
【００１２】本発明は、この様な従来技術の問題点を解
決するためになされたものであり、電子放出が行われて
いる状態においても素子の温度上昇が小さく、電子放出
の素子間のバラツキが小さく、電子放出の効率が良好な
電子放出素子およびその製造方法を提供することを目的
とするものである。
決するためになされたものであり、電子放出が行われて
いる状態においても素子の温度上昇が小さく、電子放出
の素子間のバラツキが小さく、電子放出の効率が良好な
電子放出素子およびその製造方法を提供することを目的
とするものである。
【００１３】
【課題を解決するための手段】即ち、本発明は、絶縁性
基板上の一対の電極間に導電性膜を有し、該導電性膜に
高抵抗状態の亀裂部が少なくとも１箇所以上存在する電
子放出素子において、前記導電性膜の亀裂部の部分の絶
縁性基板に溝部が形成されていることを特徴とする電子
放出素子である。
基板上の一対の電極間に導電性膜を有し、該導電性膜に
高抵抗状態の亀裂部が少なくとも１箇所以上存在する電
子放出素子において、前記導電性膜の亀裂部の部分の絶
縁性基板に溝部が形成されていることを特徴とする電子
放出素子である。
【００１４】また、本発明は、絶縁性基板上の一対の電
極間に導電性膜を形成し、通電加熱して導電性膜に亀裂
部を少なくとも１箇所以上形成した後、前記導電性膜を
マスクとしてエッチングを行ない亀裂部の部分の絶縁性
基板に溝部を形成することを特徴とする電子放出素子の
製造方法である。
極間に導電性膜を形成し、通電加熱して導電性膜に亀裂
部を少なくとも１箇所以上形成した後、前記導電性膜を
マスクとしてエッチングを行ない亀裂部の部分の絶縁性
基板に溝部を形成することを特徴とする電子放出素子の
製造方法である。
【００１５】以下、本発明を詳細に説明する。本発明者
らは、上記問題点を鑑みて検討した結果、素子の電子放
出の際における絶縁性基板の影響を極力取り除くため
に、導電性薄膜あるいは微粒子の島状膜からなる導電性
膜からなる不連続状態膜を保持している絶縁性基板にお
いて、前記導電性膜の不連続部の位置の基板に溝部を形
状した構造の電子放出素子を見出した。
らは、上記問題点を鑑みて検討した結果、素子の電子放
出の際における絶縁性基板の影響を極力取り除くため
に、導電性薄膜あるいは微粒子の島状膜からなる導電性
膜からなる不連続状態膜を保持している絶縁性基板にお
いて、前記導電性膜の不連続部の位置の基板に溝部を形
状した構造の電子放出素子を見出した。
【００１６】この新規な本発明に関わる電子放出素子の
基本的な構成と製造方法および特性について概説する。
図１は本発明にかかわる基本的な電子放出素子の構成を
示す構成図である。図１（ａ）は素子の平面図、図１
（ｂ）はＢＢ線断面図である。同図において、１は絶縁
性基板、２及び３は素子電極、４は電子放出材料で形成
される薄膜、５は電子放出部である。６は絶縁性基板に
加工された溝部を示す。
基本的な構成と製造方法および特性について概説する。
図１は本発明にかかわる基本的な電子放出素子の構成を
示す構成図である。図１（ａ）は素子の平面図、図１
（ｂ）はＢＢ線断面図である。同図において、１は絶縁
性基板、２及び３は素子電極、４は電子放出材料で形成
される薄膜、５は電子放出部である。６は絶縁性基板に
加工された溝部を示す。
【００１７】本発明における電子放出部を含む薄膜４の
うち電子放出部５としては粒径が数十Åの導電性微粒子
からなり、電子放出部５以外の電子放出部を含む薄膜４
は微粒子膜からなる。なお、ここで述べる微粒子膜と
は、複数の微粒子が集合した膜であり、その微細構造と
して、微粒子が個々に分散配置した状態のみならず、微
粒子が互いに隣接、あるいは重なり合った状態（島状も
含む）の膜をさす。またこれとは別に電子放出部を含む
薄膜４は、導電性微粒子が分散されたカーボン薄膜等の
場合がある。
うち電子放出部５としては粒径が数十Åの導電性微粒子
からなり、電子放出部５以外の電子放出部を含む薄膜４
は微粒子膜からなる。なお、ここで述べる微粒子膜と
は、複数の微粒子が集合した膜であり、その微細構造と
して、微粒子が個々に分散配置した状態のみならず、微
粒子が互いに隣接、あるいは重なり合った状態（島状も
含む）の膜をさす。またこれとは別に電子放出部を含む
薄膜４は、導電性微粒子が分散されたカーボン薄膜等の
場合がある。
【００１８】電子放出部を含む薄膜４の具体例を挙げる
ならばＰｄ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃ
ｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、Ｐｄ
Ｏ，ＳｎＯ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 等の酸
化物、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，ＣｅＢ6 ，ＹＢ
4 ，ＧｄＢ4 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，Ｔ
ａＣ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，Ｈｆ
Ｎ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン、Ａｇ
Ｍｇ，ＮｉＣｕ，Ｐｂ，Ｓｎ等である。
ならばＰｄ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃ
ｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、Ｐｄ
Ｏ，ＳｎＯ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 等の酸
化物、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，ＣｅＢ6 ，ＹＢ
4 ，ＧｄＢ4 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，Ｔ
ａＣ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，Ｈｆ
Ｎ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン、Ａｇ
Ｍｇ，ＮｉＣｕ，Ｐｂ，Ｓｎ等である。
【００１９】そして、電子放出部を含む薄膜４は真空蒸
着法、スパッタ法、化学的気相堆積法、分散塗布法、デ
ィッピング法、スピナー法等によって形成される。
着法、スパッタ法、化学的気相堆積法、分散塗布法、デ
ィッピング法、スピナー法等によって形成される。
【００２０】次に、本発明の電子放出素子の製造方法に
ついて説明する。本発明の電子放出部５を有する電子放
出素子の製造方法としては様々な方法があるが、その一
例の製造工程図を図２に示す。４は電子放出部形成用薄
膜で例えば微粒子膜が挙げられる。
ついて説明する。本発明の電子放出部５を有する電子放
出素子の製造方法としては様々な方法があるが、その一
例の製造工程図を図２に示す。４は電子放出部形成用薄
膜で例えば微粒子膜が挙げられる。
【００２１】以下、順をおって製造方法の説明を図２及
び第３図に基づいて説明する。 １）絶縁性基板１を洗剤、純水および有機溶剤により十
分に洗浄後、真空蒸着技術、フォトリソグラフィー技術
により絶縁性基板１の面上に素子電極２，３を形成する
（図２（ａ）参照）。素子電極の材料としては導電性を
有するものてあればどのようなものであっても構わない
が、例えばニッケル金属が挙げられ、素子電極間隔Ｌ１
は２μｍ、素子電極長さＷ１は３００μｍ、素子電極
２，３の膜厚ｄは１０００Åである。
び第３図に基づいて説明する。 １）絶縁性基板１を洗剤、純水および有機溶剤により十
分に洗浄後、真空蒸着技術、フォトリソグラフィー技術
により絶縁性基板１の面上に素子電極２，３を形成する
（図２（ａ）参照）。素子電極の材料としては導電性を
有するものてあればどのようなものであっても構わない
が、例えばニッケル金属が挙げられ、素子電極間隔Ｌ１
は２μｍ、素子電極長さＷ１は３００μｍ、素子電極
２，３の膜厚ｄは１０００Åである。
【００２２】２）絶縁性基板１上に設けられた素子電極
２と素子電極３との間に、素子電極２，３に掛かる様に
有機金属溶液を塗布して放置することにより、有機金属
薄膜を形成する。なお、有機金属溶液とは、前記Ｐｄ，
Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚ
ｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｄ等の金属を主元素とする有機
化合物の溶液が用いられる。
２と素子電極３との間に、素子電極２，３に掛かる様に
有機金属溶液を塗布して放置することにより、有機金属
薄膜を形成する。なお、有機金属溶液とは、前記Ｐｄ，
Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚ
ｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｄ等の金属を主元素とする有機
化合物の溶液が用いられる。
【００２３】この後、有機金属薄膜を加熱焼成処理し、
リフトオフ、エッチング等によりパターニングし、電子
放出部形成用薄膜４を形成する。（図２（ｂ）参照）
リフトオフ、エッチング等によりパターニングし、電子
放出部形成用薄膜４を形成する。（図２（ｂ）参照）
【００２４】３）つづいて、フォーミングと呼ばれる通
電処理を素子電極２，３間に電圧を不図示の電源により
印加し施すと、電子放出部形成用薄膜４の部位に構造の
変化した電子放出部５が形成される（図２（Ｃ）参
照）。この通電処理により電子放出部形成用薄膜４を局
所的に破壊、変形もしくは変質せしめ、構造の変化した
部位を電子放出部５と呼ぶ。先に説明したように、電子
放出部５は金属微粒子で構成されていることを本出願人
らは観察している。
電処理を素子電極２，３間に電圧を不図示の電源により
印加し施すと、電子放出部形成用薄膜４の部位に構造の
変化した電子放出部５が形成される（図２（Ｃ）参
照）。この通電処理により電子放出部形成用薄膜４を局
所的に破壊、変形もしくは変質せしめ、構造の変化した
部位を電子放出部５と呼ぶ。先に説明したように、電子
放出部５は金属微粒子で構成されていることを本出願人
らは観察している。
【００２５】４）上記のような方法によって形成された
電子放出部５は薄膜４の一部に亀裂を有し、かつ亀裂内
が金属微粒子で構成された不連続状態となっている。さ
らにこの後に、前記電子放出部形成用薄膜４の島構造を
マスクとしてドライ・エッチング・プロセスまたはウエ
ット・エッチング・プロセス等により電子放出部５の部
分の絶縁性基板１を取り除くことによって溝部６を形成
して本発明の電子放出素子が作製される（図２（ｄ）参
照）。
電子放出部５は薄膜４の一部に亀裂を有し、かつ亀裂内
が金属微粒子で構成された不連続状態となっている。さ
らにこの後に、前記電子放出部形成用薄膜４の島構造を
マスクとしてドライ・エッチング・プロセスまたはウエ
ット・エッチング・プロセス等により電子放出部５の部
分の絶縁性基板１を取り除くことによって溝部６を形成
して本発明の電子放出素子が作製される（図２（ｄ）参
照）。
【００２６】上述のような素子構成と製造方法によって
作成された本発明にかかわる電子放出素子の基本特性に
ついて図３、図４を用いて説明する。
作成された本発明にかかわる電子放出素子の基本特性に
ついて図３、図４を用いて説明する。
【００２７】図３は、図２で示した構成を有する電子放
出素子の電子放出特性を測定するための測定評価装置の
概略構成図である。図３において、１は絶縁性基板、２
及び３は素子電極、１３は第１の薄膜、４は第２の薄
膜、５は電子放出部を示す。また、８は素子に電子電圧
Ｖｆを印加するための電源、９は素子電極２，３間の電
子放出部を含む薄膜１３，４を流れる素子電流Ｉｆを測
定するための電流計、１０は素子の電子放出部より放出
される放出電流Ｉｅを捕捉するためのアノード電極、１
１はアノード電極１０に電圧を印加するための高圧電
源、１２は素子の電子放出部５より放出される放出電流
Ｉｅを測定するための電流計である。
出素子の電子放出特性を測定するための測定評価装置の
概略構成図である。図３において、１は絶縁性基板、２
及び３は素子電極、１３は第１の薄膜、４は第２の薄
膜、５は電子放出部を示す。また、８は素子に電子電圧
Ｖｆを印加するための電源、９は素子電極２，３間の電
子放出部を含む薄膜１３，４を流れる素子電流Ｉｆを測
定するための電流計、１０は素子の電子放出部より放出
される放出電流Ｉｅを捕捉するためのアノード電極、１
１はアノード電極１０に電圧を印加するための高圧電
源、１２は素子の電子放出部５より放出される放出電流
Ｉｅを測定するための電流計である。
【００２８】電子放出素子の上記素子電流Ｉｆ、放出電
流Ｉｅの測定にあたっては、素子電極２，３に電源８と
電流計９とを接続し、該電子放出素子の上方に電源１１
と電流計１２とを接続したアノード電極１０を配置して
いる。また、本電子放出素子及びアノード電極１０は真
空装置内に設置され、その真空装置には不図示の排気ポ
ンプ及び真空計等の真空装置に必要な機器が具備されて
おり、所望の真空下で本素子の測定評価を行なえるよう
になっている。なお、アノード電極の電圧は１ｋＶ〜１
０ｋＶ、アノード電極と電子放出素子との距離は３ｍｍ
〜８ｍｍの範囲で測定した。
流Ｉｅの測定にあたっては、素子電極２，３に電源８と
電流計９とを接続し、該電子放出素子の上方に電源１１
と電流計１２とを接続したアノード電極１０を配置して
いる。また、本電子放出素子及びアノード電極１０は真
空装置内に設置され、その真空装置には不図示の排気ポ
ンプ及び真空計等の真空装置に必要な機器が具備されて
おり、所望の真空下で本素子の測定評価を行なえるよう
になっている。なお、アノード電極の電圧は１ｋＶ〜１
０ｋＶ、アノード電極と電子放出素子との距離は３ｍｍ
〜８ｍｍの範囲で測定した。
【００２９】図３に示した測定評価装置により測定され
た放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関
係の典型的な例を図４に示す。なお、図４は任意単位で
示されており、放出電流Ｉｅは素子電流Ｉｆのおおよそ
１０００分の１程度である。
た放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関
係の典型的な例を図４に示す。なお、図４は任意単位で
示されており、放出電流Ｉｅは素子電流Ｉｆのおおよそ
１０００分の１程度である。
【００３０】図４からも明らかなように、本電子放出素
子は放出電流Ｉｅに対する三つの特性を有する。まず第
一に、本素子はある電圧（しきい値電圧と呼ぶ、図４中
のＶｔｈ）以上の素子電圧を印加すると急激に放出電流
Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電
流Ｉｅがほとんど検出されない。すなわち、放出電流Ｉ
ｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素
子である。
子は放出電流Ｉｅに対する三つの特性を有する。まず第
一に、本素子はある電圧（しきい値電圧と呼ぶ、図４中
のＶｔｈ）以上の素子電圧を印加すると急激に放出電流
Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電
流Ｉｅがほとんど検出されない。すなわち、放出電流Ｉ
ｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素
子である。
【００３１】第二に、放出電流Ｉｅが素子電圧Ｖｆに依
存するため、放出電流Ｉｅは素子電圧Ｖｆで制御でき
る。第三に、アノード電極１０に捕捉される放出電荷
は、素子電圧Ｖｆを印加する時間に依存する。すなわ
ち、アノード電極１０に捕捉される電荷量は、電子電圧
Ｖｆを印加する時間により制御できる。以上のような特
性を有するため、本発明にかかわる電子放出素子は、多
方面への応用が期待できる。
存するため、放出電流Ｉｅは素子電圧Ｖｆで制御でき
る。第三に、アノード電極１０に捕捉される放出電荷
は、素子電圧Ｖｆを印加する時間に依存する。すなわ
ち、アノード電極１０に捕捉される電荷量は、電子電圧
Ｖｆを印加する時間により制御できる。以上のような特
性を有するため、本発明にかかわる電子放出素子は、多
方面への応用が期待できる。
【００３２】また、素子電流Ｉｆは素子電圧Ｖｆに対し
て単調増加する（ＭＩ）特性の例を図４に示したが、こ
の他にも、素子電流Ｉｆが素子電圧Ｖｆに対して電圧制
御型負性抵抗（ＶＣＮＲ）特性を示す場合もある。なお
この場合も、本電子放出素子は上述した三つの特性を有
する。
て単調増加する（ＭＩ）特性の例を図４に示したが、こ
の他にも、素子電流Ｉｆが素子電圧Ｖｆに対して電圧制
御型負性抵抗（ＶＣＮＲ）特性を示す場合もある。なお
この場合も、本電子放出素子は上述した三つの特性を有
する。
【００３３】なお、あらかじめ導電性微粒子を分散して
構成した表面伝導型電子放出素子においては、前記本発
明の基本的な素子構成の基本的な製造方法のうち一部を
変更しても構成できる。また、本発明者らが米国特許第
５０６６８８３号で技術開示したように、基板上の段差
の上下に素子電極を設け、該電極間に電子放出部を含む
薄膜を配置した垂直型表面伝導型電子放出素子において
も同様な特性を得ることができる。
構成した表面伝導型電子放出素子においては、前記本発
明の基本的な素子構成の基本的な製造方法のうち一部を
変更しても構成できる。また、本発明者らが米国特許第
５０６６８８３号で技術開示したように、基板上の段差
の上下に素子電極を設け、該電極間に電子放出部を含む
薄膜を配置した垂直型表面伝導型電子放出素子において
も同様な特性を得ることができる。
【００３４】
【作用】以上説明した本発明の電子放出素子において
は、素子で発生するジュール熱を少なくでき、その結果
素子の信頼性を向上することができる。さらに、素子間
のばらつきを抑さえ、電子放出の効率を上げることがで
きる。したがって、本発明の電子放出素子を多数個並べ
てパネル化し、表示素子の電子源として用いた場合に、
この表示装置の画像の均一性、表示装置の消費電力、信
頼性の向上に大きな効果が期待できる。
は、素子で発生するジュール熱を少なくでき、その結果
素子の信頼性を向上することができる。さらに、素子間
のばらつきを抑さえ、電子放出の効率を上げることがで
きる。したがって、本発明の電子放出素子を多数個並べ
てパネル化し、表示素子の電子源として用いた場合に、
この表示装置の画像の均一性、表示装置の消費電力、信
頼性の向上に大きな効果が期待できる。
【００３５】
【実施例】以下に実施例を挙げて本発明を具体的に説明
する。
する。
【００３６】実施例１ 本実施例の電子放出素子として図１に示すタイプの電子
放出素子を作成した。図１（ａ）は本素子の平面図を、
図１（ｂ）は断面図を示している。また、図１（ａ），
（ｂ）中の１は絶縁性基板、２および３は素子に電圧を
印加するための素子電極、４は電子放出部を含む薄膜、
５は電子放出部を示す。なお、図中のＬ１は素子電極２
と素子電極３の素子電極間隔、Ｗ１は素子電極の幅、ｄ
は素子電極の厚さ、Ｗ２は第１の導電性薄膜の幅を表し
ている。
放出素子を作成した。図１（ａ）は本素子の平面図を、
図１（ｂ）は断面図を示している。また、図１（ａ），
（ｂ）中の１は絶縁性基板、２および３は素子に電圧を
印加するための素子電極、４は電子放出部を含む薄膜、
５は電子放出部を示す。なお、図中のＬ１は素子電極２
と素子電極３の素子電極間隔、Ｗ１は素子電極の幅、ｄ
は素子電極の厚さ、Ｗ２は第１の導電性薄膜の幅を表し
ている。
【００３７】図２を用いて、本実施例の電子放出素子の
作成方法を述べる。 １）絶縁性基板１として石英基板を用い、これを有機溶
剤により充分に洗浄後、該絶縁性基板１面上に、Ｎｉか
らなる素子電極２，３を形成した（図２（ａ））。この
時、素子電極間隔Ｌ１は３μｍとし、素子電極の幅Ｗ１
を５００μｍ、その厚さｄを１０００Åとした。
作成方法を述べる。 １）絶縁性基板１として石英基板を用い、これを有機溶
剤により充分に洗浄後、該絶縁性基板１面上に、Ｎｉか
らなる素子電極２，３を形成した（図２（ａ））。この
時、素子電極間隔Ｌ１は３μｍとし、素子電極の幅Ｗ１
を５００μｍ、その厚さｄを１０００Åとした。
【００３８】２）次に、素子電極２，３の間に有機パラ
ジウム（奥野製薬（株）製、ｃｃｐ−４２３０）含有溶
液を塗布した後、３００℃で１０分間の加熱処理をし
て、酸化パラジウム（ＰｄＯ）微粒子（粒径：８〜１２
０Å、平均粒径：７０Å）からなる微粒子膜を形成し、
電子放出部形成用薄膜４とした（図２の（ｂ））。ここ
で電子放出部形成用薄膜４は、その幅（素子の幅）Ｗを
３００μｍとし、素子電極２と３のほぼ中央部に配置し
た。
ジウム（奥野製薬（株）製、ｃｃｐ−４２３０）含有溶
液を塗布した後、３００℃で１０分間の加熱処理をし
て、酸化パラジウム（ＰｄＯ）微粒子（粒径：８〜１２
０Å、平均粒径：７０Å）からなる微粒子膜を形成し、
電子放出部形成用薄膜４とした（図２の（ｂ））。ここ
で電子放出部形成用薄膜４は、その幅（素子の幅）Ｗを
３００μｍとし、素子電極２と３のほぼ中央部に配置し
た。
【００３９】また、この電子放出部形成用薄膜４の膜厚
は１００Å、シート抵抗値は５×１０4 Ω／ｃｍ2 であ
った。なお、ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造として、微粒子が個
々に分散配置した状態のみならず、微粒子が互いに隣
接、あるいは重なりあった状態（島状も含む）の膜をさ
し、その微粒子の粒径８〜１２０Åとは、前記状態で粒
子形成が認識可能な微粒子についての径をいう。
は１００Å、シート抵抗値は５×１０4 Ω／ｃｍ2 であ
った。なお、ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造として、微粒子が個
々に分散配置した状態のみならず、微粒子が互いに隣
接、あるいは重なりあった状態（島状も含む）の膜をさ
し、その微粒子の粒径８〜１２０Åとは、前記状態で粒
子形成が認識可能な微粒子についての径をいう。
【００４０】３）次に、図２（ｃ）に示すように、電子
放出部５を素子電極２及び３の間に電圧を印加し、電子
放出部形成用薄膜４を通電処理（フォーミング処理）す
ることにより形成した。フォーミング処理の電圧波形を
図５に示す。
放出部５を素子電極２及び３の間に電圧を印加し、電子
放出部形成用薄膜４を通電処理（フォーミング処理）す
ることにより形成した。フォーミング処理の電圧波形を
図５に示す。
【００４１】図５中、ＴＩ及びＴ２は電圧波形のパルス
幅とパルス間隔であり、本実施例ではＴ１を１ミリ秒、
Ｔ２を１０ミリ秒とし、三角波の波高値（フォーミング
時のピーク電圧）は５Ｖとし、フォーミング処理は約１
×１０-6ｔｏｒｒの真空雰囲気下で６０秒間行った。こ
のように作成された電子放出部３は、パラジウム元素を
主成分とする微粒子が分散配置された状態となり、その
微粒子の平均粒径は３０Åであった。
幅とパルス間隔であり、本実施例ではＴ１を１ミリ秒、
Ｔ２を１０ミリ秒とし、三角波の波高値（フォーミング
時のピーク電圧）は５Ｖとし、フォーミング処理は約１
×１０-6ｔｏｒｒの真空雰囲気下で６０秒間行った。こ
のように作成された電子放出部３は、パラジウム元素を
主成分とする微粒子が分散配置された状態となり、その
微粒子の平均粒径は３０Åであった。
【００４２】４）最後に図２（ｄ）に示すように、パラ
ジウム（Ｐｄ）微粒子膜をマスクとしてリアクティブ・
イオン・エッチング（ＲＩＥ）法によって絶縁性基板１
に溝部６を形成した。本発明では、溝部６の深さを限定
するものではないが、本実施例では２００Åの深さのエ
ッチングを行なった。溝部の深さに関しては、あまり深
く形成しようとすると、超微粒子薄膜４にダメージを与
えてしまう危険性があり、またあまり浅すぎると、本発
明本来の効果が発揮されないため、２０〜１０００Å、
好ましくは１００〜５００Åの範囲にあることが望まし
い。
ジウム（Ｐｄ）微粒子膜をマスクとしてリアクティブ・
イオン・エッチング（ＲＩＥ）法によって絶縁性基板１
に溝部６を形成した。本発明では、溝部６の深さを限定
するものではないが、本実施例では２００Åの深さのエ
ッチングを行なった。溝部の深さに関しては、あまり深
く形成しようとすると、超微粒子薄膜４にダメージを与
えてしまう危険性があり、またあまり浅すぎると、本発
明本来の効果が発揮されないため、２０〜１０００Å、
好ましくは１００〜５００Åの範囲にあることが望まし
い。
【００４３】また、本実施例では絶縁性基板に溝部を設
けるためにＲＩＥ法を用いたが、本発明はこれに限定さ
れるものではなく、酸やアルカリ等によるウエット・エ
ッチング法を用いてもよい。
けるためにＲＩＥ法を用いたが、本発明はこれに限定さ
れるものではなく、酸やアルカリ等によるウエット・エ
ッチング法を用いてもよい。
【００４４】以上のようにして作成された素子につい
て、その電子放出特性の測定を行った。図３に測定評価
装置の概略構成図を示す。
て、その電子放出特性の測定を行った。図３に測定評価
装置の概略構成図を示す。
【００４５】図３においても、１は絶縁性基板、２及び
３は素子電極、４、１３は電子放出部を含む薄膜、５は
電子放出部を示し、８は素子に電圧を印加するための電
源、９は素子電流Ｉｆを測定するための電流計、１０は
素子より発生する放出電流Ｉｅを測定するためのアノー
ド電極、１１はアノード電極１０に電圧を印加するため
の高圧源、１２は放出電流を測定するための電流計であ
る。電子放出素子の上記素子電流Ｉｆ、放出電流Ｉｅの
測定にあたっては、素子電極２、３に電源８と電流計９
とを接続し、該電子放出素子の上方に電源１１と電流計
１２とを接続したアノード電極１０を配置している。ま
た、本電子放出素子及びアノード電極１０は真空装置内
に設置されており、その真空装置には不図示の排気ポン
プ及び真空計等の真空装置に必要な機器が具備れさてお
り、所望の真空下で本素子の測定評価を行えるようにな
っている。なお本実施例では、アノード電極と電子放出
素子間の距離を４ｍｍ、アノード電極の電位を１ｋＶ、
電子放出特性測定時の真空装置内の真空度を１×１０-6
ｔｏｒｒとした。
３は素子電極、４、１３は電子放出部を含む薄膜、５は
電子放出部を示し、８は素子に電圧を印加するための電
源、９は素子電流Ｉｆを測定するための電流計、１０は
素子より発生する放出電流Ｉｅを測定するためのアノー
ド電極、１１はアノード電極１０に電圧を印加するため
の高圧源、１２は放出電流を測定するための電流計であ
る。電子放出素子の上記素子電流Ｉｆ、放出電流Ｉｅの
測定にあたっては、素子電極２、３に電源８と電流計９
とを接続し、該電子放出素子の上方に電源１１と電流計
１２とを接続したアノード電極１０を配置している。ま
た、本電子放出素子及びアノード電極１０は真空装置内
に設置されており、その真空装置には不図示の排気ポン
プ及び真空計等の真空装置に必要な機器が具備れさてお
り、所望の真空下で本素子の測定評価を行えるようにな
っている。なお本実施例では、アノード電極と電子放出
素子間の距離を４ｍｍ、アノード電極の電位を１ｋＶ、
電子放出特性測定時の真空装置内の真空度を１×１０-6
ｔｏｒｒとした。
【００４６】以上のような測定評価装置を用いて、本電
子放出素子の素子電極２及び３の間に素子電圧を印加
し、その時に流れる素子電流Ｉｆ及び放出電流Ｉｅを測
定したところ、図４に示したような電流−電圧特性が得
られた。本素子では、素子電圧８Ｖ程度から急激に放出
電流Ｉｅが増加し、素子電圧１６Ｖでは素子電流Ｉｆが
２．２ｍＡ、放出電流Ｉｅが１１ｕＡとなり、電子放出
効率η＝Ｉｅ／Ｉｆ（％）は０．０８％であった。
子放出素子の素子電極２及び３の間に素子電圧を印加
し、その時に流れる素子電流Ｉｆ及び放出電流Ｉｅを測
定したところ、図４に示したような電流−電圧特性が得
られた。本素子では、素子電圧８Ｖ程度から急激に放出
電流Ｉｅが増加し、素子電圧１６Ｖでは素子電流Ｉｆが
２．２ｍＡ、放出電流Ｉｅが１１ｕＡとなり、電子放出
効率η＝Ｉｅ／Ｉｆ（％）は０．０８％であった。
【００４７】また、同様な測定を同時に作製した数百個
の素子について行ったが、いずれも、素子電圧を１６Ｖ
に保ったときの素子電流や、放出電流の値には大きな違
いはなかった。さらに素子の温度も基板に溝部のない場
合に比べて低くなり、電子放出素子を長時間にわたって
動作させたときの信頼性も良くなったことが確認され
た。
の素子について行ったが、いずれも、素子電圧を１６Ｖ
に保ったときの素子電流や、放出電流の値には大きな違
いはなかった。さらに素子の温度も基板に溝部のない場
合に比べて低くなり、電子放出素子を長時間にわたって
動作させたときの信頼性も良くなったことが確認され
た。
【００４８】比較例１ 実施例１において、絶縁性基板１上に溝部を形成しない
以外は、実施例１と同様に有機パラジウム（奥野製薬
（株）製、ｃｃｐ−４２３０）含有溶液を用いて酸化パ
ラジウム（ＰｄＯ）微粒子膜を形成して電子放出部を形
成した電子放出素子を得た。
以外は、実施例１と同様に有機パラジウム（奥野製薬
（株）製、ｃｃｐ−４２３０）含有溶液を用いて酸化パ
ラジウム（ＰｄＯ）微粒子膜を形成して電子放出部を形
成した電子放出素子を得た。
【００４９】実施例１と同様に、この電子放出素子の素
子電極間に素子電圧を印加し、その時に流れる素子電流
Ｉｆ及び放出電流Ｉｅを測定したところ、電子放出効率
η＝Ｉｅ／Ｉｆ（％）は０．０５％であった。
子電極間に素子電圧を印加し、その時に流れる素子電流
Ｉｆ及び放出電流Ｉｅを測定したところ、電子放出効率
η＝Ｉｅ／Ｉｆ（％）は０．０５％であった。
【００５０】以上説明した実施例中、電子放出部を形成
する際に、素子の電極間に三角波パルスを印加してフォ
ーミング処理を行っているが、素子の電極間に印加する
波形は三角波に限定することはなく、矩形波など所望の
波形を用いても良く、その波高値及びパルス幅・パルス
間隔等についても上述の値に限ることなく、電子放出部
が良好に形成されれば所望の値を選択することができ
る。
する際に、素子の電極間に三角波パルスを印加してフォ
ーミング処理を行っているが、素子の電極間に印加する
波形は三角波に限定することはなく、矩形波など所望の
波形を用いても良く、その波高値及びパルス幅・パルス
間隔等についても上述の値に限ることなく、電子放出部
が良好に形成されれば所望の値を選択することができ
る。
【００５１】
【発明の効果】以上説明した様に、本発明によれば、電
子放出が行われている状態においても素子の温度上昇が
小さく、電子放出の素子間のバラツキが小さく、電子放
出の効率が良好な電子放出素子を得ることができる。ま
た、本発明の製造方法によれば、上記の優れた特性を有
する電子放出素子を容易に得ることができる。
子放出が行われている状態においても素子の温度上昇が
小さく、電子放出の素子間のバラツキが小さく、電子放
出の効率が良好な電子放出素子を得ることができる。ま
た、本発明の製造方法によれば、上記の優れた特性を有
する電子放出素子を容易に得ることができる。
【図１】本発明にかかわる基本的な電子放出素子の構成
を示す構成図である。
を示す構成図である。
【図２】本発明の電子放出素子の製造方法の一例を示す
工程図である。
工程図である。
【図３】本発明の電子放出素子の電子放出特性を測定す
るための測定手段を表わす説明図である。
るための測定手段を表わす説明図である。
【図４】本発明の電子放出素子の電流−電圧特性を示す
グラフである。
グラフである。
【図５】実施例１の電子放出素子のフォーミング処理の
電圧波形を示すグラフである。
電圧波形を示すグラフである。
【図６】従来の表面伝導型電子放出素子の構成図であ
る。
る。
１ 絶縁性基板 ２，３ 素子電極 ４ 薄膜 ５ 電子放出部 ６ 溝部 ７ 亀裂部を生じさせるためのパルス状電源 ８ 電子放出素子に電流を流すための電源 ９ 素子電流Ｉｆを計測するための電流計 １０ アノード電極 １１ アノード電極に高電圧を印加するための高圧電源 １２ 放出電流Ｉｅを測定するための電流計
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三留 正則 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 松谷 茂樹 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 長田 芳幸 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内
Claims (3)
- 【請求項１】 絶縁性基板上の一対の電極間に導電性膜
を有し、該導電性膜に高抵抗状態の亀裂部が少なくとも
１箇所以上存在する電子放出素子において、前記導電性
膜の亀裂部の部分の絶縁性基板に溝部が形成されている
ことを特徴とする電子放出素子。 - 【請求項２】 絶縁性基板上の一対の電極間に導電性膜
を形成し、通電加熱して導電性膜に亀裂部を少なくとも
１箇所以上形成した後、前記導電性膜をマスクとしてエ
ッチングを行ない亀裂部の部分の絶縁性基板に溝部を形
成することを特徴とする電子放出素子の製造方法。 - 【請求項３】 前記エッチングをドライ・エッチング・
プロセスまたはウエット・エッチング・プロセスにより
行なう請求項２記載の電子放出素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23596493A JP3147267B2 (ja) | 1993-08-30 | 1993-08-30 | 電子放出素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23596493A JP3147267B2 (ja) | 1993-08-30 | 1993-08-30 | 電子放出素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0765703A true JPH0765703A (ja) | 1995-03-10 |
| JP3147267B2 JP3147267B2 (ja) | 2001-03-19 |
Family
ID=16993825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23596493A Expired - Fee Related JP3147267B2 (ja) | 1993-08-30 | 1993-08-30 | 電子放出素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147267B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1009009A2 (en) * | 1998-12-08 | 2000-06-14 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source |
| US6608437B1 (en) | 1994-08-29 | 2003-08-19 | Canon Kabushiki Kaisha | Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same |
| US6992428B2 (en) | 2001-12-25 | 2006-01-31 | Canon Kabushiki Kaisha | Electron emitting device, electron source and image display device and methods of manufacturing these devices |
| KR100721872B1 (ko) * | 2004-04-23 | 2007-05-25 | 캐논 가부시끼가이샤 | 전자방출소자, 전자원, 화상표시장치 및 그들의 제조방법 |
-
1993
- 1993-08-30 JP JP23596493A patent/JP3147267B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6608437B1 (en) | 1994-08-29 | 2003-08-19 | Canon Kabushiki Kaisha | Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same |
| US7057336B2 (en) | 1994-08-29 | 2006-06-06 | Canon Kabushiki Kaisha | Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same |
| US7234985B2 (en) | 1994-08-29 | 2007-06-26 | Canon Kabushiki Kaisha | Method for manufacturing an electric emitting device with first and second carbon films |
| US7758762B2 (en) | 1994-08-29 | 2010-07-20 | Canon Kabushiki Kaisha | Method for manufacturing an electron-emitting device with first and second carbon films |
| EP1009009A2 (en) * | 1998-12-08 | 2000-06-14 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source |
| EP1009009A3 (en) * | 1998-12-08 | 2000-09-27 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source |
| US6888296B2 (en) | 1998-12-08 | 2005-05-03 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source |
| US7291962B2 (en) | 1998-12-08 | 2007-11-06 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the electron-emitting devices, and image-forming apparatus using the electron source |
| US6992428B2 (en) | 2001-12-25 | 2006-01-31 | Canon Kabushiki Kaisha | Electron emitting device, electron source and image display device and methods of manufacturing these devices |
| KR100721872B1 (ko) * | 2004-04-23 | 2007-05-25 | 캐논 가부시끼가이샤 | 전자방출소자, 전자원, 화상표시장치 및 그들의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3147267B2 (ja) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0708471B1 (en) | Electron source and image forming apparatus as well as method of providing the same with means for maintaining activated state thereof | |
| JPH0687392B2 (ja) | 電子放出素子の製造方法 | |
| US6642649B1 (en) | Electron-emitting device, electron source using the electron-emitting device, and image-forming apparatus using the electron source | |
| JP2000311597A (ja) | 電子放出素子の製造方法及び装置、駆動方法並びに調整方法 | |
| JP3437519B2 (ja) | 電子放出素子の製造方法および調整方法 | |
| JP2000311586A (ja) | 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置 | |
| JP3323850B2 (ja) | 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置 | |
| JP2000311582A (ja) | 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置 | |
| US6876156B1 (en) | Electron-emitting device, electron source using the same, and image forming apparatus using the same | |
| JP3147267B2 (ja) | 電子放出素子およびその製造方法 | |
| JP3372720B2 (ja) | 電子源基板および画像形成装置ならびにそれらの製造方法 | |
| JP2678757B2 (ja) | 電子放出素子およびその製造方法 | |
| JP3200270B2 (ja) | 表面伝導型電子放出素子、電子源、及び、画像形成装置の製造方法 | |
| JPH06231678A (ja) | 電子放出膜及び電子放出素子の作製方法 | |
| JPH0765702A (ja) | 電子放出素子およびその製造方法 | |
| JP2961477B2 (ja) | 電子放出素子、電子線発生装置及び画像形成装置の製造方法 | |
| JPH0765696A (ja) | 電子放出素子 | |
| JP3450425B2 (ja) | 電子源およびその製造方法、ならびに画像形成装置 | |
| JP3647299B2 (ja) | 電子放出素子の駆動方法および製造方法 | |
| JPH05190077A (ja) | 電子放出素子 | |
| JP3332673B2 (ja) | 電子源基板および画像形成装置ならびにそれらの製造方法 | |
| JPH09330646A (ja) | 電子放出素子、それを用いた電子源、画像形成装置及びそれらの製造方法 | |
| JPH0945228A (ja) | 電子源の製造方法 | |
| JPH07182970A (ja) | 電子源の製造方法 | |
| JPH07130280A (ja) | 電子源材料並びに電子源の製法並びに電子源並びに画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |