JPH0945228A - 電子源の製造方法 - Google Patents
電子源の製造方法Info
- Publication number
- JPH0945228A JPH0945228A JP7194993A JP19499395A JPH0945228A JP H0945228 A JPH0945228 A JP H0945228A JP 7194993 A JP7194993 A JP 7194993A JP 19499395 A JP19499395 A JP 19499395A JP H0945228 A JPH0945228 A JP H0945228A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- electron source
- conductive film
- voltage
- electron emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 安定した放出電流の得ることのできる電子源
の製造方法を提供する。 【解決手段】 電子放出素子を備える電子源の製造方法
において、前記電子放出素子に、電子源の駆動電圧以上
の電圧を印加する工程を有することを特徴とする電子源
の製造方法。
の製造方法を提供する。 【解決手段】 電子放出素子を備える電子源の製造方法
において、前記電子放出素子に、電子源の駆動電圧以上
の電圧を印加する工程を有することを特徴とする電子源
の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、安定した放出電流
の得ることのできる電子源の製造方法に関する。
の得ることのできる電子源の製造方法に関する。
【０００２】
【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の２種類が知られている。
陰極電子源の２種類が知られている。
【０００３】冷陰極電子源には電界放出型（以下ＦＥと
略す）、金属／絶縁層／金属型（以下ＭＩＭと略す）や
表面伝導型電子放出素子等がある。
略す）、金属／絶縁層／金属型（以下ＭＩＭと略す）や
表面伝導型電子放出素子等がある。
【０００４】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ＆
Ｗ．Ｗ．Ｄｏｌａｎ、“Ｆｉｅｌｄｅｍｉｓｓｉｏ
ｎ”、Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ Ｐｈ
ｙｓｉｃｓ、８、８９（１９５６）やＣ．Ａ．Ｓｐｉｎ
ｄｔ，“Ｐｈｙｓｉｃａｌ ｐｒｏｐｅｒｉｅｓ ｏｆ
ｔｈｉｎ−ｆｉｌｅｍ ｆｉｌｅｄ ｅｍｉｓｓｉｏ
ｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ ｍｏｌｙｂｄｅｎｕ
ｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，
５２４８（１９７６）等が知られている。
Ｗ．Ｗ．Ｄｏｌａｎ、“Ｆｉｅｌｄｅｍｉｓｓｉｏ
ｎ”、Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ Ｐｈ
ｙｓｉｃｓ、８、８９（１９５６）やＣ．Ａ．Ｓｐｉｎ
ｄｔ，“Ｐｈｙｓｉｃａｌ ｐｒｏｐｅｒｉｅｓ ｏｆ
ｔｈｉｎ−ｆｉｌｅｍ ｆｉｌｅｄ ｅｍｉｓｓｉｏ
ｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ ｍｏｌｙｂｄｅｎｕ
ｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，
５２４８（１９７６）等が知られている。
【０００５】ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ、
“Ｔｈｅ ｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎ ａｍｐｌ
ｉｆｉｅｒ、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、３２、６４６
（１９６１）等が知られている。
“Ｔｈｅ ｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎ ａｍｐｌ
ｉｆｉｅｒ、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、３２、６４６
（１９６１）等が知られている。
【０００６】表面伝導型電子放出素子の例としてはＭ．
Ｉ．Ｅｌｉｎｓｏｎ、ＲａｄｉｏＥｎｇ．Ｅｌｅｃｔｒ
ｏｎ Ｐｙｓ．、１０、（１０６５）等がある。
Ｉ．Ｅｌｉｎｓｏｎ、ＲａｄｉｏＥｎｇ．Ｅｌｅｃｔｒ
ｏｎ Ｐｙｓ．、１０、（１０６５）等がある。
【０００７】表面伝導型電子放出素子は基板上に形成さ
れた小面積の薄膜に、膜面に平行に電流を流すことによ
り、電子放出が生ずる現象を利用するものである。
れた小面積の薄膜に、膜面に平行に電流を流すことによ
り、電子放出が生ずる現象を利用するものである。
【０００８】この表面伝導型電子放出素子としては、前
記エリンソン等によるＳｎＯ2 薄膜を用いたもの、Ａｕ
薄膜によるもの〔Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓ
ｏｌｉｄ Ｆｉｌｍｓ”、９、３１７（１９７２）〕、
Ｉｎ2 Ｏ3 ／ＳｎＯ2 薄膜によるもの〔Ｍ．Ｈａｒｔｗ
ｅｌｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥ
Ｔｒａｎｓ．ＥＤ Ｃｏｎｆ．”、５１９（１９７
５）〕、カーボン薄膜によるもの〔荒木久 他：真空、
第２６巻、第１号、２２頁（１９８３）．〕等が報告さ
れている。
記エリンソン等によるＳｎＯ2 薄膜を用いたもの、Ａｕ
薄膜によるもの〔Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓ
ｏｌｉｄ Ｆｉｌｍｓ”、９、３１７（１９７２）〕、
Ｉｎ2 Ｏ3 ／ＳｎＯ2 薄膜によるもの〔Ｍ．Ｈａｒｔｗ
ｅｌｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥ
Ｔｒａｎｓ．ＥＤ Ｃｏｎｆ．”、５１９（１９７
５）〕、カーボン薄膜によるもの〔荒木久 他：真空、
第２６巻、第１号、２２頁（１９８３）．〕等が報告さ
れている。
【０００９】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のＭ．ハートウェルの素子構成を
図２に示す。
な素子構成として前述のＭ．ハートウェルの素子構成を
図２に示す。
【００１０】同図において１は絶縁性基板である。
【００１１】４は導電性膜で、スパッタで形成されたＨ
型形状金属酸化物薄膜等からなり、後述のフォーミング
と呼ばれる通電処理により電子放出部３が形成される。
型形状金属酸化物薄膜等からなり、後述のフォーミング
と呼ばれる通電処理により電子放出部３が形成される。
【００１２】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性膜４を予めフォー
ミングと呼ばれる通電処理によって電子放出部３を形成
するが一般的であった。
おいては、電子放出を行う前に導電性膜４を予めフォー
ミングと呼ばれる通電処理によって電子放出部３を形成
するが一般的であった。
【００１３】即ち、フォーミングとは前記導電性膜４の
両端に電圧を印加通電し、該導電性膜を局所的に破壊、
変形もしくは変質せしめ、電気的に高抵抗な状態にした
電子放出部３を形成することである。
両端に電圧を印加通電し、該導電性膜を局所的に破壊、
変形もしくは変質せしめ、電気的に高抵抗な状態にした
電子放出部３を形成することである。
【００１４】尚、電子放出部３は導電性膜４の一部に亀
裂が発生しその亀裂付近から電子放出が行われる。
裂が発生しその亀裂付近から電子放出が行われる。
【００１５】前記フォーミング処理をした表面伝導型電
子放出素子は上述電子放出部を含む導電性膜４に電圧を
印加し、素子表面に電流を流すことにより、上述電子放
出部３より放出せしめるものである。
子放出素子は上述電子放出部を含む導電性膜４に電圧を
印加し、素子表面に電流を流すことにより、上述電子放
出部３より放出せしめるものである。
【００１６】
【発明が解決しようとする課題】しかしながら、上記の
様な従来の電子放出素子には、次のような問題点があっ
た。
様な従来の電子放出素子には、次のような問題点があっ
た。
【００１７】電子放出素子形成時には、素子特性の制御
が難困であるため、形成直後の電子放出素子には特性の
ばらつきが生じ、また個々の電子放出素子をとってみて
も素子電流並びに電子放出量の変動が大きい。
が難困であるため、形成直後の電子放出素子には特性の
ばらつきが生じ、また個々の電子放出素子をとってみて
も素子電流並びに電子放出量の変動が大きい。
【００１８】そこで、本発明は、安定した放出電流が得
ることのできる電子源の製造方法を提供することを課題
とする。
ることのできる電子源の製造方法を提供することを課題
とする。
【００１９】
【課題を解決するための手段】本発明は、電子放出素子
を備える電子源の製造方法において、前記電子放出素子
に、電子源の駆動電圧以上の電圧を印加する工程を有す
ることを特徴とする電子源の製造方法である。
を備える電子源の製造方法において、前記電子放出素子
に、電子源の駆動電圧以上の電圧を印加する工程を有す
ることを特徴とする電子源の製造方法である。
【００２０】即ち、上記の問題点はフォーミング直後の
素子抵抗のばらつきに起因しているものであり、フォー
ミング直後の素子抵抗を揃える事が出来れば上記の問題
は解決する。その素子抵抗のばらつきの原因として、導
電性膜の膜厚の面内不均一性によるもの、あるいは導電
性膜の変形やガスの吸着・脱離などによるカレントパス
の変化等、様々な要因が考えられる。素子抵抗のばらつ
きそのものを抑えるためには今まで述べてきたような要
因すべてを制御して素子を作成する事が必要になるが、
これは不可能ではないまでも技術的に困難であると思わ
れる。そこで本発明者らは検討した結果、電子源を構成
する個々の電子放出素子に対して実際の駆動電圧以上の
電圧をかけて前処理する事により、電子放出量の変動の
少ない安定した電子源を提供し得ることを知見した。
素子抵抗のばらつきに起因しているものであり、フォー
ミング直後の素子抵抗を揃える事が出来れば上記の問題
は解決する。その素子抵抗のばらつきの原因として、導
電性膜の膜厚の面内不均一性によるもの、あるいは導電
性膜の変形やガスの吸着・脱離などによるカレントパス
の変化等、様々な要因が考えられる。素子抵抗のばらつ
きそのものを抑えるためには今まで述べてきたような要
因すべてを制御して素子を作成する事が必要になるが、
これは不可能ではないまでも技術的に困難であると思わ
れる。そこで本発明者らは検討した結果、電子源を構成
する個々の電子放出素子に対して実際の駆動電圧以上の
電圧をかけて前処理する事により、電子放出量の変動の
少ない安定した電子源を提供し得ることを知見した。
【００２１】
【発明の実施の形態】以下に、本発明について詳述す
る。
る。
【００２２】本発明の電子源の製造方法の概念図を図１
（ａ）に示す。
（ａ）に示す。
【００２３】同図において、１１は絶縁性基板、１２及
び１３は素子電極、１４は導電性膜、１５は電子放出
部、７及び８は電子放出素子に電流を供給するためのコ
ンタクト電極である。なお、この供給電流は図には示し
ていない駆動用配線を用いて供給しても良い事はもちろ
んである。
び１３は素子電極、１４は導電性膜、１５は電子放出
部、７及び８は電子放出素子に電流を供給するためのコ
ンタクト電極である。なお、この供給電流は図には示し
ていない駆動用配線を用いて供給しても良い事はもちろ
んである。
【００２４】先にのべたように、表面伝導型電子放出素
子は、通常フォーミングと呼ばれる通電処理によって導
電性膜１４の一部に電子放出部１５を形成して電子放出
機能を得るが、そのままの状態では充分な量の電子放出
は得られず、実際の駆動電圧以上の値の電圧を印加して
ある時間、電子放出を行わせる事により、充分な量の電
子放出と安定性を得ることが出来る。図１（ｂ）にフォ
ーミング直後の素子にある一定の電圧を印加してエージ
ングを行った時の素子電流及び放出素子電流を示す。図
１（ｂ）に示すように一定の電圧を印加してエージング
を行うと、素子電流Ｉｆ及び放出電流Ｉｅが時間と共に
増大していき、共にある時間たつとピークを迎え、その
後に徐々に減少していき、一定の値に落ち着く。このエ
ージングの電圧を実際の素子の駆動電圧以上の電圧で行
う事で、素子の放出電流のふらつきを減少させる事が出
来る。この理由については現在明確ではないが、充分な
電圧をかけて駆動する事により、導電性膜１４の前記カ
レントパスの変化などが加速され、局所的に安定なパス
に落ち着く事などが考えられる。
子は、通常フォーミングと呼ばれる通電処理によって導
電性膜１４の一部に電子放出部１５を形成して電子放出
機能を得るが、そのままの状態では充分な量の電子放出
は得られず、実際の駆動電圧以上の値の電圧を印加して
ある時間、電子放出を行わせる事により、充分な量の電
子放出と安定性を得ることが出来る。図１（ｂ）にフォ
ーミング直後の素子にある一定の電圧を印加してエージ
ングを行った時の素子電流及び放出素子電流を示す。図
１（ｂ）に示すように一定の電圧を印加してエージング
を行うと、素子電流Ｉｆ及び放出電流Ｉｅが時間と共に
増大していき、共にある時間たつとピークを迎え、その
後に徐々に減少していき、一定の値に落ち着く。このエ
ージングの電圧を実際の素子の駆動電圧以上の電圧で行
う事で、素子の放出電流のふらつきを減少させる事が出
来る。この理由については現在明確ではないが、充分な
電圧をかけて駆動する事により、導電性膜１４の前記カ
レントパスの変化などが加速され、局所的に安定なパス
に落ち着く事などが考えられる。
【００２５】以下に、本発明に関わる素子の基本的な構
成と製造方法及び特性について概説する。図３は本発明
にかかわる基本的な電子放出素子の構成を示す図面であ
る。同図において２１は絶縁性基板、２５と２６は素子
電極２４は電子放出部を含む導電性膜、２３は電子放出
部である。
成と製造方法及び特性について概説する。図３は本発明
にかかわる基本的な電子放出素子の構成を示す図面であ
る。同図において２１は絶縁性基板、２５と２６は素子
電極２４は電子放出部を含む導電性膜、２３は電子放出
部である。
【００２６】また、本発明においては、導電性膜２４
は、好ましくは微粒子膜からなる。なおここで述べる微
粒子膜とは、複数の微粒子が集合した膜であり、その微
細構造として、微粒子が個々に分散配置した状態のみな
らず、微粒子が互いに隣接、あるいは重なり合った状態
（島状も含む）の膜をさす。
は、好ましくは微粒子膜からなる。なおここで述べる微
粒子膜とは、複数の微粒子が集合した膜であり、その微
細構造として、微粒子が個々に分散配置した状態のみな
らず、微粒子が互いに隣接、あるいは重なり合った状態
（島状も含む）の膜をさす。
【００２７】導電性膜２４の具体例を挙げるならば、Ｐ
ｄ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆ
ｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金属、ＰｄＯ、Ｓ
ｎＯ２、Ｉｎ２Ｏ３、ＰｂＯ、Ｓｂ２Ｏ３等の酸化物、
ＨｆＢ２、ＺｒＢ２、ＬａＢ６、ＣｅＢ６、ＹＢ４、Ｇ
ｄＢ４等の硼化物、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、
ＳｉＣ、ＷＣ等の炭化物、ＴｉＮ、ＺｒＮ、ＨｆＮ等の
窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン、ＡｇＭｇ、
ＮｉＣｕ、Ｐｂ、Ｓｎ等である。
ｄ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆ
ｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金属、ＰｄＯ、Ｓ
ｎＯ２、Ｉｎ２Ｏ３、ＰｂＯ、Ｓｂ２Ｏ３等の酸化物、
ＨｆＢ２、ＺｒＢ２、ＬａＢ６、ＣｅＢ６、ＹＢ４、Ｇ
ｄＢ４等の硼化物、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、
ＳｉＣ、ＷＣ等の炭化物、ＴｉＮ、ＺｒＮ、ＨｆＮ等の
窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン、ＡｇＭｇ、
ＮｉＣｕ、Ｐｂ、Ｓｎ等である。
【００２８】尚、該導電性膜２４は、真空蒸着法、スパ
ッタ法、化学的気相堆積法、分散塗布法、ディッピング
法、スピナー法等によって形成される。
ッタ法、化学的気相堆積法、分散塗布法、ディッピング
法、スピナー法等によって形成される。
【００２９】以下、順をおって本発明の電子源の製造方
法の具体例を図３及び図４に基づいて説明する。
法の具体例を図３及び図４に基づいて説明する。
【００３０】１）絶縁性基板２１を洗剤、純水および有
機溶剤により十分に洗浄後、真空蒸着技術、フォトリソ
グラフィー技術により該絶縁性基板２１の面上に素子電
極２５、２６を形成する（図４（ａ））。素子電極の材
料としては導電性を有するものであればどのようなもの
であっても構わないが、例えばニッケル金属が挙げら
れ、素子電極間隔Ｌ１は２μｍ、素子電極長さＷ１は３
００μｍ、素子電極２５、２６の膜厚ｄは１０００オン
グストロームである。
機溶剤により十分に洗浄後、真空蒸着技術、フォトリソ
グラフィー技術により該絶縁性基板２１の面上に素子電
極２５、２６を形成する（図４（ａ））。素子電極の材
料としては導電性を有するものであればどのようなもの
であっても構わないが、例えばニッケル金属が挙げら
れ、素子電極間隔Ｌ１は２μｍ、素子電極長さＷ１は３
００μｍ、素子電極２５、２６の膜厚ｄは１０００オン
グストロームである。
【００３１】２）絶縁性基板２１上に設けられた素子電
極２５と素子電極２６との間に、素子電極２５と２６を
形成した絶縁性基板上に有機金属溶液を塗布して放置す
ることにより、有機金属薄膜を形成する。なお、有機金
属溶液とは、前記Ｐｄ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉ
ｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等
の金属を主元素とする有機化合物の溶液である。この
後、有機金属薄膜を加熱焼成処理し、リフトオフ、エッ
チング等によりパターニングし、導電性膜２４を形成す
る（図４（ｂ））。尚、導電性膜２４はこの場合、微粒
子膜からなる。
極２５と素子電極２６との間に、素子電極２５と２６を
形成した絶縁性基板上に有機金属溶液を塗布して放置す
ることにより、有機金属薄膜を形成する。なお、有機金
属溶液とは、前記Ｐｄ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉ
ｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等
の金属を主元素とする有機化合物の溶液である。この
後、有機金属薄膜を加熱焼成処理し、リフトオフ、エッ
チング等によりパターニングし、導電性膜２４を形成す
る（図４（ｂ））。尚、導電性膜２４はこの場合、微粒
子膜からなる。
【００３２】３）つづいて、フォーミングと呼ばれる通
電処理を素子電極２５、２６間に電圧を不図示の電源に
より印加し施すと、導電性膜２４の部位に構造の変化し
た電子放出部２３が形成される（図４（ｃ））。
電処理を素子電極２５、２６間に電圧を不図示の電源に
より印加し施すと、導電性膜２４の部位に構造の変化し
た電子放出部２３が形成される（図４（ｃ））。
【００３３】４）さらに電子放出部２３を形成した後
で、エージングと呼ばれる通電処理を施す。この処理を
施す事で電子放出量の増大及び安定化が行われる。本実
施例ではエージングを実際の素子の駆動電圧以上の電圧
で行う事で素子からの放出電流の安定化が行われる。
で、エージングと呼ばれる通電処理を施す。この処理を
施す事で電子放出量の増大及び安定化が行われる。本実
施例ではエージングを実際の素子の駆動電圧以上の電圧
で行う事で素子からの放出電流の安定化が行われる。
【００３４】
【発明の効果】以上、述べた本発明によれば、電子放出
量の増大及び、放出電流の安定化が図られた電子源が提
供できる。
量の増大及び、放出電流の安定化が図られた電子源が提
供できる。
【図１】本発明に係るエージング処理を説明する為の図
である。
である。
【図２】表面伝導型電子放出素子の一例を示す平面図で
ある。
ある。
【図３】表面伝導型電子放出素子の他の例を示す平面図
（ａ）、断面図（ｂ）である。
（ａ）、断面図（ｂ）である。
【図４】穂発明に係る電子放出素子の製造工程を説明す
る為の図である。
る為の図である。
１、１１、２１ 基板 １２、１３、２５、２６ 電極 ４、１４、２４ 導電性膜 ３、５、２３ 電子放出部 ７、８ コンタクト電極
Claims (4)
- 【請求項１】 電子放出素子を備える電子源の製造方法
において、前記電子放出素子に、電子源の駆動電圧以上
の電圧を印加する工程を有することを特徴とする電子源
の製造方法。 - 【請求項２】 前記電子放出素子は、電極間に電子放出
部を有する電子放出素子である請求項１に記載の電子源
の製造方法。 - 【請求項３】 前記電子放出素子は、電子放出部を有す
る導電性膜を電極間に備える電子放出素子である請求項
１に記載の電子源の製造方法。 - 【請求項４】 前記電子放出素子は、表面伝導型電子放
出素子である請求項１〜３のいずれかに記載の電子源の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7194993A JPH0945228A (ja) | 1995-07-31 | 1995-07-31 | 電子源の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7194993A JPH0945228A (ja) | 1995-07-31 | 1995-07-31 | 電子源の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945228A true JPH0945228A (ja) | 1997-02-14 |
Family
ID=16333758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7194993A Withdrawn JPH0945228A (ja) | 1995-07-31 | 1995-07-31 | 電子源の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945228A (ja) |
-
1995
- 1995-07-31 JP JP7194993A patent/JPH0945228A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0687392B2 (ja) | 電子放出素子の製造方法 | |
| US6409563B1 (en) | Electron-emitting device manufacturing method and apparatus, driving method, and adjusting method | |
| US6490433B1 (en) | Electron-emitting device manufacturing method and apparatus, electron-emitting device driving method, and electron-emitting device adjusting method | |
| JP2632883B2 (ja) | 電子放出素子 | |
| JP3372720B2 (ja) | 電子源基板および画像形成装置ならびにそれらの製造方法 | |
| JP3147267B2 (ja) | 電子放出素子およびその製造方法 | |
| US6851995B2 (en) | Method of manufacturing an electron source | |
| JPH07114104B2 (ja) | 電子放出素子及びその製造方法 | |
| JPH0945228A (ja) | 電子源の製造方法 | |
| JP2678757B2 (ja) | 電子放出素子およびその製造方法 | |
| JP2727193B2 (ja) | 電子放出素子の製造方法 | |
| JP3313888B2 (ja) | 電子放出素子基板、その製造方法、及び同基板を組込んだ画像形成装置 | |
| JPS63184230A (ja) | 電子放出素子 | |
| JPH07192614A (ja) | 表面伝導形電子放出素子の製造方法と該製造方法にて製造された表面伝導形電子放出素子、並びに該素子を用いた電子源及び画像形成装置 | |
| JP2854224B2 (ja) | 電子放出素子の製造方法 | |
| JP3599574B2 (ja) | 電子放出素子、それを用いた電子源及び画像形成装置 | |
| JPH0765696A (ja) | 電子放出素子 | |
| JP3450425B2 (ja) | 電子源およびその製造方法、ならびに画像形成装置 | |
| JP3647299B2 (ja) | 電子放出素子の駆動方法および製造方法 | |
| JP2748133B2 (ja) | 電子放出素子 | |
| JP2632365B2 (ja) | 電子放出素子とその製造方法 | |
| JP2627623B2 (ja) | 電子放出素子 | |
| JPH05190077A (ja) | 電子放出素子 | |
| JPH09330646A (ja) | 電子放出素子、それを用いた電子源、画像形成装置及びそれらの製造方法 | |
| JPH0765702A (ja) | 電子放出素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |