JPH0765091A - スイッチドキャパシタ積分器 - Google Patents

Abstract

(57)【要約】 【目的】 スイッチをオンすることによる、演算増幅器
の出力端子での雑音を抑制する正相型及び逆相型のスイ
ッチドキャパシタ積分器を得ることを目的とする。 【構成】 スイッチ１−２をオンさせるときに、スイッ
チ１−３をスイッチ１−２よりも遅延させてオンするこ
とにより、スイッチ１−２とスイッチ１−３が同時にオ
ンすることを原因とする雑音の相乗効果をなくし、スイ
ッチ１−２の寄生容量の影響が演算増幅器１−５に及ば
ないようにする。これにより、雑音を抑制し、Ｓ／Ｎ比
を向上できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、増幅器を用いたスイッ
チドキャパシタ積分器に係わり、特にその雑音の抑制に
優れたスイッチドキャパシタ積分器に関する。

【０００２】

【従来の技術】従来、スイッチドキャパシタ積分器は、
図３に示す正相積分動作を行うスイッチドキャパシタ積
分器（以後、正相型のスイッチドキャパシタ積分器と書
く）、図４に示す逆相積分動作を行うスイッチドキャパ
シタ積分器（以後、逆相型のスイッチドキャパシタ積分
器と書く）のいずれかを用いて構成されるのが一般的で
ある。

【０００３】ただし図３、図４において、３−１、４−
１はスイッチ１を示し、３−２、４−２はスイッチ２を
示し、３−３、４−３はスイッチ３を示し、３−４、４
−４はスイッチ４を示す。３−５、４−５は演算増幅器
を示し、３−６、４−６は第１のコンデンサを示し、３
−７、４−７は第２のコンデンサを示す。３−８、４−
８は制御手段を示し、３−９、４−９は定電位源を示
し、３−１０、４−１０は入力端子を示し、３−１１、
４−１１は出力端子を示す。３−１２はスイッチ３−
１、３−４を制御する第１の信号を示し、３−１３はス
イッチ３−２、３−３を制御する第２の信号を示す。４
−１２はスイッチ４−３、４−４を制御する第１の信号
を示し、４−１３はスイッチ４−１、４−２を制御する
第２の信号を示す。

【０００４】スイッチ１、２、３、４は図９に示すよう
にＰチャネルＭＯＳトランジスタ（ＰＭＯＳと略す）と
ＮチャネルＭＯＳトランジスタ（ＮＭＯＳと略す）で構
成されている。ただし、５−１はＮＭＯＳを示し、５−
２はＰＭＯＳを示し、５−３はインバータを示してい
る。

【０００５】図７では、スイッチ３−１と３−４を第１
の信号３−１２で制御し、スイッチ３−２と３−３を第
２の信号３−１３で制御する。スイッチ３−１と３−４
がオン状態のとき、第１のコンデンサ３−６に電荷が蓄
積される。次にスイッチ３−１と３−４がオフ状態とな
る。さらに、スイッチ３−２と３−３がオン状態となる
ことにより、第１のコンデンサ３−６に蓄積された電荷
が第２のコンデンサ３−７に転送され、正相積分器とし
て働く。スイッチ３−１、３−２、３−３、３−４のタ
イミングを図１１に示す。

【０００６】図８では、スイッチ４−３と４−４を第１
の信号４−１２で制御し、スイッチ４−１と４−２を第
２の信号４−１３で制御する。スイッチ４−３と４−４
がオン状態のとき、第１のコンデンサ４−６に蓄積され
ていた電荷が放電される。次にスイッチ４−３と４−４
がオフ状態となる。さらに、スイッチ４−１と４−２が
オン状態となることにより、第２のコンデンサ４−７か
ら第１のコンデンサ４−６に電荷が転送され、逆相積分
器として働く。スイッチ４−１、４−２、４−３、４−
４のタイミングを図１２に示す。

【０００７】

【発明が解決しようとする課題】しかしながら上記の図
３の積分器では、スイッチドキャパシタ積分器のスイッ
チ３−２、３−３を同時にオン状態にしたときにスイッ
チ３−２、３−３それぞれに付加される寄生容量などに
よる雑音が発生し、これらの雑音は相乗作用によって更
に高まって出力端子３−１１に現れると言う課題を有し
ていた。

【０００８】また、図４の積分器においても、同様にス
イッチ４−１、４−２を同時にオン状態にしたときに、
スイッチ４−１、４−２それぞれに付加される寄生容量
などによる雑音が発生し、出力端子４−１１において、
雑音の相乗効果を起こすことが問題点であった。

【０００９】本発明は、このような問題点を解決するた
めのもので、出力端子での雑音を抑制した積分器を提供
することを目的とする。

【００１０】

【課題を解決するための手段】この目的を達成するため
に本願の請求項１記載の正相型のスイッチドキャパシタ
積分器は、一定の周期を有する第１の信号で上記スイッ
チ１、４を周期的にオン状態又はオフ状態に制御し、か
つ、上記第１の信号に同期する第２の信号で上記スイッ
チ１、４がオフ状態のときにオン状態となり、かつ、上
記スイッチ１、４がオン状態のときにオフ状態となるよ
うに上記スイッチ２を周期的にオン状態又はオフ状態に
制御し、かつ、上記第２の信号を遅延する遅延手段と、
上記遅延手段に上記第２の信号を入力し、上記遅延手段
により上記第２の信号より遅延し、かつ、上記スイッチ
１、４がオフ状態のときにオン状態となり、かつ、上記
スイッチ１、４がオン状態のときにオフ状態になる第３
の信号で上記スイッチ３を周期的にオン状態又はオフ状
態に制御する制御手段とを具備することを特徴とするも
のである。

【００１１】また、請求項２記載のスイッチドキャパシ
タ積分器は、上記第１の信号で上記スイッチ３、４を周
期的にオン状態又はオフ状態に制御し、かつ、上記第２
の信号で上記スイッチ２を制御し、上記第３の信号で上
記スイッチ１を制御することを特徴とするものである。

【００１２】

【作用】請求項１記載の発明では、スイッチドキャパシ
タ回路の正相積分動作において、上記スイッチ２と上記
スイッチ３を同位相にせず、上記スイッチ３を遅延させ
ている。

【００１３】スイッチ２と３を同時にオン状態にする従
来例構成では、スイッチ２をオン状態にした時の出力端
子における雑音の振幅は、スイッチ３をオン状態にした
ときの上記出力端子における雑音の振幅に等しく、その
大きさを１とすると、スイッチ２と３を同時にオン状態
にしたときの上記出力端子における雑音は、 √（２×２）＝２ となる。

【００１４】これに対して、スイッチ２に対してスイッ
チ３を遅延させてオン状態にする本願の請求項１記載の
発明では、スイッチ２に対してスイッチ３を遅延させて
オン状態にしたときの出力端子における雑音は、 √（１×１＋１×１）＝√２ となる。ただし、スイッチ２をオン状態にした時の出力
端子における雑音の振幅は、スイッチ３をオン状態にし
たときの出力端子における雑音の振幅に等しく、大きさ
を１とした。

【００１５】このことにより、本願の請求項１記載の発
明では、出力端子における雑音が小さくなり、スイッチ
を同時にオン状態にするときの雑音の相乗効果をなくす
ことができる。

【００１６】また、請求項２記載の発明では、スイッチ
ドキャパシタ回路の逆相積分動作において、スイッチ１
とスイッチ２を同位相にせず、スイッチ１を遅延させ
る。このことにより上記請求項１についての記述と同じ
理由により、スイッチ１とスイッチ２をオン状態にする
ときの雑音の相乗効果をなくすことができる。

【００１７】

【実施例】

（実施例１）本発明の請求項１記載の積分器の一実施例
の構成を図１に示す。ただし、１−１、１−２、１−
３、１−４は、それぞれ従来例におけるスイッチ１、
２、３、４に対応する。１−５は演算増幅器を示し、１
−６は第１のコンデンサ、１−７は第２のコンデンサを
示し、１−８は制御手段を示し、１−９は定電位源を示
し、１−１０は出力端子を示し、１−１１は遅延手段を
示し、１−１２は第１の信号、１−１３は第２の信号、
１−１４は第３の信号を示している。

【００１８】図１に示す実施例の正相型のスイッチドキ
ャパシタ積分器において、制御手段１−８でつくる一定
の周期を有する第１の信号１−１３で、スイッチ１−
１、１−４を周期的にオン状態又はオフ状態に制御し、
かつ上記第１の信号に同期する第２の信号１−１４で上
記第スイッチ１−１、１−４がオフ状態のときにオン状
態となり、かつ、スイッチ１−１、１−４がオン状態の
ときにオフ状態となるようにスイッチ１−２を周期的に
オン状態又はオフ状態に制御し、かつ第２の信号を遅延
手段１−１２に入力し、その遅延手段の出力をスイッチ
１−３に接続することにより、第２の信号１−１４より
遅延し、かつスイッチ１−１、１−４がオフ状態のとき
にオン状態となり、かつ、スイッチ１−１、１−４がオ
ン状態のときにオフ状態となるように制御された第３の
信号１−１５を用いてスイッチ１−３を周期的にオン状
態又はオフ状態に制御する。

【００１９】スイッチ１−１、１−２、１−３、１−４
のタイミングを図３に示す。本実施理例では、上記の通
り、スイッチ１−２とスイッチ１−３を同位相にせず、
スイッチ１−３を遅延させている。

【００２０】本実施例における動作は次の通りである。
今、スイッチ１−２からくる出力端子１−１１における
雑音の大きさが、スイッチ１−３からくる雑音と同じ大
きさと仮定し、その大きさを１と規格化すると、従来の
場合では、スイッチ１−２と１−３を同時にオン状態に
すると出力端子１−１１における雑音は２となる（図６
参照）。

【００２１】しかし、本発明の場合は、√２倍となり
（図５参照）、上記スイッチ１−２と上記スイッチ１−
３に由来する雑音の相乗効果を低減することができる。

【００２２】さらに、図１０に示すようにＭＯＳ型のス
イッチには、寄生容量６−４、６−５、６−６、６−７
が付加される。

【００２３】従来のように、スイッチ１−２と１−３を
同時にオン状態にすれば、スイッチ１−２の両端の電位
が等しくなくなり、その結果、上記第１のコンデンサに
蓄積されていた電荷が上記第２のコンデンサに転送され
る時に、寄生容量６−４と６−５にも電荷が転送され、
上記第２のコンデンサに転送される電荷は、第１のコン
デンサに蓄積されていた電荷と一致しない。この違いが
出力端子１−１１の雑音となる。

【００２４】そこで、本実施例に示すように、スイッチ
１−３より先にスイッチ１−２をオン状態にすることに
より、寄生容量６−４、６−５を充電する。次にスイッ
チ１−３をオン状態にすると、第１のコンデンサ１−６
に蓄積されていた電荷がそのまま上記第２のコンデンサ
１−７に転送される。このことにより、寄生容量６−
４、６−５に由来する出力端子１−１１における雑音の
問題が解決される。

【００２５】（実施例２）本発明の請求項２記載の積分
器の一実施例の構成を図２に示す。ただし、２−１、２
−２、２−３、２−４は、それぞれ上記のスイッチ１、
２、３及び４と同一の機能を有する。２−５は演算増幅
器、２−６は第１のコンデンサ、２−７は第２のコンデ
ンサ、２−８は制御手段、２−９は定電位源、２−１０
は入力端子、２−１１は出力端子、２−１２は遅延手
段、２−１３は第１の信号、２−１４は第２の信号、２
−１５は第３の信号を示している。

【００２６】図２の逆相型のスイッチドキャパシタ積分
器において、制御手段２−８でつくる一定の周期を有す
る第１の信号２−１３でスイッチ２−３、２−４を周期
的にオン状態又はオフ状態に制御し、かつ第１の信号に
同期する第２の信号２−１４により、スイッチ２−３、
２−４がオフ状態のときにオン状態となり、かつスイッ
チ２−３、２−４がオン状態のときにオフ状態となるよ
うにスイッチ２−２を周期的にオン状態又はオフ状態に
制御し、かつ第２の信号を遅延手段２−１２に入力し、
その出力を、スイッチ２−１を制御する第３の信号とし
て用いることにより、第２の信号２−１４より遅延し、
かつ、上記スイッチ２−３、２−４がオフ状態のときに
オン状態となり、かつ、上記スイッチ２−３、２−４が
オン状態のときにオフ状態となるようにスイッチ２−１
を周期的にオン状態又はオフ状態に制御する。

【００２７】上記スイッチ２−１、２−２、２−３、２
−４のタイミングを図４に示す。本実施例では、上記の
ようにスイッチ２−１とスイッチ２−２を同位相にせ
ず、スイッチ２−１を遅延させる。

【００２８】今、スイッチ２−２からくる出力端子２−
１１における雑音の大きさが、スイッチ２−１からくる
雑音と同じ大きさと仮定し、その大きさを１と規格化す
ると、従来例の場合ではスイッチ２−１と２−２を同時
にオン状態にすると、出力端子２−１１における雑音は
２となる。

【００２９】しかし、本実施例の場合は、√２となり、
スイッチ２−１とスイッチ２−２に由来する雑音の相乗
効果をなくすことができる。

【００３０】さらに、図１０に示すようにＭＯＳ型のス
イッチには、寄生容量６−４、６−５、６−６、６−７
が付加される。従来例のようにスイッチ２−１と２−２
を同時にオン状態にすれば、スイッチ２−２の両端の電
位が等しくなくなり、その結果、第１のコンデンサに蓄
積されていた電荷が上記第２のコンデンサに転送される
時に、寄生容量６−４と６−５にも電荷が転送され、第
２のコンデンサに転送される電荷は、第１のコンデンサ
に蓄積されていた電荷と一致しない。この違いが出力端
子２−１１の雑音となる。

【００３１】そこで、本実施例に示すように、スイッチ
２−１より先にスイッチ２−２をオン状態にすることに
より、寄生容量６−４、６−５を充電する。次にスイッ
チ２−１をオン状態にすると、第１のコンデンサ２−６
に蓄積されていた電荷がそのまま第２のコンデンサ２−
７に転送される。このことにより、寄生容量６−４、６
−５に由来する出力端子２−１１における雑音の問題が
解決される。

【００３２】

【発明の効果】正相型の場合は、スイッチ２に対してス
イッチ３を遅延し、逆相型の場合は、スイッチ２に対し
てスイッチ１を遅延することにより、スイッチに由来す
る雑音の相乗効果をなくすことができ、スイッチ２の寄
生容量の影響が増幅器に及ばないことにより、Ｓ／Ｎ比
を向上できる。

【図面の簡単な説明】

【図１】本発明の実施例１における正相型のスイッチド
キャパシタ積分器の構成図

【図２】本発明の実施例２における逆相型のスイッチド
キャパシタ積分器の構成図

【図３】本発明の実施例１における正相型のスイッチド
キャパシタ積分器のスイッチ１、２、３、４のタイミン
グ模式図

【図４】本発明の実施例２における逆相型のスイッチド
キャパシタ積分器のスイッチ１、２、３、４のタイミン
グ模式図

【図５】本発明の正相型のスイッチドキャパシタ積分器
のスイッチ２とスイッチ３をオンしたときの出力端子に
おける雑音の振幅を表す模式図

【図６】従来の正相型のスイッチドキャパシタ積分器の
スイッチ２とスイッチ３をオンしたときの出力端子にお
ける雑音の振幅を表す模式図

【図７】従来の正相型のスイッチドキャパシタ積分器の
構成図

【図８】従来の逆相型のスイッチドキャパシタ積分器の
構成図

【図９】ＭＯＳ型のスイッチを示す模式図

【図１０】寄生容量を考慮したＭＯＳ型のスイッチを示
す模式図

【図１１】従来の正相型のスイッチドキャパシタ積分器
のスイッチ１、２、３、４のタイミング模式図

【図１２】従来の逆相型のスイッチドキャパシタ積分器
のスイッチ１、２、３、４のタイミング模式図

【符号の説明】

１−１、１−２、１−３、１−４ スイッチ ２−１、２−２、２−３、２−４ スイッチ ３−１、３−２、３−３、３−４ スイッチ ４−１、４−２、４−３、４−４ スイッチ １−５、２−５、３−５、４−５ 増幅器 １−６、１−７ 電気容量 ２−６、２−７ 電気容量 ３−６、３−７ 電気容量 ４−６、４−７ 電気容量 １−８、２−８、３−８、４−８ 制御手段 １−９、２−９、３−９、４−９ 定電位源 １−１０、２−１０、３−１０、４−１０ 入力端子 １−１１、２−１１、３−１１、４−１１ 出力端子 １−１２、２−１２ 遅延手段 １−１３、２−１３、３−１２、４−１２ 第１の信号 １−１４、２−１４、３−１３、４−１３ 第２の信号 １−１５、２−１５ 第３の信号 ５−１ ＮＭＯＳ ５−２ ＰＭＯＳ ５−３ インバータ ６−１ 第２の信号 ６−２ 第１のコンデンサ ６−３ 第２のコンデンサ ６−４、６−５、６−６、６−７ 寄生容量

───────────────────────────────────────────────────── フロントページの続き (72)発明者 丸山 征克 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 林 錠二 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】第１のコンデンサ、及び、上記第１のコン
   デンサの一端と入力端子との間に接続されるスイッチ１
   と、上記第１のコンデンサの他端に一端が接続されるス
   イッチ２と、上記第１のコンデンサの一端と定電位源と
   の間に接続されるスイッチ３と、上記第１のコンデンサ
   の他端と上記定電位源との間に接続されるスイッチ４か
   ら構成されるインピーダンス回路と、第２のコンデンサ
   の一端が上記インピーダンス回路のスイッチ２の他端と
   演算増幅器の反転入力端に接続され、他端が上記演算増
   幅器の出力端子に接続され、上記演算増幅器の非反転入
   力端が上記定電位源に接続されて構成される帰還負荷回
   路を有するスイッチドキャパシタ積分器において、第１
   の信号により上記スイッチ１、４を周期的にオン状態又
   はオフ状態に制御し、かつ、上記第１の信号に同期する
   第２の信号で上記スイッチ１、４がオフ状態のときにオ
   ン状態となり、かつ、上記スイッチ１、４がオン状態の
   ときにオフ状態となるように上記スイッチ２を周期的に
   オン状態又はオフ状態に制御する制御手段と、上記第２
   の信号を入力とし、上記第２の信号を遅延する遅延手段
   を有し、上記遅延手段から出力された第３の信号により
   上記スイッチ３を周期的にオン状態又はオフ状態に制御
   することを特徴とするスイッチドキャパシタ積分器。
2. 【請求項２】第１の信号でスイッチ３、４を制御し、か
   つ第２の信号でスイッチ２を制御し、第３の信号で上記
   スイッチ１を制御することを特徴とする請求項１記載の
   スイッチドキャパシタ積分器。