JPH0765043A - Layout verifying device - Google Patents

Layout verifying device

Info

Publication number
JPH0765043A
JPH0765043A JP5214121A JP21412193A JPH0765043A JP H0765043 A JPH0765043 A JP H0765043A JP 5214121 A JP5214121 A JP 5214121A JP 21412193 A JP21412193 A JP 21412193A JP H0765043 A JPH0765043 A JP H0765043A
Authority
JP
Japan
Prior art keywords
surge protection
pad
protection element
data
extracted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5214121A
Other languages
Japanese (ja)
Inventor
Yoshihiro Miyoshi
義弘 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp, Mitsubishi Electric Semiconductor Systems Corp filed Critical Renesas Design Corp
Priority to JP5214121A priority Critical patent/JPH0765043A/en
Publication of JPH0765043A publication Critical patent/JPH0765043A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a layout verifying device which can verify the connection state and the size of a surge protecting element based on a layout pattern diagram. CONSTITUTION:A layout verifying device is provided with a means which stores the size of a surge protecting element prepared for each pad as well as the correct connection state between the surge protecting element and its peripheral element as the surge protecting element connection data 11, and a means which extracts the elements connected to the pad, a power supply and a GND out of the net list data 6b produced based on a layout pattern diagram data 3. Furthermore a means is added to extract the element connected to the power supply or the GND as a surge protecting element for each pad among those extracted elements, together with a means which retrieves the peripheral element connected to the extracted surge protecting element, and a means 10 which carries out the comparison and verification of the connection state and the size of the retrieved surge protecting element against the data 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明はレイアウト検証装置に
おいて、特にサージ保護素子の接続関係を検証する方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a layout verification device, and more particularly to a method for verifying the connection relationship of surge protection elements.

【0002】[0002]

【従来の技術】図4は従来のレイアウト検証装置を示す
ブロック図である。図において、1は回路図データ2か
らレイアウトパターン図データ3を作成する手段、4a
は回路図データ2から各素子を抽出する素子認識手段、
5aは素子認識手段4aによって抽出した素子をもとに
ネットリストデータ6aを作成するネットリスト抽出手
段であり、4bはレイアウトパターン図データ3から各
素子を抽出する素子認識手段、5bは素子認識手段4b
によって抽出した素子をもとにネットリストデータ6b
を作成するネットリスト抽出手段である。7は回路図デ
ータ2から作成から作成されたネットリスト6aとレイ
アウトパターン図データ3から作成されたネットリスト
6bとの比較を行い、レイアウトパターン図が回路図ど
おりに描かれているか否かを検証するネットリスト比較
手段であり、比較結果を結果表示手段8および結果リス
ト9に出力する。
2. Description of the Related Art FIG. 4 is a block diagram showing a conventional layout verification apparatus. In the figure, 1 is a means for creating layout pattern diagram data 3 from circuit diagram data 2 and 4a
Is an element recognition means for extracting each element from the circuit diagram data 2,
Reference numeral 5a is a netlist extracting means for creating netlist data 6a based on the elements extracted by the element recognizing means 4a, 4b is an element recognizing means for extracting each element from the layout pattern diagram data 3, and 5b is an element recognizing means. 4b
Netlist data 6b based on the elements extracted by
Is a netlist extraction means for creating. 7 compares the netlist 6a created from the circuit diagram data 2 with the netlist 6b created from the layout pattern diagram data 3 to verify whether or not the layout pattern diagram is drawn according to the circuit diagram. It is a netlist comparison unit that outputs the comparison result to the result display unit 8 and the result list 9.

【0003】次に動作について説明する。通常、レイア
ウトパターン図作成手段1はシミュレーションを施され
た回路図データ2をEWS上のエディタを用いて入力
し、レイアウトパターン図データを人手で作成する。レ
イアウト検証装置としては、このレイアウトパターン図
データ3が回路図データ2どおりに描かれているか否か
を検証する。そして、急峻なサージ電流または電圧によ
る素子の破壊を保護するためのサージ保護素子の接続状
態についても同様に、回路図データ2とレイアウトパタ
ーン図データ3との比較によって検証される。まず、素
子認識手段4aが回路図データ2から各素子を抽出し、
それをもとにネットリスト抽出手段5aがネットリスト
データ6aを作成する。一方、素子認識手段4bはレイ
アウトパターン図データ3から各素子を抽出し、それを
もとにネットリスト抽出手段5bがネットリストデータ
6bを作成する。次に、ネットリスト比較手段7は、回
路図データ2から作成されたネットリスト6aとレイア
ウトパターン図データ3から作成されたネットリスト6
bとの比較を行い、異なる部分をエラーとして結果を結
果表示手段8および結果リスト9に出力する。
Next, the operation will be described. Normally, the layout pattern diagram creating means 1 inputs the simulated circuit diagram data 2 by using an editor on the EWS to manually create the layout pattern diagram data. The layout verification device verifies whether or not the layout pattern diagram data 3 is drawn as the circuit diagram data 2. Then, the connection state of the surge protection element for protecting the element breakdown due to a steep surge current or voltage is similarly verified by comparing the circuit diagram data 2 and the layout pattern diagram data 3. First, the element recognition means 4a extracts each element from the circuit diagram data 2,
Based on this, the netlist extracting means 5a creates the netlist data 6a. On the other hand, the element recognition means 4b extracts each element from the layout pattern diagram data 3, and the netlist extraction means 5b creates the netlist data 6b based on the extracted elements. Next, the netlist comparing means 7 creates a netlist 6a created from the circuit diagram data 2 and a netlist 6 created from the layout pattern diagram data 3.
b is compared, and the result is output to the result display means 8 and the result list 9 by treating the different portion as an error.

【0004】[0004]

【発明が解決しようとする課題】従来のレイアウト検証
装置は、以上のように構成されているのでサージ保護素
子の接続関係を検証するためにはサージ保護素子を回路
図データに描いておく必要がある。しかし、サージ保護
素子は回路シミュレーションにおいては動作に影響がな
いため、通常は回路図データに描かれない場合が多く、
その場合サージ保護素子の接続関係の検証が行えないと
いった問題点があった。
Since the conventional layout verification device is constructed as described above, it is necessary to draw the surge protection element in the circuit diagram data in order to verify the connection relationship of the surge protection element. is there. However, since the surge protection element does not affect the operation in circuit simulation, it is often not drawn in the circuit diagram data,
In that case, there is a problem that the connection relation of the surge protection element cannot be verified.

【0005】この発明は上記のような問題点を解消する
ためになされたもので、レイアウトパターン図からサー
ジ保護素子の接続状態および大きさを検証できるレイア
ウト検証装置を得ることを目的とする。
The present invention has been made to solve the above problems, and an object thereof is to obtain a layout verification apparatus capable of verifying the connection state and size of a surge protection element from a layout pattern diagram.

【0006】[0006]

【課題を解決するための手段】この発明に係るレイアウ
ト検証装置は、各パッドに対するサージ保護素子とその
周辺素子との正しい接続関係である接続情報を保持する
手段、レイアウトパターン図データをもとに作成された
ネットリストからパッド、電源およびGNDに接続され
た素子を抽出する手段、抽出された素子のうち電源もし
くはGNDに接続されている素子をサージ保護素子とし
て各パッド毎に抽出する手段、抽出されたサージ保護素
子に接続されている周辺素子を検索する手段、および各
パッドとそれに対して抽出されたサージ保護素子とその
周辺素子との接続関係を上記接続情報と比較検証する手
段を備えている。
A layout verification apparatus according to the present invention is based on a layout pattern diagram data and a means for holding connection information which is a correct connection relationship between a surge protection element and peripheral elements for each pad. A means for extracting the elements connected to the pad, the power supply and the GND from the created netlist, a means for extracting the element connected to the power supply or the GND among the extracted elements as a surge protection element for each pad, the extraction Means for retrieving peripheral elements connected to the surge protection element, and means for comparing and verifying the connection relationship between each pad and the surge protection element and its peripheral elements extracted for each pad with the above connection information. There is.

【0007】また、保護素子として抽出された素子の大
きさが、予め定められた値以上であるか否かを検知する
手段を備えている。
Further, there is provided means for detecting whether or not the size of the element extracted as the protection element is equal to or larger than a predetermined value.

【0008】[0008]

【作用】この発明においてはレイアウトパターン図デー
タから作成されたネットリストをもとに抽出された、各
パッドとそれに接続されているサージ保護素子とその周
辺素子との接続関係を、別途保持している正しい接続情
報と比較し、一致しなければエラーとする。
According to the present invention, the connection relationship between each pad, the surge protection element connected to it, and the peripheral elements extracted from the netlist created from the layout pattern diagram data is separately maintained. It is compared with the correct connection information that exists, and if they do not match, an error occurs.

【0009】また、抽出されたサージ保護素子の大きさ
が予め定められた値より小さければエラーとする。
If the size of the extracted surge protection element is smaller than a predetermined value, it is judged as an error.

【0010】[0010]

【実施例】【Example】

実施例1.以下、この発明の一実施例を図について説明
する。図1はレイアウト検証装置のうちサージ保護素子
の検証を行う部分を示すブロック図1あり、図において
従来と同一または相当部分には同一符号を付する。10
はネットリストデータ6bからサージ保護素子を抽出
し、格納されたサージ保護素子接続データ11をもとに
比較検証を行うサージ保護素子検証手段である。
Example 1. An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram 1 showing a portion of a layout verification device for verifying a surge protection element. 10
Is a surge protection element verification means for extracting a surge protection element from the netlist data 6b and performing comparison verification based on the stored surge protection element connection data 11.

【0011】次に、動作について図2のフローチャート
を参照しながら説明する。まず、レイアウトパターン図
データ3から作成されたネットリストデータ6bを読み
込んで、各パッド、電源およびGNDに接続している素
子とその周辺素子とを抽出する(S1)。次に、抽出さ
れた素子のうち電源またはGNDに接続されているもの
をサージ保護素子として各パッド毎にその接続関係を検
索する(S2)。検索した接続関係を予め保持している
サージ保護素子接続データ11と比較し(S3)、一致
しなければ(S3でNOのとき)、エラーとして結果出
力し(S5)、処理を終了する。一致すれば(S3でY
ESのとき)、サージ保護素子としてのダイオードの拡
散面積または抵抗が一定値以上か否かをチェックする
(S4)。一定値以上であれば(S4でYESのと
き)、OKとして検証を終了する。一定値より小さけれ
ば(S4でNOのとき)、エラーとして結果出力して
(S5)、検証を終了する。
Next, the operation will be described with reference to the flowchart of FIG. First, the netlist data 6b created from the layout pattern diagram data 3 is read, and the elements connected to each pad, the power supply, and the GND and the peripheral elements are extracted (S1). Next, among the extracted elements, the one connected to the power supply or the GND is used as a surge protection element to search the connection relation for each pad (S2). The retrieved connection relation is compared with the surge protection element connection data 11 held in advance (S3), and if they do not match (NO in S3), an error result is output (S5), and the process ends. If they match (Y in S3
At the time of ES), it is checked whether the diffusion area or resistance of the diode as the surge protection element is equal to or more than a certain value (S4). If the value is equal to or more than the certain value (YES in S4), the verification is finished as OK. If it is smaller than the fixed value (NO in S4), the result is output as an error (S5) and the verification is completed.

【0012】以上の動作を、図3に示したネットリスト
データ6bの一例を用いて詳細を説明する。例えば、パ
ッドPADAにはネット番号2が接続されているので素
子dio(0)とdio(1)とres(0)とが抽出さ
れる。さらに、素子dio(0)はネット番号1にも接
続されているので、VCC(電源)にも接続されている
ことが検索される。また、素子dio(1)はネット番
号0にも接続されているので、GNDにも接続されてい
ることが検索される。以上により、素子dio(0)お
よびdio(1)をサージ保護素子とし、パッドPAD
Aに対するサージ保護素子とその周辺素子との接続関係
が抽出される。次に、抽出された接続関係をサージ保護
素子接続データ11と比較検証を行う。図4はサージ保
護素子接続データ11の一例を示したもので、この場合
4つの正しい接続関係が格納されている。抽出された接
続関係がこれら4パターンのいずれかに一致するか否か
を調べる。図3の接続例は、図4(a)に一致するの
で、接続関係はOKと判断できる。また、図4の各パタ
ーンにおいて、それぞれのダイオードの拡散面積および
抵抗値を同時に保持しておき、ネットリストから得られ
る各素子の大きさと比較することにより、サージ保護素
子の大きさも同時に検証可能となる。以上により、回路
図データを必要とすることなくレイアウトパターン図デ
ータだけからサージ保護素子の接続状態および大きさを
検証できる。
The above operation will be described in detail with reference to an example of the netlist data 6b shown in FIG. For example, since the net number 2 is connected to the pad PADA, the elements dio (0), dio (1) and res (0) are extracted. Further, since the element dio (0) is also connected to the net number 1, it is searched that it is also connected to VCC (power supply). Since the element dio (1) is also connected to the net number 0, it is searched that it is also connected to GND. From the above, the elements dio (0) and dio (1) are used as surge protection elements and the pad PAD
The connection relation between the surge protection element and the peripheral element for A is extracted. Next, the extracted connection relationship is compared and verified with the surge protection element connection data 11. FIG. 4 shows an example of the surge protection element connection data 11, in which four correct connection relationships are stored. It is examined whether or not the extracted connection relation matches any of these four patterns. Since the connection example of FIG. 3 corresponds to FIG. 4A, the connection relationship can be determined to be OK. Further, in each pattern of FIG. 4, the size of the surge protection element can be verified at the same time by holding the diffusion area and resistance value of each diode at the same time and comparing with the size of each element obtained from the netlist. Become. As described above, the connection state and size of the surge protection element can be verified only from the layout pattern diagram data without needing the circuit diagram data.

【0013】[0013]

【発明の効果】以上のように、この発明によれば正しい
サージ保護素子の接続関係を格納し、レイアウトパター
ン図データから作成したネットリストをもとに抽出した
サージ保護素子の接続関係を格納された接続関係と比較
検証するようにしたので、回路図データを必要とせずレ
イアウトパターン図データだけからサージ保護素子の接
続状態の検証が行える効果がある。また、サージ保護素
子の接続関係とともにサージ保護素子の大きさを予め設
定しておき、抽出されたサージ保護素子の大きさと比較
するようにしたので、サージ保護素子の大きさも検証可
能となる。
As described above, according to the present invention, the correct connection relations of the surge protection elements are stored, and the connection relations of the surge protection elements extracted based on the net list created from the layout pattern diagram data are stored. Since the connection relation is compared and verified, there is an effect that the connection state of the surge protection element can be verified only from the layout pattern diagram data without the need for the circuit diagram data. Further, since the size of the surge protection element is set in advance together with the connection relationship of the surge protection element and compared with the size of the extracted surge protection element, the size of the surge protection element can also be verified.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例によるレイアウト検証装置
を示すブロック図である。
FIG. 1 is a block diagram showing a layout verification device according to an embodiment of the present invention.

【図2】図1のサージ保護素子検証手段の動作を説明す
るフローチャートである。
FIG. 2 is a flow chart for explaining the operation of the surge protection element verification means of FIG.

【図3】レイアウトパターン図データから作成したネッ
トリストの一例を示す図である。
FIG. 3 is a diagram showing an example of a net list created from layout pattern diagram data.

【図4】サージ保護素子の接続例を示す図である。FIG. 4 is a diagram showing a connection example of a surge protection element.

【図5】従来のレイアウト検証装置を示すブロック図で
ある。
FIG. 5 is a block diagram showing a conventional layout verification device.

【符号の説明】[Explanation of symbols]

1 レイアウトパターン図データ作成手段 2 回路図データ 3 レイアウトパターン図データ 4b 素子認識手段 5b ネットリスト抽出手段 6b ネットリストデータ 10 サージ保護素子検証手段 11 サージ保護素子接続データ 1 Layout Pattern Diagram Data Creating Means 2 Circuit Diagram Data 3 Layout Pattern Diagram Data 4b Element Recognition Means 5b Netlist Extraction Means 6b Netlist Data 10 Surge Protective Element Verification Means 11 Surge Protective Element Connection Data

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 各パッドに対するサージ保護素子とその
周辺素子との正しい接続関係である接続情報を保持する
手段、レイアウトパターン図データをもとに作成された
ネットリストからパッド、電源およびGNDに接続され
た素子を抽出する手段、抽出された素子のうち電源もし
くはGNDに接続されている素子をサージ保護素子とし
て各パッド毎に抽出する手段、抽出されたサージ保護素
子に接続されている周辺素子を検索する手段、および上
記各パッドとそれに対して抽出されたサージ保護素子と
その周辺素子との接続関係を上記接続情報と比較検証す
る手段を備えたことを特徴とするレイアウト検証装置。
1. A means for holding connection information which is a correct connection relationship between a surge protection element and peripheral elements for each pad, and a pad, power supply and GND are connected from a netlist created based on layout pattern diagram data. Means for extracting the extracted elements, means for extracting each element of the extracted elements connected to the power supply or GND as a surge protection element for each pad, and peripheral elements connected to the extracted surge protection element. A layout verifying device comprising: means for searching; and means for comparing and verifying the connection relationship between each pad, the surge protection element extracted for the pad, and its peripheral elements, with the connection information.
【請求項2】 サージ保護素子として抽出された素子の
大きさが、予め定められた値以上であるか否かを検知す
る手段を備えたことを特徴とする請求項1記載のレイア
ウト検証装置。
2. The layout verification apparatus according to claim 1, further comprising means for detecting whether or not the size of the element extracted as the surge protection element is equal to or larger than a predetermined value.
JP5214121A 1993-08-30 1993-08-30 Layout verifying device Pending JPH0765043A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5214121A JPH0765043A (en) 1993-08-30 1993-08-30 Layout verifying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5214121A JPH0765043A (en) 1993-08-30 1993-08-30 Layout verifying device

Publications (1)

Publication Number Publication Date
JPH0765043A true JPH0765043A (en) 1995-03-10

Family

ID=16650577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5214121A Pending JPH0765043A (en) 1993-08-30 1993-08-30 Layout verifying device

Country Status (1)

Country Link
JP (1) JPH0765043A (en)

Similar Documents

Publication Publication Date Title
US5726903A (en) Method and apparatus for resolving conflicts between cell substitution recommendations provided by a drive strength adjust tool
US20030182643A1 (en) Method for comprehensively verifying design rule checking runsets
JP2009238209A (en) Circuit verification apparatus, circuit verification program and method of circuit verification
US7073148B1 (en) Antenna violation correction in high-density integrated circuits
JPH0765043A (en) Layout verifying device
JP3941336B2 (en) Logic circuit verification device
TW202232359A (en) Computer-implemented method of performing voltage rule checking in an electronic design automation platform
KR100235275B1 (en) Semiconductor circuit logical check apparatus
US6965853B2 (en) Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements
JP2003233636A (en) Circuit verification device
JPH11175580A (en) Integrated circuit designing device
JPH05225285A (en) Analog element design device
JP2830031B2 (en) Unused gate drawing addition system
JPH05290116A (en) Circuit retrieving system
JPH0793392A (en) Method for extracting element from layout pattern data
JPH05160262A (en) Method of verifying integrated circuit mask pattern
JP2797955B2 (en) Expected value collation apparatus and method
JP3148163B2 (en) Circuit connection verification method and device
JP2000124320A (en) Method and device for verifying layout
Meier Hierarchical Netlist Extraction and Design Rule Check
Check w. Meier
JPH03198159A (en) Logical inspecting device
JPH06103331A (en) Circuit diagram editing device
JPH06348781A (en) Layout vertification device
JPH07225763A (en) Document processor