JPH0761127B2

JPH0761127B2 - ゴ−スト除去装置

Info

Publication number: JPH0761127B2
Application number: JP61274197A
Authority: JP
Inventors: 敏則村田; 正文員見
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-11-19
Filing date: 1986-11-19
Publication date: 1995-06-28
Anticipated expiration: 2010-06-28
Also published as: JPS63128873A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、テレビジョン受信機におけるゴースト除去装
置の改良に関するものである。

〔従来の技術〕

送信アンテナから直接到来する電波（希望波）と、建造
物などから反射してくる電波が同時に受信アンテナで受
信されると、希望波による画像と反射波による画像がず
れて現われる、いわゆるゴーストが発生する。テレビジ
ョン受信機にとってかかるゴーストは画質を劣化させる
大きな原因となっており、従来から種々の方法によって
ゴーストを除去、防止する対策が試みられて来た。その
１つとしてビデオ帯におけるトランスバーサルフィルタ
によるゴースト除去方式がある（特開昭54−108521
号）。この方式はビデオ信号に含まれる最高周波数成分
から決まる微小な遅延時間をそれぞれもつ遅延素子を多
数直列に接続し、各遅延素子出力を係数回路により加重
加算して出力することにより、ゴーストを除去したゴー
スト補償信号（ゴースト成分を含まないビデオ信号）を
得るものである。

このようなトランスバーサルフィルタによるゴースト除
去装置の例を第２図にブロック図で示す。同図において
１はビデオ信号入力端子、２はビデオ信号出力端子、３
はCCDトランスバーサルフィルタ（中に使用する遅延要
素としてCCD（電荷結合素子）を用いたトランスバーサ
ルフィルタ）、４は減算器、５は基準信号発生回路、６
は微分回路、７はコンパレータ、８はシフトレジスタ、
９は減算器、10はタップ利得メモリ、11はD/A（ディジ
タル・アナログ）変換器、12は同期信号分離回路、13は
タイミング発生回路、である。

第３図は、第２図におけるCCDトランスバーサルフィル
タ３の詳細を示すブロック図である。同図において14は
加算器、15は遅延時間τの遅延素子、16はタップ増幅
器、である。なお、タップ増幅器16は、タップ利得メモ
リ10からD/A変換器11を介して入力される制御電圧によ
ってその増幅利得を可変できる増幅器、である。

先ず第２図の回路構成における動作の概要を説明する。

入力端子１から入力されたビデオ信号は、CCDトランス
バーサルフィルタ３を経由して出力端子２から図示せざ
る次段の回路へ送出されるが、この送出ビデオ信号にゴ
ースト成分が含まれていたら、この成分を除去してから
送出するようにしたい。そこで、フィルタ３から出力さ
れたビデオ信号に含まれているゴースト成分を検出する
ことが必要になる。

ビデオ信号の中から、都合によって特に垂直同期信号や
2Tパルスや2Tバーなどの特別にテレビジョン信号にそう
入された基準信号を選び出し、これに重畳されているゴ
ースト成分を検出するようにするのが技術的に容易な方
法である（絵柄に重畳されているゴースト成分を検出し
ようとすると、絵柄は絶えず変動する信号であるから、
ゴースト成分の検出は困難である）。

以下、垂直同期信号を基準信号とした例について説明す
る。

入力端子１におけるビデオ信号は、同期信号分離回路12
において垂直同期信号を分離される。分離された同期信
号は、タイミング発生回路13に供給され、タイミング信
号発生の基準として用いられる。基準信号発生回路５
は、タイミング発生回路13から指示されるタイミングに
従って、垂直同期信号を基準信号として発生している。
従って、フィルタ３の出力であるビデオ信号中に含まれ
ている垂直同期信号と、回路５から出力される基準信号
としての垂直同期信号を減算器４で減算すれば、ビデオ
信号中の垂直同期信号に重畳されていたゴースト成分が
求まる。

このゴースト成分を微分回路６で微分し、更に微分出力
をコンパレータ７においてディジタル化（２値化）し、
このディジタル出力をシフトレジスタ８に書き込む。書
き込むタイミングはタイミング発生回路13により制御さ
れている。シフトレジスタ８から読み出されたデータに
従って、タップ利得メモリ10に記憶されている利得デー
タを修正する。すなわち、メモリからデータを読み出
し、減算器９において、シフトレジスタ８から読み出さ
れたデータに従って修正を加え、それをまたメモリ10に
書き込む。

このプロセスが終了すると、次にメモリ10からタップ利
得データを読み出し、D/A変換器11によりアナログ電圧
に変換した後、このアナログ電圧を制御電圧としてCCD
トランスバーサルフィルタ３におけるタップ増幅器16に
印加してその増幅利得を制御する。その結果、フィルタ
３からは、ゴースト成分の軽減されたビデオ信号が出力
されることになる。以上のプロセスを繰り返すことによ
り、最終的には、フィルタ３からゴースト成分の全く重
畳されていないビデオ信号が出力されるようになる。

以上が、第２図に示したゴースト除去装置の動作のあら
ましであるが、第２図における要部の信号波形を示した
第４図を参照して、以下説明を少しばかり補足する。

第４図において、（イ）は基準信号発生回路５から出力
される基準信号としての垂直同期信号を示し、Ｆはその
前縁を指している。（ロ）はCCDトランスバーサルフィ
ルタ３から出力されるビデオ信号中に含まれている垂直
同期信号を示し（上方が同期先端となっている）、斜線
部分は重畳されているゴースト成分を示している。
（ハ）は、減算器４における減算の結果得られたゴース
ト成分を示し、（ニ）はその微分出力パルスＰを示して
いる。タイミング発生回路13から、垂直同期信号の前縁
Ｆのタイミングをもつ制御信号（ゲートパルス）をシフ
トレジスタ８に送り、その時点からシフトレジスタ８の
動作を開始するとパルスＰの２値化出力は、前縁Ｆのタ
イミングからＴ時間後のタイミングでシフトレジスタ８
に取り込まれることになる。このようにして、シフトレ
ジスタ８は、一連のビット数から成るゴースト情報を蓄
え、そして該情報を順次、減算器９へ向けて出力するこ
とになる。

次にタップ利得メモリ10における記憶データの修正動作
が開始されることは先にも述べたが、タップ利得メモリ
10のアドレスと、第３図におけるタップ増幅器16の番号
（C₁,C₂……）とは対応がとられており、入力される信
号の遅延時間の小さい順から、この場合、C₁,C₂,C₃……
の順で、それらに対応したアドレスにおけるタップ利得
データの修正がなされる。

タップ利得メモリ10におけるデータの修正が完了する
と、今度は新たなタップ利得データをCCDトランスバー
サルフィルタ３の各タップ増幅器16へ与える動作をする
が、タップ利得メモリ10から読み出されたデータはD/A
変換器11にてアナログ電圧に変換され、各タップ増幅器
16へ印加される。印加された電圧は図示せざる小容量の
コンデンサに保持されるが、各タップ増幅器に一通り印
加し終わると、再びタップ増幅器C₁から電圧印加が開始
され、これを繰り返すことにより、コンデンサの放電を
防いでいる。

以上述べたようなゴーストの検出、タップ利得メモリ10
におけるデータ修正、各タップ増幅器への制御電圧印加
のプロセスは、基準信号として垂直同期信号を利用して
いる関係上、１フィールドに１回行なわれ、ゴーストが
検出されなくなるまでくり返される。このようにして次
第にゴーストを除去することができる。

さて、このようなゴースト除去装置においては、タイミ
ング発生回路13から、シフトレジスタ８へ、該レジスタ
の動作を開始させるためのタイミング信号としてゲート
パルスを供給するものであることは先にも説明したが、
このゲートパルス発生のタイミングを誤らないことが、
ゴースト成分除去という効果を達成する上で、きわめて
重要であることを、以下、第５図、第６図を参照して詳
しく説明する。

第５図（イ）は、第２図における回路部分Ｍの中におい
て、端子１に入力されるビデオ信号からシフトレジスタ
８へ供給されるゲートパルスを作成する回路部分だけを
Ｍ′として特に詳細に示したブロック図である。

同図において、20はクランプ回路、21,22はそれぞれサ
ンプルホールド回路、23は平均値回路、24はコンパレー
タ、25はAND回路、26はゲートパルス発生端子、27は同
期信号分離回路、28はタイミングパルス発生回路、であ
る。

第５図（ロ）は、第５図（イ）における各部信号の波形
図である。同図において、ビデオ信号としては、垂直同
期信号のみを示している。Ｆが垂直同期信号の前縁を示
し、E₁,E₂は何れも等化パルスを示す。

第５図（イ），（ロ）を参照する。まずビデオ信号入力
端子１に、第５図（ロ）に示したようなビデオ信号が入
力される。ここでビデオ信号は、垂直同期信号の前縁Ｆ
のみを示してある。このビデオ信号はクランプ回路20に
て同期信号の先端部のレベルがそろえられ、サンプルホ
ールド回路21,22および同期信号分離回路27に送られ
る。同期信号分離回路27の出力はタイミングパルス発生
回路28に入力され、A,B,Cで示した各種タイミング信号
が発生する。

サンプルホールド回路21では、タイミングパルスＡによ
って等化パルスE₁と垂直同期信号前縁Ｆとの間のペデス
タル電圧がサンプルされる。サンプルホールド回路22で
は垂直同期信号前縁Ｆと等化パルスE₂との間の同期先端
電圧がサンプルパルスＢによってサンプルされる。これ
らの電圧は平均値回路23にてその平均値、すなわち、垂
直同期信号の振幅の1/2が求められ、コンパレータ24に
入力される。一方、コンパレータ24の他方の入力には、
クランプ回路20の出力が入力されている。したがって入
力ビデオ信号における垂直同期信号の信号振幅が所定の
レベルの1/2に達したところでコンパレータ24の出力
は、ローからハイに転じる。同期信号は１水平期間毎に
もあるから、選択パルスＣとアンド回路25によって垂直
同期信号部のみを選び出せば、所望するゲートパルスを
得ることができる。

なお、コンパレータ24の出力がローからハイに転じる時
点を、垂直同期信号の振幅が所定の振幅の1/2に達した
時点に選んだのは、垂直同期信号の前縁Ｆは必ずしも垂
直とは限らず、傾いている場合もあるので、その場合で
も、前縁Ｆの立ち上りが所定レベルの1/2に達した時点
を前縁Ｆの発生時点とみなしてしまうためである。また
選択パルスＣというのは、垂直同期信号の前縁Ｆの近傍
を選び出すマスクパルスの役割をもつものである。

第６図（イ）は第５図（イ）の回路において発生するゲ
ートパルスのタイミングを垂直同期信号と対比して示す
波形図である。

第５図を参照しての動作説明の過程を経て、第６図
（イ）（ａ）のゴーストを含んだビデオ信号の垂直同期
信号前縁Ｆに対し、第６図（イ）（ｂ）に示すようなゲ
ートパルスＧが発生し、シフトレジスタ８へ供給され
る。そこでシフトレジスタ８は、動作を開始し、クロッ
クC₁,C₂,C₃,C₄と４ビットまでは何れもロー入力を取り
込む。

クロックC₅の時点では、垂直同期信号に重畳されたゴー
スト成分（第６図（イ）（ａ）における斜線部分）が検
出され、微分回路6,コンパレータ７を介して第６図
（イ）（ｃ）に示すパルス出力Ｐがハイ入力として取り
込まれる。その結果、シフトレジスタ８に取り込まれた
一連のゴースト情報は〔10000〕となる。これによりト
ランスバーサルフィルタ３におけるタップ増幅器C₅の利
得が減少し、ゴーストは次第に除去される。

〔発明が解決しようとする問題点〕

上記のようなテレビジョン受信機におけるゴースト除去
装置において、CCDトランスバーサルフィルタ３やシフ
トレジスタ８を駆動するクロックの周波数f_Cは、扱う信
号帯域とゴースト除去範囲（CCDトランスバーサルフィ
ルタ３のタップ数Ｎとクロック周期τの積）との兼ね合
いから3f_SC（f_SCは色副搬送波周波数で3.58MHz）に選ば
れることが多い。この場合、以下に述べるような不都合
を生じる。

すなわち、NTSC方式においては、f_SC,f_H（水平周波
数）,f_V（垂直周波数）との間には、なる関係がある。よってとなり、１垂直走査期間（1/f_V）に存在するクロック数
は整数値とはならない。具体的には、1/4という端数が
あるため、１フィールド毎に90゜ずつ位相がずれ、４フ
ィールドかかって最初の位相にもどることになる。した
がってタイミング発生回路13から発生した垂直同期信号
の前縁Ｆのタイミングをもつ制御信号とシフトレジスタ
８の動作開始点は一致せず、1/4,2/4,3/4クロックと次
第にずれることになる。

したがって第６図（ロ）（ｃ）に示すように、シフトレ
ジスタ８の動作開始点が3/4クロックずれた場合には、
パルスＰに対応したタップがC₄となり、正しい対応タッ
プC₅とは異なってしまう。それゆえ、ゴーストがタップ
C₅に対応していても、タップC₄も動いてしまうため、ゴ
ーストの消え残り、具体的にはエッジの消え残りが生じ
てしまう。このようなエッジは視覚上非常に目につきや
すく、ゴースト抑圧効果を大きく損なうという問題があ
った。

〔問題点を解決するための手段〕

上記目的は次のようにして達成される。すなわち、CCD
トランスバーサルフィルタ３やシフトレジスタ８を駆動
するクロックパルスをゴースト除去の基準となる信号と
同期させるため、該クロックパルスの繰り返し周波数を
垂直周波数に対して或る一定の関係にある周波数に選定
することと、テレビジョン信号における任意の位置に挿
入された基準信号に対応できるよう、該基準信号とクロ
ックパルスとの間の位相差を自動的に検出し、該位相差
が解消するようにクロックパルスの位相を補正する手段
を設けることによって達成される。

〔作用〕

クロック発生回路から発生するクロックパルスの繰り返
し周波数f_Cを f_C＝ｋ・f_SC（但し、f_SCはビデオ信号の色副搬送波周波
数）とし、かつｋは、〔（３×５×５×５×７×７×13）／（２×２）〕・ｋ＝整数なる関係式を満足する値であるように定めると共に、基
準信号とクロックパルス発生回路から発生したクロック
パルスとの間の位相差を位相差検出手段により検出し、
検出された該位相差が解消するようにクロックパルス発
生回路から発生するクロックパルスの発生位相をシフト
させる。

〔実施例〕

以下に本発明によるゴースト除去装置の実施例について
図面を用いて説明する。

第１図は本発明の第１の実施例の要部を示すブロック図
であり、特に第２図における回路部分Ｍに相当する回路
を示している。

同図において、１はビデオ信号入力端子、20はクランプ
回路、21,22はそれぞれサンプルホールド回路、23は平
均値化回路、27は同期信号分離回路、28はタイミング発
生回路、29はA/D変換回路、30はコンパレータ、31,32は
Ｄフリップ・フロップ、33,34,35は減算回路、36は割算
回路、37は２倍化回路、38はコンパレータ、39は減算回
路、40はスイッチ、41は加算器、42はレジスタ、43はデ
コーダ、44はバースト抽出回路、45はPLL回路、46は移
相回路、46Aはコンパレータ、47はスイッチである。

次にこの回路部分Ｍの動作について説明する。まずPLL
回路45から発生するクロック周波数f_Cは以下の条件を満
足するものとする。

上記（１），（２）式より今、とおくと、ｑがある整数値をとれば、１垂直周期（1/
f_V）中には整数個のクロックが存在することになる。よ
って、クロックと垂直同期信号の前縁Ｆは同期がとれて
いて一定の位相関係を有するようになる。ただし、この
クロック周波数は、扱う映像帯域4.2MHzの２倍以上が必
要となるため、例えば以下に挙げるものが適当となる。

それぞれのクロック周波数f_Cは f_C＝9.55,11.46,10.23,9.91MHz となる。以下の説明では、クロック周波数f_Cは、と仮定する。

ビデオ信号入力端子１に入力されたビデオ信号はクラン
プ回路20においてその直流値を適当に与えられ、A/D変
換回路29でディジタル信号Ｓ（例えば８ビット）に変換
される。一方、このビデオ信号は、同期信号分離回路27
へも送られ、同期信号が分離される。分離された同期信
号に基づいてタイミング発生回路28は入力されたビデオ
信号に対応して、サンプルパルスA,B,Cを発生させる。
これらは、第５図（ロ）に示したのと全く同一のタイミ
ングである。

サンプルホールド回路21,22はサンプルパルスA,Bによっ
て、その時点のビデオ信号のディジタル値をサンプルす
る。これは、例えばラッチ回路によって実現することが
できる。ここで第７図に示したようにサンプルパルスA,
Bによってサンプルされたデータ値をそれぞれS_A,S_Bとす
ると、後続の平均値回路23はS_A,S_Bの平均値を求め、この出力をS_Mとして出力する。コンパレータ30
にては、この平均値S_MとA/D変換回路29の出力データＳ
との間で、その大小関係について比較を行ない、ＳがS_M
より大きくなった時点でコンパレータ30から出力を発生
してＤフリップフロップ31,32に対してそのデータ入出
力を禁止する。

よって繰り返し周波数f_cのクロックでデータＳをサンプ
リングしているフリップフロップ31と、同じく繰り返し
周波数f_Cのクロックでフリップフロップ31の出力Ｑを取
り込んでいるフリップフロップ32との各保持テータ（サ
ンプル値）は、第７図（イ）に示したように、S_DとS_Cの
如くなる。すなわち、換言すれば垂直同期信号前縁Ｆ部
のサンプル値S_DがS_Mより大きくなったところでＤフリッ
プフロップ31,32は動作を停止し、それぞれS_D,S_Cなるデ
ータを保持する（S_C＜S_M＜S_D）。減算器33,34は上記各
サンプルデータに対し、それぞれ（S_D−S_C），（S_M−
S_C）を求め、一方割算回路36は（S_M−S_C）／（S_D−S_C）
を求めて出力し、２倍化回路37は出力S_Nとして S_N＝２（S_M−S_C）／（S_D−S_C）を求めて出力する。

ここでS_C,S_M,S_Dの位置関係とS_Nの値との関係について説
明する。なお、A/D変換回路29やＤフリップフロップ31,
32および、CCDトランスバーサルフィルタ3,シフトレジ
スタ８等はPLL回路45の出力を移相回路46にて所定量移
相したクロック（繰り返し周波数f_C）によって駆動され
るものとする。前述した如く、その繰り返し周波数f_Cはに等しい値なので、垂直同期信号前縁Ｆに対して絶対的
な位相は規定することはできないが、毎フィールドある
値に固定（同期）されている。

今、第７図（イ）のように、S_Mが丁度、S_CとS_Dの中間に
存在していたとする。この場合、当然２倍化回路37の出
力であるS_Nは１である。次に第７図（ロ）のように、平
均値S_MがS_Cに近いところに存在していたとすると、S_Nは
１より小さくなる。ただし、負にはならない。最後に、
第７図（ハ）のように、平均値S_MがS_Dに近ければ、S_Nは
１より大きくなる。ただし２以上とはならない。よって
S_Nの値は０＜S_N＜２に存在し、S_Nの値により、垂直同期
信号前縁Ｆの中点とクロックとの位相差φを知ることが
できる。

すなわち、S_Nが１であれば位相差φは180゜,S_Nが２であ
れば（２に近ければ）360゜,S_Nが０であれば（０に近け
れば）０゜となる。つまり、S_Nとφの間には φ＝180・S_N（度）なる関係が成立する。

そこで、今、移相回路46によりこの位相差を補正し、そ
の結果、クロックと垂直同期信号前縁Ｆの中点との間の
位相差を０とすることを考える。これが実現できればゴ
ーストの遅延時間計測基準点とクロックの立上がりが一
致するため、以下、ゴーストの遅延時間を正確に計測す
ることができる。

サンプル値S_C,S_Dのうち平均値S_Mに近い方を平均値S_Mに
近づける。そこで、減算器35にて（S_D−S_M）を求め、コ
ンパレータ38にて、これを減算器34の出力（S_M−S_C）と
比較する。つまり、（S_D−S_M）＞（S_M−S_C）であればS_C
をS_Mなる値に近づけるようサンプリングクロックの位相
を補正し、一方、（S_D−S_M）＜（S_M−S_C）であれば、S_D
をS_Mなる値に近づけるようサンプリングクロックの位相
を補正する。そこで減算回路39にて（S_N−２）を求めて
おき、この出力と２倍化回路37の出力S_Nとをコンパレー
タ38にて選択する。つまり、（S_D−S_M）＞（S_M−S_C）で
あればスイッチ40はS_Nを選択し、（S_D−S_M）＜（S_M−
S_C）であれば、スイッチ40は（S_N−２）を選択する。こ
の値は加算器41にて、レジスタ42の値と加算され、再
度、レジスタ42に格納される。なお、動作開始時におい
て、レジスタ42には初期値Ｋがプリセットされるものと
する。レジスタ42の出力はテコーダ43へ送られ、これに
よってスイッチ47を制御して所定量だけ移相されたクロ
ックを選択する。

すなわち、第７図（ロ）に示したように（S_D−S_M）＞
（S_M−S_C）のときはS_Nが加算器41へ送られ、これによっ
てレジスタ42の値を補正してその分だけ、クロックの位
相を遅くするようにする。一方、（S_D−S_M）＜（S_M−
S_C）のときは、（S_N−２）が加算器41へ送られ、これに
よってレジスタ42の値を補正して、今度はクロックの位
相を早めるようにする。なぜなら、補正量（S_N−２）は
負であるからある。

このようにして位相補正を行なえば、クロックを常に垂
直同期信号前縁Ｆの中点に同期させることが可能とな
る。

次にシフトレジスタ８の動作開始点を指定するタイミン
グの発生方法について述べる。コンパレータ46Aはタイ
ミング発生回路28からの出力パルスＣによって動作し、
A/D変換回路29の出力データＳと平均値化回路23の出力S
_Mを比較し、その差が予め定められた値Ｌ以下になった
ところで出力を発生させる。前述の方法により、サンプ
ル値S_CないしS_Dは垂直同期信号前縁Ｆの中点に一致する
ようになされるので、コンパレータ46Aの出力はＬを小
さく選んでおけば、垂直同期信号前縁Ｆの中点に同期す
ることになる。

以上の方法により、垂直同期信号前縁Ｆの中点と、クロ
ックの位相、および、シフトレジスタ８の動作開始点を
一致させることができ、したがって、ゴーストの遅延時
間の計測を正しく行なうことができる。

なお、上記の実施例において、ノイズの影響がある場合
には、サンプルパルスA,Bはその立上がり、および、立
ち下がりに対応したサンプル値をサンプルするのではな
く、立ち上がりから立下がりまでの区間のデータを平均
化したものでも良い。この場合、ノイズがランダムであ
れば、ノイズに影響されずに平均値S_Nを求めることがで
き、よって、安定した動作を行なわせることができる。

次にPLL回路45と移相回路46の詳細な構成について説明
する。第８図はこの両者を示すブロック図であり、同図
において48は位相比較回路、49は低域通過フィルタ（LP
F）、50は電圧制御発振器（VCO）、51は５分周回路、52
は16分周回路、53はバッファ回路、54は位相比較回路、
55は低域通過フィルタである。

PLL回路45はバースト抽出回路44にて抽出されたカラー
バースト信号（周波数f_SC）を基準にしてVCO50から16f
_SCなるクロックを得る。このクロックは５分周回路51を
経由してバッファ回路53へ送られる。バッファ回路53
は、その電源電圧の大小により出力の遅延時間が変わる
ものであり、電源電圧の変化範囲V_CC±αにて、総合で
１〜1.5クロック（ただし１クロックの周期は5/16 f_SC
＝87ns）程度変わるものとする。バッファ回路53の出力
は位相比較回路54へ送られ、５分周回路51の出力と位相
比較される。位相比較回路54では、バッファ回路53の出
力と５分周回路51の出力位相が90゜（0.25クロック）と
なるようにLPF55を経由してバッファ回路53を制御す
る。しかし、バッファ回路53の可変遅延時間は１〜1.5
クロックであるので、総合の遅延時間は1.25クロック
（108.8ns）となる。よってバッファの段数をＮとすれ
ば１段当たりτｄ＝108.8/N（ns）の遅延時間を持つク
ロックが得られることになる。いま、１段当たりの遅延
時間を3ns程度とすればＮ＝36とすることで、１段当た
りの位相シフト量φはが得られ、十分高い精度の補正ができることになる。た
だし、スイッチ47へはバッファ回路53の入力に対し、36
0゜までの位相を持つクロックを送れば良いのでその段
数Ｍはよって29段までが入力される。

次に本発明の第２の実施例を第９図を用いて説明する。
本実施例は、クロックの位相を瞬時に垂直同期信号前縁
Ｆの中点に合致させるのではなく、フィードバックルー
プを用いて漸時補正してゆくものである。

第９図において前掲第１図と同一の部品には同一番号を
符してあり、新たな構成要素はD/A変換器56である。減
算回路34,35にて（S_M−S_C）と（S_D−S_M）を求め、コン
パレータ38にてその大小を比較するところまでは第１の
実施例と同じである。ここで（S_D−S_M）＞（S_M−S_C）の
場合、コンパレータ38は−１を出力し、逆に（S_D−S_M）
＜（S_M−S_C）の場合は１を出力するものとする。これら
のデータは加算回路41にてレジスタ42の出力と加算さ
れ、再度レジスタ42に格納される。

つまり、第７図（ロ）に示したように（S_D−S_M）＞（S_M
−S_C）の時には、コンパレータ38の出力は−１となるた
め、レジスタ42のデータは１だけ減少し、一方、（S_D−
S_M）＜（S_M−S_C）の時には、逆に１だけ増加する。した
がって、このデータをD/A変換器56にてアナログ電圧と
なし、従続に多段接続されたバッファ回路から成る移相
回路46の電源電圧として供給する。この場合移相回路46
は与えられた電源電圧によってその遅延時間が変化する
ためS_DまたはS_CがS_Mに合致するよう制御されることにな
る。

以上の説明においては、ゴースト除去の基準信号とし
て、垂直同期信号を用いることとし、かつ、ゴースト除
去のアルゴリズムとしてはいわゆるZF（ゼロ・フォーシ
ング）法を使うものとした。以下にゴースト除去の基準
として専用のパルス状の信号を用い、さらに、アルゴリ
ズムとして相関法を使用した場合についても同様の効果
があることを説明する。

第10図は、相関法アルゴリズムを実現するための構成を
示す図であり、同図において57はラインメモリ、58は相
関器である。

一方、第11図は相関法アルゴリズムの具体的な動作を示
す波形図である。第11図（イ）は垂直帰線期間内の任意
の水平周期期間にそう入されたパルス状のゴースト除去
基準信号であり、第11図（ロ）はその基準信号近傍の拡
大図を示す。これがCCDトランスバーサルフィルタ３の
出力信号ともなる。

以下にのべる手段によってA/D変換器29の出力のサンプ
リング点が図中に示したようになり、かつその周期がτ
ｃであるとする。今、６τｃだけ遅延したところにゴー
ストが付加されているものとする。さらに、ラインメモ
リ57へは図中Ｑで示した基準信号近傍のサンプル値が入
力され、これが入力の相関の範囲とする。

以下、相関を示す範囲Ｑを１クロック周期ごとにシフト
してCCDトランスバーサルフィルタ３の出力である第11
図（ロ）と相関器58にて相関をとる。１〜５クロック周
期シストしても相関出力はなく、第11図（ハ）のように
ゴーストの遅延時間と等しく、６クロック周期シフトし
たところで基準信号の波形とゴーストの波形が対応し第
11図（ニ）の相関出力が発生する。よってこれにより、
減算器９（第２図）を介してタップ増幅器C₆の利得を修
正すれば良い。

ところが毎フィールドにおいてサンプル点の位相が次第
にシフトしたり、あるいは一定であってもピーク点から
ずれているとゴーストの遅延時間が６τｃであってもタ
ップ増幅器C₅やC₇の利得も変化してしまう。これを第11
図（ホ）〜（チ）に示す。

今、サンプル点の位相が第11図（ホ）のように、第11図
（ロ）と比較して1/2クロック周期だけずれているとす
る。この場合、第11図（ヘ），（ト）に示すように相関
を示す範囲Ｑをそれぞれ５クロック、７クロックシフト
した場合も第11図（チ）に示す如く、相関出力が生じて
しまう。よってタップC₆のみならず、C₅,C₇も動作し、
この結果ゴーストを打消すための信号の周波数特性が劣
化することになり、十分なゴースト抑圧効果を得ること
ができるない。

以下に第11図（ロ）のようなサンプリング点を得るよう
にした本発明の第３の実施例について第12図と13図を用
いて説明する。第12図において前掲第９図と同一の部品
には同一番号を符してある。新たな構成要素は、Ｄフリ
ップフロップ59、コンパレータ60,61、AND回路62であ
る。

タイミング発生回路28は、同期信号分離回路27の出力に
基づいてゴースト除去の基準信号がそう入されている期
間を指定する。この期間をＣとする。この期間内におい
てＤフリップフロップ31,32,59は繰り返し周波数f_Cのク
ロックによりA/D変換回路29の出力Ｓを順次サンプリン
グして記憶する。減算回路34,35はそれぞれＤフリップ
フロップ31の出力S_CとＤフリップフロップ32の出力S_Bと
の差およびＤフリップフロップ32の出力S_BとＤフリップ
フロップ59の出力S_Aとの差を求める。演算回路34と35の
出力である（S_B−S_C），（S_B−S_A）はコンパレータ60お
よび61にて所定値Ｈと比較される。これらの値がもしＨ
より大きければAND回路62はＤフリップフロップ31,32,5
9に対しデータの入出力を禁止する。この時のサンプル
値S_A,S_B,S_Cの関係を第13図（イ），（ロ），（ハ）に示
す。上記のような比較を行なうことにより、サンプル値
S_Bはゴースト除去基準信号のピーク値に近い値となりそ
の前後がS_A,S_Cとなる。

次にコンパレータ38にてサンプル値S_AとS_Cの大小比較を
行なう。もし、第13図（ロ）に示すようにS_A＜S_Cであれ
ばコンパレータ38は−１を出力し、一方、第13図（ハ）
のようにS_A＞S_Cであればコンパレータ38は＋１を出力す
る。このデータに基づいて、レジスタ42のデータを修正
する。S_A＜S_Cの場合は、レジスタ42のデータは減少する
ので、D/A変換器56の出力は減少し、この結果、移相回
路46の移相量は増加する。

一方、逆に、S_A＞S_Cの場合には、レジスタ42のデータは
増加するので移相回路46の移相量は減少する。よってい
ずれの場合であっても第13図（イ）のように、S_Bがピー
ク点となるよう制御が働くことになる。

第14図は本発明の第４の実施例の要部を示すブロック図
である。

同図において、１はビデオ信号入力端子、20はクランプ
回路、21,22はそれぞれサンプルホールド回路、23は平
均値回路、27は同期信号分離回路、28はタイミング発生
回路、29はA/D変換回路、30はコンパレータ、31,32はそ
れぞれＤフリップフロップ、33,34はそれぞれ減算回
路、35Aは割算回路、36Aは２倍化回路、37Aはデコー
ダ、38Aはバースト抽出回路、39AはPLL回路、40Aは移相
回路、41Aはスイッチ、42Aはコンパレータである。

次にこの部分Ｍの回路動作について、第15図を用いつつ
説明する。ビデオ信号入力端子１に入力されたビデオ信
号は、クランプ回路20において、その直流値を適当に与
えられ、A/D変換回路29でディジタル信号Ｓ（例えば８
ビット）に変換される。一方、このビデオ信号は、クラ
ンプ回路20から同期信号分離回路27へも送られ、同期信
号が分離される。分離された同期信号に基づいて、タイ
ミング発生回路28は、入力されたビデオ信号に対応し
て、サンプルパルスA,B,Cを発生する。それぞれの発生
タイミングは第15図（イ）に示してある。サンプルパル
スA,Bについては、垂直同期信号前縁Ｆより2H（1Hは、
１水平周期）前の等化パルスの前縁Ｅに対して、それぞ
れ図示された如きタイミングで発生する。サンプルパル
スＣについては、第５図（ロ）に示したのと全く同様の
タイミングで発生する。

サンプルホールド回路21,22はサンプルパルスA,Bによっ
て、その時点のビデオ信号のディジタル値をサンプルす
る。これらは、例えばラッチ回路によって構成すること
ができる。ここで、第15図（ロ）に示したように、サン
プルパルスA,Bによってサンプルされたデータ値をそれ
ぞれ、S_A,S_Bとする。後続の平均値回路23は、S_A,S_Bの平
均値を求め、この出力をS_Mとして出力する。コンパレータ30
にては、このS_MとA/D変換器29の出力データＳとの間で
その大小が比較され、ＳがS_Mより大きくなった時点で、
Ｄフリップフロップ31,32に対してそのデータ入出力を
禁止する。よって第15図（ロ）に示したように、等化パ
ルス前縁Ｅ近傍のサンプル値S_DがS_Mより大きくなったと
ころで、Ｄフリップフロップ31,32は動作を停止し、そ
れぞれS_D,S_Cなるデータを保持する（S_C＜S_M＜S_D）。

減算器33,34は、上記各サンプルデータに対しそれぞれ
（S_D−S_C），（S_M−S_C）を求め、一方、割算回路35Aはを求めて出力し、２倍化回路36Aはその２倍の出力を求めて出力する。

ここでS_C,S_M,S_Dの位置関係と、S_Nの値との関係について
説明する。なお、別途詳しく説明するが、A/D変換回路2
9やＤフリップフロップ回路31,32および、CCDトランス
バーサルフィルタ３、シフトレジスタ８等は、バースト
抽出回路38Aや、それによって抽出されたバースト信号
によって動作するPLL回路39Aの出力に関係したクロック
（繰り返し周波数f_Cのクロック）によって駆動されるも
のとする。その周波数は勿論、従来と同じ3f_SCである。

今、第15図（ハ）のように、S_Mが丁度、S_CとS_Dの中間に
存在していたとする。この場合、当然、S_Nは１である。
次に第15図（ニ）のように、S_MがS_Dに近いところに存在
していたとすると、S_Nは１より大きくなる。ただし、２
以上とはならない。最後に第15図（ホ）のように、S_Mが
S_Cに近ければS_Nは１より小さくなる。ただし、負にはな
らない。よって、S_Nの値は０＜S_N＜２に存在しS_Nの値で
もって、等化パルス前縁Ｅの中点とクロックの位相差を
検出することができる。

すなわち、S_Nが１であれば、位相差φは180゜、S_Nが２
であれば（２に近ければ）360゜、S_Nが０であれば（０
に近ければ）０゜となる。つまりφとS_Nの間には φ＝180゜・S_N（度）なる関係が成立する。

そこで、今、この位相差を補正し、その結果、クロック
と等化パルス前縁の中点の位相差を０とすることを考え
る。第14図において、デコーダ37A,移相回路40A,スイッ
チ41Aがこれを実行する。移相回路40Aは、多数のバッフ
ァの持続接続から成り、入力されたPLL回路39からのク
ロック（3f_SC）に対し、総合で１クロック分の遅延を行
なう。また、各バッファの出力はスイッチ41Aへ送られ
ており、デコーダ37Aの出力に応じて、適当な位相のク
ロックが選択できるようになっている。

したがって、２倍化回路36Aの出力S_Nに基づいて、この
位相差を補正するようなクロックをデコーダ37A、およ
び、スイッチ41Aによって選択し、これをクロックf_Cと
して利用し、各部へ送る。これにより、等化パルスの前
縁Ｅの中点とクロックの位相が完全に一致することにな
る。

次に、上述のように、前縁Ｅの中点とクロックの位相が
完全に一致していれば、同一のクロックを使用している
限り、自動的に垂直同期信号Ｆの前縁とも位相が一致す
ることを説明する。前述の（１）式から次式が得られ
る。

したがって周波数数f_Ｈ/2，換言すれば、周期2H間に
は、整数個なる3f_SCのクロックが存在することとなる。
第15図（イ）のようにＥとＦは2Hだけ離れているので、
Ｆの中点とクロックの位相差は０であり、位相が完全に
一致する。したがって、コンパレータ42Aにて、タイミ
ング発生回路28から指定されるタイミングパルスＣの間
だけ、A/D変換回路29の出力データＳと平均値回路23の
出力S_Mとのデータの比較を行なう。ＳとS_Mが一致したと
ころがＦの中点であり、一致点からシフトレジスタ８を
動作させれば良い。

このような過程を、毎フィールド行なえば、常に、垂直
同期信号前縁Ｆの中点とクロックの位相およびシフトレ
ジスタ８の動作開始点を一致させることができ、したが
ってゴーストの遅延時間の計測を正しく行なうことがで
きる。なお、上記のようにして発生したクロックf_Cを用
いて、A/D変換回路29、CCDトランスバーサルフィルタ
３、シフトレジスタ８等、各ブロックを駆動するのは勿
論、言うまでもない。

上記実施例においては、例えば、以下のような代替手段
を用いても基本的な効果は同じである。

ノイズによる影響がある場合は、コンパレータ42AはＳ
とS_Mの完全な一致を検出するのではなくある誤差範囲を
定め、その範囲内でＳとS_Mが一致したところで、シフト
レジスタ８を動作させても良い。また、前記位相補正さ
れたクロックf_Cにてシフトレジスタ８を駆動する限り
は、シフトレジスタ８の動作開始を指定する信号は、上
記のようなディジタル回路で構成せずに、第５図（イ）
で示したアナログ回路を主体とした方法で発生させても
良い。

また、やはり、ノイズの影響がある場合には、サンプル
パルスA,Bはその立上がり、および、立ち下がりに対応
したサンプル値をサンプルするのではなく、立上がりか
ら立下がりまでの区間のデータを平均したものでも良
い。この場合、ノイズがランダムであれば、大きなS/N
改善効果を得ることができる。

また上記実施例では、垂直同期信号前縁Ｆの中点とサン
プリングクロックの位相を合致させるため、それより2H
だけ前に存在する等化パルスＥを利用した。しかし、垂
直同期信号前縁のみを利用することも勿論可能である。
この場合サンプリングクロックと垂直同期信号の関係は
前述のとおり1/4クロックずつシフトしてゆくので、ま
ず最初のフィールドで位相差を検出し、次のフィールド
の垂直同期信号が到来する前に（前記位相差−1/4クロ
ック）だけの位相シフトを行ってゴーストを検出する。
一方、そのフィールドにおいても垂直同期信号とサンプ
ルクロックとの位相差を検知しておき、次のフィールド
にて（該位相差−1/4クロック）だけの補正を行ない、
以下順次これをくり返せば良い。

次にPLL回路39Aと移相回路40Aの詳細な構成について説
明する。第16図はこの両者を示すブロック図であり、同
図において43Bは位相検波回路（位相比較器）、44BはLP
F（低域通過フィルタ）、45BはVCO（電圧制御発振
器）、46Bは３分周回路、47Bは位相検波回路（位相比較
器）、48BはLPF、49Bはバッファ回路（多段タップ
付）、50Bは３分周回路である。PLL回路39Aはバースト
抽出回路38Aにて抽出されたカラーバースト信号（周波
数f_SC）を基準にして、VCO45Bから3f_SCなるクロックを
得る。

このクロックはバッファ回路49Bへ送られる。バッファ
回路49Bはその電源電圧の大小により出力の遅延時間が
変わるものであり、電源電圧の変化範囲V_CC±αにて、
総合で0.5〜1.5クロック（47ns〜140ns）程度変わるも
のとする。バッファ回路49Bの出力は３分周回路50Bにて
３分周され、位相検波回路47Bにてカラーバースト信号
（f_SC）と位相が比較され、LPF48Bを経由してバッファ
回路49Bの電源電圧を制御する。

このようにPLL回路39Aと、移相回路40Aの中のPLL回路
は、カラーバースト信号という同一の基準信号で動作
し、３分周回路46B,50Bは同一のリセット信号で動作
し、また位相検波回路43B,47Bは全く同一であるため、V
CO45Bの出力の位相と、バッファ回路49Bの出力の位相は
一致する。すなわち、バッファ回路49Bの入力と出力と
では丁度１クロック（93ns）だけの時間差を持つことと
なる。よって、バッファの段数をＮとすれば、１段当た
りτｄ＝93/N（ns）の遅延時間を持つクロックが得られ
ることとなる。

いま、１段当たりの遅延時間を3ns程度とすれば、Ｎ＝3
1とすることで１段当たりの位相シフト量φはが得られ、十分高い精度の補正ができることになる。

以上の例は、ゴースト除去の基準信号として、垂直同期
信号を用いることとし、かつ、ゴースト除去のアルゴリ
ズムとしては、いわゆるZF（ゼロフォーシング）法を使
うものとした。ゴースト除去の基準として専用のパルス
状の信号を用い、さらに、アルゴリズムとして相関法を
使用した場合についても同様に効果があることは、先に
説明した所と変わる所がない。

〔発明の効果〕

以上述べたように本発明によれば、ゴースト除去のため
の時間基準信号とそのサンプリングクロックが所定の同
期関係になるようにサンプリングクロックの周波数を選
定するとともに、それら両者間の位相差を自動的に検知
して位相差が零になるように補正するため、検出したゴ
ースト信号とそれを除去するよう動作するタップ増幅器
との対応が正しくとれるようになる。このため、従来問
題となっていた輪郭部のゴースト消残りを改善すること
ができ、良好なゴースト除去効果が得られるという効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例の要部、すなわちゴースト除
去装置の中で、特にサンプリングクロックを発生させる
部分のブロック図、第２図はゴースト除去装置全体を示
すブロック図、第３図はトランスバーサルフィルタのブ
ロック図、第４図はゴーストの検出を示す信号波形図、
第５図（イ）はゲートパルス作成部Ｍ′のブロック図、
第５図（ロ）は各部信号の波形図、第６図はゴーストの
検出を示す信号波形図、第７図は本発明の第１の実施例
におけるサンプリング位相差検出方法を示す信号波形
図、第８図は特定の位相差をもつクロックを発生させる
部分のブロック図、第９図は本発明の第２の実施例の要
部を示すブロック図、第10図は相関アルゴリズムを実現
するブロック図、第11図は第10図の回路動作説明のため
の信号波形図、第12図は本発明の第３の実施例の要部を
示すブロック図、第13図は第12図の回路動作説明のため
の信号波形図、第14図は本発明の第４の実施例の要部を
示すブロック図、第15図は第14図の回路動作説明のため
の信号波形図、第16図は第14図における要部の詳細を示
すブロック図、である。符号の説明１……ビデオ信号入力端子、20……クランプ回路、21,2
2……サンプルホールド回路、23……平均値化回路、27
……同期信号分離回路、28……タイミング発生回路、29
……A/D変換回路、30……コンパレータ、31,32……Ｄフ
リップフロップ、33,34,35……減算回路、36……割算回
路、37……２倍化回路、38……コンパレータ、39……減
算回路、40……スイッチ、42……レジスタ、43……デコ
ーダ、45……PLL回路、46……移相回路、47……スイッ
チ回路、56……D/A変換器

Claims

【特許請求の範囲】

【請求項１】遅延回路と複数のタップとを含みその各々
の利得が可変できるトランスバーサルフィルタと、前記
フィルタに含まれている各タップの利得を記憶するタッ
プ利得メモリと、ビデオ信号に含まれる予め定められた
基準信号に対するゴースト成分の存在位置を検出する手
段と、検出された該存在位置を記憶するレジスタと、前
記レジスタに書き込まれた情報に従って前記タップ利得
メモリに記憶されているタップ利得データを修正する手
段と、修正された該データに従って前記フィルタ内の各
タップの利得を制御することにより、該フィルタを通過
したビデオ信号からゴースト成分を除去する手段と、前
記遅延回路および前記レジスタを少なくも含む諸回路の
駆動用クロックパルスを発生するクロック発生回路と、
から成るゴースト除去装置において、前記クロック発生回路から発生するクロックパルスの繰
り返し周波数f_Cを f_C＝ｋ・f_SC（但し、f_SCはビデオ信号の色副搬送波周波
数）とし、かつｋは、〔（３×５×５×５×７×７×13）／（２×２）〕・ｋ＝整数なる関係式を満足する値であるように定めると共に、前記基準信号と前記クロックパルス発生回路から発生し
たクロックパルスとの間の位相差を検出する位相差検出
手段と、検出された該位相差が解消するように前記クロ
ックパルス発生回路から発生するクロックパルスの発生
位相をシフトさせる位相シフト手段と、を備えたことを
特徴とするゴースト除去装置。
【請求項２】特許請求の範囲第１項記載のゴースト除去
装置において、前記基準信号は、或る第１の信号レベル
から第２の信号レベルへステップ状に信号レベルが変化
する信号レベル急変部分を含む信号であり、そして前記位相差検出手段は、前記第１の信号レベルと
第２の信号レベルとの平均値を求める手段と、前記クロ
ックパルスの一つを用いて前記信号レベル急変部分をサ
ンプリングする第１のサンプリング手段と、該クロック
パルスに続く次のクロックパルスを用いて前記信号レベ
ル急変部分をサンプリングする第２のサンプリング手段
と、前記第１のサンプリング手段によりサンプリングさ
れた第１のサンプル値と第２のサンプリング手段により
サンプリングされた第２のサンプル値と前記平均値とか
ら演算により前記位相差を算出する手段と、から成るこ
とを特徴とするゴースト除去装置。
【請求項３】特許請求の範囲第１項記載のゴースト除去
装置において、前記基準信号はインパルス状の信号から
成っており、そして前記位相差検出手段は、前記クロックパルスのう
ちの或る第１、第２および第３と連続的に続く三つのク
ロックパルスを用いて前記インパルス状信号をそれぞれ
サンプリングする第１、第２および第３の各サンプリン
グ手段と、前記第１のサンプリング手段によりサンプリ
ングされた第１のサンプル値と第２のサンプリング手段
によりサンプリングされた第２のサンプル値と第３のサ
ンプリング手段によりサンプリングされた第３のサンプ
ル値とから演算により前記位相差を算出する手段と、か
ら成ることを特徴とするゴースト除去装置。
【請求項４】特許請求の範囲第１項乃至第３項における
任意の一つに記載のゴースト除去装置において、前記位
相シフト手段は、入力されたクロックパルスを複数段の
タップからそれぞれ並列に取り出すようにした複数段の
タップ付遅延回路と、該タップ付遅延回路へ入力される
クロックパルスと該タップ付遅延回路の最終段から出力
されるクロックパルスとの間の位相差を求めて該位相差
が所定量になるように前記タップ付遅延回路の各段の遅
延量を制御する手段と、前記タップ付遅延回路の複数段
のタップからそれぞれ並列に取り出される複数のクロッ
クパルスのうち、基準信号とクロックパルス発生回路か
ら発生したクロックパルスとの間の検出された位相差に
従って、任意の一つを選択して出力するスイッチ回路
と、から成ることを特徴とするゴースト除去装置。
【請求項５】特許請求の範囲第１項乃至第３項における
任意の一つに記載のゴースト除去装置において、前記位
相シフト手段は、ビデオ信号より抽出されたカラーバー
スト信号を基準にして作成され、その所定倍数の繰り返
し周波数をもつクロックパルスを入力され、その入力さ
れたクロックパルスを複数段のタップからそれぞれ並列
に取り出すようにした複数段のタップ付遅延回路と、該
タップ付遅延回路の最終段の出力を所定倍分周しかつ前
記カラーバースト信号に位相同期させるPLL回路と、該P
LL回路の出力により前記タップ付遅延回路の各段の遅延
量を制御する手段と、前記タップ付遅延回路の複数段の
タップからそれぞれ並列に取り出される複数のクロック
パルスのうち、基準信号とクロックパルス発生回路から
発生したクロックパルスとの間の検出された位相差に従
って、任意の一つを選択して出力するスイッチ回路と、
から成ることを特徴とするゴースト除去装置。