JPH0758586A - 高周波回路装置 - Google Patents
高周波回路装置Info
- Publication number
- JPH0758586A JPH0758586A JP20491693A JP20491693A JPH0758586A JP H0758586 A JPH0758586 A JP H0758586A JP 20491693 A JP20491693 A JP 20491693A JP 20491693 A JP20491693 A JP 20491693A JP H0758586 A JPH0758586 A JP H0758586A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- circuit device
- frequency circuit
- piezoelectric substrate
- surface acoustic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】
【目的】能動素子と受動素子を一体化することにより、
高集積かつ低価格の高周波回路装置を実現する。 【構成】従来は独立に設置されていた弾性表面波素子と
能動素子を、弾性表面波素子上に能動素子を搭載するこ
とにより一体化する。能動素子の整合回路の一部を弾性
表面波素子上に形成することにより、半導体基板のチッ
プ面積を低減し、高周波回路の低価格化を実現する。
高集積かつ低価格の高周波回路装置を実現する。 【構成】従来は独立に設置されていた弾性表面波素子と
能動素子を、弾性表面波素子上に能動素子を搭載するこ
とにより一体化する。能動素子の整合回路の一部を弾性
表面波素子上に形成することにより、半導体基板のチッ
プ面積を低減し、高周波回路の低価格化を実現する。
Description
【０００１】
【産業上の利用分野】本発明は、無線通信において電波
の送信または受信を行う高周波回路に最適な、小型，高
性能，低価格の高周波回路装置に係わる。
の送信または受信を行う高周波回路に最適な、小型，高
性能，低価格の高周波回路装置に係わる。
【０００２】
【従来の技術】従来の高周波回路装置では、例えば、特
開平4−30457号公報のように、GaAs半導体基板上にＧａ
ＡｓＦＥＴ，スパイラルインダクタンス，抵抗素子，容
量素子，分布定数線路を形成した能動チップと同じく、
GaAs半導体基板上にスパイラルインダクタンス，抵抗素
子，容量素子，分布定数線路からなる受動チップとを別
々に形成し、同一平面内にマウントした、マルチチップ
モジュール型の高周波回路装置が提案されていた。
開平4−30457号公報のように、GaAs半導体基板上にＧａ
ＡｓＦＥＴ，スパイラルインダクタンス，抵抗素子，容
量素子，分布定数線路を形成した能動チップと同じく、
GaAs半導体基板上にスパイラルインダクタンス，抵抗素
子，容量素子，分布定数線路からなる受動チップとを別
々に形成し、同一平面内にマウントした、マルチチップ
モジュール型の高周波回路装置が提案されていた。
【０００３】
【発明が解決しようとする課題】携帯電話に代表される
移動体通信端末の高周波回路部では、小型化，高性能化
と共に低価格化が追及されている。先に述べた従来技術
(特開平4−30457号公報)では高周波回路装置を能動素子
部と受動素子部に２分割することにより、素子の歩留ま
りを向上させ、コストの低減を図っている。しかしなが
ら、従来技術においては、スパイラルインダクタンス，
ギャップ容量等のように、高性能化を追及する際に大面
積が必要な受動回路素子を形成するための基板として、
半導体基板を使用する。半導体基板の基板面積は、デバ
イスコストを左右する主要因の一つであるので、従来技
術による、コスト低減には限界があった。
移動体通信端末の高周波回路部では、小型化，高性能化
と共に低価格化が追及されている。先に述べた従来技術
(特開平4−30457号公報)では高周波回路装置を能動素子
部と受動素子部に２分割することにより、素子の歩留ま
りを向上させ、コストの低減を図っている。しかしなが
ら、従来技術においては、スパイラルインダクタンス，
ギャップ容量等のように、高性能化を追及する際に大面
積が必要な受動回路素子を形成するための基板として、
半導体基板を使用する。半導体基板の基板面積は、デバ
イスコストを左右する主要因の一つであるので、従来技
術による、コスト低減には限界があった。
【０００４】更に、移動体通信端末の高周波回路部は、
一般的に高周波フィルタを必要とするが、従来例におい
ては高周波フィルタをも含む小型化，集積化について配
慮がなされていない。
一般的に高周波フィルタを必要とするが、従来例におい
ては高周波フィルタをも含む小型化，集積化について配
慮がなされていない。
【０００５】本発明の目的は、受動回路素子と能動回路
素子を容易な手段で一体化することにより、高周波回路
素子の小型・集積化、更には低価格化を実現することに
ある。
素子を容易な手段で一体化することにより、高周波回路
素子の小型・集積化、更には低価格化を実現することに
ある。
【０００６】
【課題を解決するための手段】本発明は上記の目的を達
成するため、弾性表面波デバイスチップ上にＧａＡｓ−
ＦＥＴ等の能動デバイスチップを搭載し、能動デバイス
用の整合回路素子の一部を弾性表面波デバイスチップ上
に形成し、弾性表面波デバイスチップと能動デバイスチ
ップとの間の電気的な接続を行う。
成するため、弾性表面波デバイスチップ上にＧａＡｓ−
ＦＥＴ等の能動デバイスチップを搭載し、能動デバイス
用の整合回路素子の一部を弾性表面波デバイスチップ上
に形成し、弾性表面波デバイスチップと能動デバイスチ
ップとの間の電気的な接続を行う。
【０００７】
【作用】本発明により、高周波フィルタ素子と能動素子
の一体化を実現し、更に、能動素子用の整合回路の一部
あるいはバイアス回路の一部を弾性表面波素子用の圧電
基板上に形成することにより、能動素子のチップ面積を
必要最小限に抑えることができる。この時、弾性表面波
が励振，伝搬する領域は、能動素子の搭載を避ける事に
より、弾性表面波素子の機能が、能動素子の搭載以前と
同一に保たれる。以上のように、弾性表面波素子の上に
能動素子を搭載することにより、能動素子のチップ面積
が低減され、デバイス全体の低価格化が達成される。
の一体化を実現し、更に、能動素子用の整合回路の一部
あるいはバイアス回路の一部を弾性表面波素子用の圧電
基板上に形成することにより、能動素子のチップ面積を
必要最小限に抑えることができる。この時、弾性表面波
が励振，伝搬する領域は、能動素子の搭載を避ける事に
より、弾性表面波素子の機能が、能動素子の搭載以前と
同一に保たれる。以上のように、弾性表面波素子の上に
能動素子を搭載することにより、能動素子のチップ面積
が低減され、デバイス全体の低価格化が達成される。
【０００８】
【実施例】以下、本発明の実施例を図１乃至図３を用い
て詳細に説明する。図１は本発明が提供する高周波回路
のブロック図の一例を示している。１の低雑音増幅器で
微弱な電波を増幅した後に、２の高周波フィルタで、不
要な周波数成分を取り除くようになっている。このよう
な回路は、一般の無線装置では必ず必要となるものであ
り、従来は独立に設計された低雑音増幅器と高周波フィ
ルタを接続することで実現されていた。
て詳細に説明する。図１は本発明が提供する高周波回路
のブロック図の一例を示している。１の低雑音増幅器で
微弱な電波を増幅した後に、２の高周波フィルタで、不
要な周波数成分を取り除くようになっている。このよう
な回路は、一般の無線装置では必ず必要となるものであ
り、従来は独立に設計された低雑音増幅器と高周波フィ
ルタを接続することで実現されていた。
【０００９】図２は図１で示したブロック図の内容を等
価回路で表わしたものである。図中の３は半導体基板上
に形成されたＦＥＴ、４はＦＥＴのインピーダンスを外
部インピーダンスと整合させるための容量、５はＦＥＴ
のインピーダンスを外部インピーダンスと整合させるた
めのインダクタンス、６はＦＥＴのバイアス回路を形成
するインダクタンス、７はＦＥＴのバイアス回路を形成
する抵抗、７はＦＥＴのバイアス回路を形成する抵抗、
８はＦＥＴのバイアス回路を形成する容量を示してい
る。従来の技術においては、４，５，６，７，８の各構
成要素は半導体基板の上に形成されていた。図中の９，
１０は高周波フィルタを構成する弾性表面波共振器を、
１１は高周波フィルタを構成するギャップ容量を示して
いる。従来の技術では、圧電体基板上には９，１０，１
１等のように弾性表面波フィルタを構成する構成要素の
みを形成していた。
価回路で表わしたものである。図中の３は半導体基板上
に形成されたＦＥＴ、４はＦＥＴのインピーダンスを外
部インピーダンスと整合させるための容量、５はＦＥＴ
のインピーダンスを外部インピーダンスと整合させるた
めのインダクタンス、６はＦＥＴのバイアス回路を形成
するインダクタンス、７はＦＥＴのバイアス回路を形成
する抵抗、７はＦＥＴのバイアス回路を形成する抵抗、
８はＦＥＴのバイアス回路を形成する容量を示してい
る。従来の技術においては、４，５，６，７，８の各構
成要素は半導体基板の上に形成されていた。図中の９，
１０は高周波フィルタを構成する弾性表面波共振器を、
１１は高周波フィルタを構成するギャップ容量を示して
いる。従来の技術では、圧電体基板上には９，１０，１
１等のように弾性表面波フィルタを構成する構成要素の
みを形成していた。
【００１０】図中の１２は弾性表面波フィルタと接地電
位間を接続するボンディングワイヤによって生じるイン
ダクタンス、１３は弾性表面波フィルタと外部回路を接
続するためのボンディングワイヤによって生じるインダ
クタンス、１４は圧電基板上の弾性表面波フィルタと半
導体基板上の能動素子を接続するためのボンディングワ
イヤによって生じるインダクタンス、１５は半導体基板
上の能動素子と外部回路を接続するためのボンディング
ワイヤによって生じるインダクタンスを示している。
位間を接続するボンディングワイヤによって生じるイン
ダクタンス、１３は弾性表面波フィルタと外部回路を接
続するためのボンディングワイヤによって生じるインダ
クタンス、１４は圧電基板上の弾性表面波フィルタと半
導体基板上の能動素子を接続するためのボンディングワ
イヤによって生じるインダクタンス、１５は半導体基板
上の能動素子と外部回路を接続するためのボンディング
ワイヤによって生じるインダクタンスを示している。
【００１１】前述のように、従来技術では能動素子とそ
れに付随する回路は半導体基板上に、弾性表面波フィル
タとそれに付随する回路は圧電体基板上に形成されてい
た。ＦＥＴのインピーダンスを外部インピーダンスと整
合させるためのインダクタンス５は一般にスパイラルイ
ンダクタンスとして実現されるが、高性能化のために
は、基板上の占有面積を大きくせざるを得ない。このた
め、比較的、基板コストの高い、半導体基板上の面積の
大部分はスパイラルインダクタンスで占有されることに
なり、高周波回路の低価格化を阻害する一因となってい
る。
れに付随する回路は半導体基板上に、弾性表面波フィル
タとそれに付随する回路は圧電体基板上に形成されてい
た。ＦＥＴのインピーダンスを外部インピーダンスと整
合させるためのインダクタンス５は一般にスパイラルイ
ンダクタンスとして実現されるが、高性能化のために
は、基板上の占有面積を大きくせざるを得ない。このた
め、比較的、基板コストの高い、半導体基板上の面積の
大部分はスパイラルインダクタンスで占有されることに
なり、高周波回路の低価格化を阻害する一因となってい
る。
【００１２】そこで、本発明では、図２の一点鎖線で囲
まれた３，４，６，７，８の構成要素を半導体基板上に
形成し、点線で囲まれた、５，９，１０，１１の構成要
素を圧電体基板上に形成する。
まれた３，４，６，７，８の構成要素を半導体基板上に
形成し、点線で囲まれた、５，９，１０，１１の構成要
素を圧電体基板上に形成する。
【００１３】図３は本発明の構成を実体図で示したもの
である。金属性あるいはセラミック性のパッケージ１６
内に圧電体基板１７が実装され、圧電体基板１７の上に
図２の中で点線で囲まれた、５，９，１０，１１が形成
されている。更に圧電体基板１７上の非パターン部即
ち、弾性表面波を励振，伝搬させる領域及び、電極パッ
ド意外の部分に半導体基板１８が実装されており、半導
体基板１８上には図２の一点鎖線で囲まれた３，４，
６，７，８が形成されている。
である。金属性あるいはセラミック性のパッケージ１６
内に圧電体基板１７が実装され、圧電体基板１７の上に
図２の中で点線で囲まれた、５，９，１０，１１が形成
されている。更に圧電体基板１７上の非パターン部即
ち、弾性表面波を励振，伝搬させる領域及び、電極パッ
ド意外の部分に半導体基板１８が実装されており、半導
体基板１８上には図２の一点鎖線で囲まれた３，４，
６，７，８が形成されている。
【００１４】半導体基板を搭載する領域を上記の非パタ
ーン部に限定することにより、半導体素子の搭載によ
る、弾性表面波素子の性能劣化を防ぐことが出来る。更
に、半導体基板１８上の電極パッドと外部端子電極１
９，圧電体基板１７上の電極パッドと外部端子電極１
９、および半導体基板１８上の電極パッドと圧電体基板
１７上の電極パッドはそれぞれ、１５，１３，１４のボ
ンディングワイヤで接続され、電気的接続が可能とな
る。圧電体基板１７のチップの上に半導体基板１８のチ
ップを実装することは通常の導電性接着剤では、チップ
の大きさが小さくなると、実現が困難になってくる。
ーン部に限定することにより、半導体素子の搭載によ
る、弾性表面波素子の性能劣化を防ぐことが出来る。更
に、半導体基板１８上の電極パッドと外部端子電極１
９，圧電体基板１７上の電極パッドと外部端子電極１
９、および半導体基板１８上の電極パッドと圧電体基板
１７上の電極パッドはそれぞれ、１５，１３，１４のボ
ンディングワイヤで接続され、電気的接続が可能とな
る。圧電体基板１７のチップの上に半導体基板１８のチ
ップを実装することは通常の導電性接着剤では、チップ
の大きさが小さくなると、実現が困難になってくる。
【００１５】この問題を解決する手段として、近年実用
化された、高分子系熱粘性の接着剤(例えば：STAYSTIC
〔USA〕社製STAYSTIC）を使用した例を説明する。熱粘
性接着剤は加熱により粘性が低下し、常温では硬化する
という特徴を有する。半導体基板のプロセス工程終了
後、ウェハー裏面に熱粘性接着剤を塗布する。乾燥の
後、ウェハーをチップサイズにスクライブし、加熱雰囲
気で圧電体基板上にダイボンドすればチップ−オン−チ
ップの構造が実現される。熱粘性の接着剤は導電性，絶
縁性，熱伝導性等の種類が豊富であるので、必要に応じ
て、最適なものを選択することができる。
化された、高分子系熱粘性の接着剤(例えば：STAYSTIC
〔USA〕社製STAYSTIC）を使用した例を説明する。熱粘
性接着剤は加熱により粘性が低下し、常温では硬化する
という特徴を有する。半導体基板のプロセス工程終了
後、ウェハー裏面に熱粘性接着剤を塗布する。乾燥の
後、ウェハーをチップサイズにスクライブし、加熱雰囲
気で圧電体基板上にダイボンドすればチップ−オン−チ
ップの構造が実現される。熱粘性の接着剤は導電性，絶
縁性，熱伝導性等の種類が豊富であるので、必要に応じ
て、最適なものを選択することができる。
【００１６】以上、図１乃至図３を用いて、本発明の有
用性を説明した。上記の実施例においては低雑音増幅器
と高周波フィルタの組合せを例示したが、本発明の有用
性は前記の組合せに限らず、例えば、高出力増幅器と高
周波フィルタ，高周波ミクサと高周波フィルタ，ＶＣＯ
と高周波フィルタ，ＶＣＯの能動回路とＶＣＯの弾性表
面波共振器、および、これらの組合せでも有用なことは
言うまでもない。
用性を説明した。上記の実施例においては低雑音増幅器
と高周波フィルタの組合せを例示したが、本発明の有用
性は前記の組合せに限らず、例えば、高出力増幅器と高
周波フィルタ，高周波ミクサと高周波フィルタ，ＶＣＯ
と高周波フィルタ，ＶＣＯの能動回路とＶＣＯの弾性表
面波共振器、および、これらの組合せでも有用なことは
言うまでもない。
【００１７】
【発明の効果】本発明により、高周波フィルタ素子と能
動素子の一体化を実現し、更に、能動素子用の整合回路
の一部あるいはバイアス回路の一部を弾性表面波素子用
の圧電基板上に形成することにより、能動素子のチップ
面積を必要最小限に抑えることができる。能動素子のチ
ップ面積を小さくすることにより、デバイス全体の低価
格化が達成される。
動素子の一体化を実現し、更に、能動素子用の整合回路
の一部あるいはバイアス回路の一部を弾性表面波素子用
の圧電基板上に形成することにより、能動素子のチップ
面積を必要最小限に抑えることができる。能動素子のチ
ップ面積を小さくすることにより、デバイス全体の低価
格化が達成される。
【図１】ブロック図。
【図２】等価回路図。
【図３】実体図。
１…低雑音増幅器、２…高周波フィルタ、３…ＦＥＴ、
４…容量素子、５…インダクタンス、６…インダクタン
ス、７…抵抗素子、８…容量素子、９…弾性表面波共振
器、１０…弾性表面波共振器、１１…ギャップ容量、１
２…接続ワイヤ（インダクタンス）、１３…接続ワイヤ
（インダクタンス）、１４…接続ワイヤ（インダクタン
ス）、１５…接続ワイヤ（インダクタンス）、１６…パ
ッケージ、１７…圧電体基板、１８…半導体基板、１９
…外部端子電極。
４…容量素子、５…インダクタンス、６…インダクタン
ス、７…抵抗素子、８…容量素子、９…弾性表面波共振
器、１０…弾性表面波共振器、１１…ギャップ容量、１
２…接続ワイヤ（インダクタンス）、１３…接続ワイヤ
（インダクタンス）、１４…接続ワイヤ（インダクタン
ス）、１５…接続ワイヤ（インダクタンス）、１６…パ
ッケージ、１７…圧電体基板、１８…半導体基板、１９
…外部端子電極。
Claims (10)
- 【請求項１】能動回路素子と受動回路素子の一部およ
び、これらと接続された電極パッドを有する少なくとも
一個の半導体基板と、薄膜櫛型電極によって、弾性表面
波の発生・検出を行う弾性表面波素子と受動回路素子の
一部および、これらと接続された電極パッドを有する少
なくとも一個の圧電体基板からなり、該圧電体基板上面
に該半導体基板を搭載し、該半導体基板上の電極パッド
と該圧電体基板間を配線したことを特徴とする高周波回
路装置。 - 【請求項２】請求項１の高周波回路装置において、該半
導体基板は該弾性表面波素子上の弾性表面波の発生・検
出を行うための櫛型電極部分および、弾性表面波の伝搬
する領域以外の領域に搭載されることを特徴とする高周
波回路装置。 - 【請求項３】請求項１または２記載の圧電体基板上の電
極パッドと半導体基板上の電極パッドの接続を、ワイヤ
ボンディングで行ったことを特徴とする高周波回路装
置。 - 【請求項４】請求項１ないし３のいずれか記載の圧電体
基板の上面と半導体基板の下面に、熱粘性接着剤を挿入
することにより、該圧電体基板と該半導体基板の接続を
行ったことを特徴とする高周波回路装置。 - 【請求項５】請求項１または２記載の圧電体基板上の電
極パッドと半導体基板上の電極パッドの接続を、フリッ
プチップボンディグで行ったことを特徴とする高周波回
路装置。 - 【請求項６】請求項１ないし５項のいずれか記載の圧電
体基板上に形成した受動回路素子には、スパイラルイン
ダクタンスまたは分布定数線路またはギャップ容量を含
む事を特徴とする高周波回路装置。 - 【請求項７】請求項１ないし６のいずれか項記載の半導
体基板上に形成した受動回路素子には、層間容量または
ギャップ容量または分布定数線路または抵抗素子を含む
事を特徴とする高周波回路装置。 - 【請求項８】請求項１ないし７項のいずれか記載の圧電
性基板上に形成した受動回路素子は、半導体基板上に形
成した、能動素子のインピーダンス整合回路の一部ある
いは、能動素子のバイアス回路の一部として、機能する
ことを特徴とする高周波回路装置。 - 【請求項９】請求項１ないし８項のいずれか記載の圧電
性基板は、水晶あるいはＬｉＮbＯ3、あるいはＬｉＴａ
Ｏ3、あるいはＬｉ2Ｂ4Ｏ7、あるいは薄膜成長させたＺ
ｎＯ、あるいはＡｌＮであることを特徴とする高周波回
路装置。 - 【請求項１０】請求項１ないし９項のいずれか記載の半
導体基板は、Ｓｉあるいは、ＧａＡｓあるいは、ＩｎＰ
であることを特徴とする高周波回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20491693A JPH0758586A (ja) | 1993-08-19 | 1993-08-19 | 高周波回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20491693A JPH0758586A (ja) | 1993-08-19 | 1993-08-19 | 高周波回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758586A true JPH0758586A (ja) | 1995-03-03 |
Family
ID=16498506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20491693A Pending JPH0758586A (ja) | 1993-08-19 | 1993-08-19 | 高周波回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758586A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160110028A (ko) * | 2015-03-09 | 2016-09-21 | (주)와이솔 | 필터 모듈 |
| US10171063B2 (en) | 2015-03-09 | 2019-01-01 | Wisol Co., Ltd. | Filter module |
-
1993
- 1993-08-19 JP JP20491693A patent/JPH0758586A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160110028A (ko) * | 2015-03-09 | 2016-09-21 | (주)와이솔 | 필터 모듈 |
| US10171063B2 (en) | 2015-03-09 | 2019-01-01 | Wisol Co., Ltd. | Filter module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339309B2 (en) | Surface mount crystal oscillator | |
| KR100844234B1 (ko) | 박막 압전 공진기 및 그 제조 방법 | |
| US7176599B2 (en) | Surface acoustic wave device and method of producing the same | |
| JPH05267403A (ja) | 高周波モジュール | |
| US11750172B2 (en) | Multilayer piezoelectric substrate | |
| US20220286110A1 (en) | Acoustic wave device, module having the same | |
| US20230006708A1 (en) | Radio frequency module and communication device | |
| US20230066774A1 (en) | High frequency module and communication apparatus | |
| US20230121885A1 (en) | High frequency module and communication apparatus | |
| JP3702050B2 (ja) | 弾性境界波デバイス | |
| JPH0832402A (ja) | 弾性表面波装置、移動無線機用分波器および移動無線装置 | |
| JPH05291864A (ja) | 弾性表面波素子実装回路とその製造方法 | |
| JP3744828B2 (ja) | 半導体装置 | |
| JPH0758586A (ja) | 高周波回路装置 | |
| JP2020156059A (ja) | 弾性波デバイス、フィルタおよびマルチプレクサ | |
| US20220166407A1 (en) | Radio-frequency module and communication device | |
| JP3779389B2 (ja) | 弾性境界波デバイス及びその製造方法 | |
| JPH09162691A (ja) | 弾性表面波素子を有する半導体装置およびその製造方法 | |
| JP2022113172A (ja) | 弾性波デバイス | |
| JP2002026656A (ja) | Ｓａｗ発振器 | |
| JP3389530B2 (ja) | 半導体装置 | |
| JP7465515B1 (ja) | 弾性波デバイス | |
| JP2003087093A (ja) | 弾性表面波フィルタ | |
| US20230225212A1 (en) | Method of making packages with multi-layer piezoelectric substrate | |
| WO2022259763A1 (ja) | 高周波モジュール、通信装置及び高周波モジュールの製造方法 |