JPH0758326A - Semiconductor device with sensor element - Google Patents

Semiconductor device with sensor element

Info

Publication number
JPH0758326A
JPH0758326A JP20381893A JP20381893A JPH0758326A JP H0758326 A JPH0758326 A JP H0758326A JP 20381893 A JP20381893 A JP 20381893A JP 20381893 A JP20381893 A JP 20381893A JP H0758326 A JPH0758326 A JP H0758326A
Authority
JP
Japan
Prior art keywords
region
sensor
semiconductor
collector
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20381893A
Other languages
Japanese (ja)
Other versions
JP3123309B2 (en
Inventor
Hitoshi Sumida
仁志 澄田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP05203818A priority Critical patent/JP3123309B2/en
Publication of JPH0758326A publication Critical patent/JPH0758326A/en
Application granted granted Critical
Publication of JP3123309B2 publication Critical patent/JP3123309B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To surely detect on-voltage at abnormal time by making the electrode, conduction-contacted to an emitter semiconductor region, contain the first conduction type high concentration region which partially causes short circuit at a base semiconductor region. CONSTITUTION:At a sensor cell part CS, a partial n<++>-type anode short region 30 is formed on the main surface side within a buffer region 14a. At the anode short region 30, a drift region 13a is, through a diffusion resistor rx of the buffer region 14a, connected to a collector electrode, and a collector region (emitter of transistor) is partially short-circuited. With this, since the sensor cell part CS shows step-like current waveform at abnormal time such as gate voltage drop and load short-circuit, its step width is available as detection margin, so, even if there is irregularity in element characteristics due to irregularity in manufacture process condition, detection error is absorbed its detection margin. Therefore, abnormality detection with high precision is realized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、主パワースイッチング
素子のオン電圧(動作電圧)を検出するためのセンサ半
導体構造が付帯するセンサ素子付き半導体装置に関し、
特に、そのセンサ半導体構造の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device with a sensor element attached with a sensor semiconductor structure for detecting an on-voltage (operating voltage) of a main power switching element,
In particular, it relates to improvements in its sensor semiconductor structure.

【0002】[0002]

【従来の技術】パワー素子をスイッチング素子として用
いたスイッチング回路においては、パワー素子を駆動す
る制御回路部の異常や負荷短絡異常を瞬時にオン電圧の
変化として検出してパワー素子を速やかに遮断(オフ状
態)するために、パワー素子が作り込まれたチップ(基
板)にパワー素子の作り込み規模(占有面積)に比して
微小の規模を持ち、且つパワー素子の素子構造と同形の
構造を有するセンサ素子部(センサ半導体構造)を付帯
的に形成したセンサ素子付き半導体装置が用いられる。
図10はセンサ素子付き横型IGBT(伝導度変調型M
OSFET,絶縁ゲート型バイポーラトランジスタ)を
用いたスイッチング回路の一例を示す。このスイッチン
グ回路においては、ゲート制御回路1からのゲート制御
信号によってセンサ素子付き横型IGBT2はオン・オ
フ(開閉)し、例えばインダクタンス負荷Lが駆動され
る。センサ素子付き横型IGBT2は、図11の等価回
路に示すように、主IGBT部2AとセンサIGBT部
2aの並列接続により構成されている。この主IGBT
部2Aは、そのIGBTのコレクタ端子(アノード端
子)C(A)にエミッタ領域が接続されたpnp型バイ
ポーラトランジスタQpn p と、そのトランジスタのコレ
クタ領域とIGBTのエミッタ端子(カソード端子)E
(K)との間に接続されたコレクタ抵抗Rと、エミッタ
端子EとバイポーラトランジスタQpnp のベース領域と
を導通・遮断する多数キャリア注入用のnチャネル型M
OSFET(絶縁ゲート電界効果型トランジスタ)Fn
とから構成されている。また、センサIGBT部2a
も、そのIGBTのコレクタ端子(アノード端子)C
(A)にエミッタ領域が接続されたpnp型バイポーラ
トランジスタqpnp と、そのトランジスタのコレクタ領
域とIGBTのセンサエミッタ端子(センサカソード端
子)ES (KS )との間に接続されたコレクタ抵抗r
と、センサエミッタ端子ES とバイポーラトランジスタ
pnp のベース領域とを導通・遮断する多数キャリア注
入用のnチャネル型MOSFET(fn )とから構成さ
れている。このため、ゲート端子Gに高電位を印加する
と、MOSFET(Fn ,fn )が共にオン状態にな
り、エミッタ端子E,ES から多数キャリア(電子)が
pnp型バイポーラトランジスタQpnp ,qpnp のn型
ベース領域に注入され、その伝導度が変調されることに
よりpnp型バイポーラトランジスタQpn p ,qpnp
オン状態となってコレクタ抵抗R,rを介して大電流容
量の電流が流れる。センサIGBT部2aの素子作り込
み規模は主IGBT部2Aのそれよりも遙かに小さく形
成されており、センサIGBT部2aの電流容量は主I
GBT部2Aのそれに比して非常に僅かなものである。
またセンサIGBT部2aの半導体構造は主IGBT部
2Aのそれと相等しく、従って、図12に示すように、
センサIGBT部2aのコレクタ・エミッタ電圧VCE
対するコレクタ電流Ic の特性も、主IGBT部2Aの
特性に対して相似形を呈している。
2. Description of the Related Art In a switching circuit using a power element as a switching element, an abnormality in a control circuit section for driving the power element or a load short-circuit abnormality is instantly detected as a change in ON voltage, and the power element is quickly shut off ( In order to turn off (off state), the chip (substrate) on which the power element is built has a microscale compared to the built-in scale (occupied area) of the power element, and has the same structure as the element structure of the power element. A semiconductor device with a sensor element in which the sensor element part (sensor semiconductor structure) is additionally formed is used.
FIG. 10 shows a lateral IGBT (conductivity modulation type M with a sensor element).
An example of a switching circuit using an OSFET and an insulated gate bipolar transistor will be shown. In this switching circuit, the lateral IGBT 2 with a sensor element is turned on / off (opened / closed) by the gate control signal from the gate control circuit 1, and, for example, the inductance load L is driven. As shown in the equivalent circuit of FIG. 11, the lateral IGBT 2 with a sensor element is composed of a main IGBT unit 2A and a sensor IGBT unit 2a connected in parallel. This main IGBT
The part 2A includes a pnp bipolar transistor Q pn p having an emitter region connected to the collector terminal (anode terminal) C (A) of the IGBT, and the collector region of the transistor and the emitter terminal (cathode terminal) E of the IGBT.
An n-channel type M for injecting majority carriers for electrically connecting and disconnecting a collector resistance R connected between (K) and the emitter terminal E and the base region of the bipolar transistor Q pnp.
OSFET (insulated gate field effect transistor) F n
It consists of and. In addition, the sensor IGBT unit 2a
Also, the collector terminal (anode terminal) C of the IGBT
A pnp-type bipolar transistor q pnp having an emitter region connected to (A), and a collector resistance r connected between the collector region of the transistor and the sensor emitter terminal (sensor cathode terminal) E S (K S ) of the IGBT.
And a n-channel MOSFET (f n ) for injecting majority carriers for electrically connecting and disconnecting the sensor emitter terminal E S and the base region of the bipolar transistor q pnp . Therefore, when applying a high potential to the gate terminal G, MOSFET (F n, f n) is turned both turned on, the emitter terminal E, majority carriers from E S (electrons) pnp bipolar transistor Q pnp, q pnp Is injected into the n-type base region and its conductivity is modulated, whereby the pnp-type bipolar transistors Q pn p and q pnp are turned on, and a large current capacity current flows through the collector resistors R and r. The element IGBT scale of the sensor IGBT section 2a is formed much smaller than that of the main IGBT section 2A, and the current capacity of the sensor IGBT section 2a is the main I
This is very small compared to that of the GBT portion 2A.
Further, the semiconductor structure of the sensor IGBT part 2a is equal to that of the main IGBT part 2A, and therefore, as shown in FIG.
The characteristic of the collector current I c with respect to the collector-emitter voltage V CE of the sensor IGBT section 2a also has a similar shape to the characteristic of the main IGBT section 2A.

【0003】図10に示すスイッチング回路においては
検出回路3を有しており、センサIGBT部2aのコレ
クタ電流(実質的にエミッタ電流と同一である)が略ゼ
ロとなるようにセンサエミッタ端子ES と主IGBT部
2Aのエミッタ端子Eとの間には高抵抗のセンサ抵抗R
S (エミッタホロワ抵抗)が接続されている。従って、
センサIGBT部2aの出力インピーダンス(オン抵
抗)は略ゼロで、センサIGBT部2aのセンサエミッ
タ端子ES の電位はコレクタ端子Cの電位に実質的に等
しい。ここでゲート制御回路1からのゲート制御信号の
論理振幅を正常時には例えば図12に示すゲート電圧V
G1とし、オン状態でのコレクタ電流(通電電流)をI1
とすると、オン状態でのコレクタ・エミッタ電圧間VCE
(オン電圧VON)はV1 であるが、ゲート制御回路1に
異常が発生し、ゲート制御信号の論理振幅が低下して例
えば図12に示すゲート電圧VG3になったとすれば、イ
ンタクタンス負荷Lの相互誘導により依然として同じ値
のコレクタ電流I1 がIGBTに流れようとするため、
主IGBT部2Aのコレクタ・エミッタ間電圧VCEは急
激にV1 からV2 にまで上昇する。この上昇分ΔV=V
2 −V1 は、センサIGBT部2aのセンサエミッタ端
子ES の電位がコレクタ端子Cの電位に等しいため、高
抵抗RS の両端間の電圧に相当し、異常発生によりセン
サエミッタ端子ES は正常時の電位0からΔVにまで上
昇することになる。このため、センサエミッタ端子ES
の電位が検出回路3のnチャネル型MOSFET3aの
しきい値電圧を超えると、これがオン状態となり、プル
アップ抵抗3bの電圧降下によりpチャネル型MOSF
ET3cがオン状態となるので、ゲート制御回路1の検
出端子1aには高レベルの論理信号が供給され、これに
よってゲート制御信号が低レベルとなり、IGBT2が
遮断されることとなる。従って、異常時におけるIGB
T2の高電力消費による熱破壊を防止できるようになっ
ている。また、ゲート制御回路1の異常だけでなく、負
荷Lが短絡した場合、センサエミッタ端子ES の電位が
急上昇するため、同様にして検出回路3が作動し、やは
りIGBT2が遮断する。
The switching circuit shown in FIG. 10 has a detection circuit 3, and the sensor emitter terminal E S is set so that the collector current (substantially the same as the emitter current) of the sensor IGBT section 2a becomes substantially zero. Between the main IGBT unit 2A and the emitter terminal E of the main IGBT unit 2A
S (emitter follower resistor) is connected. Therefore,
The output impedance (ON resistance) of the sensor IGBT part 2a is substantially zero, and the potential of the sensor emitter terminal E S of the sensor IGBT part 2a is substantially equal to the potential of the collector terminal C. Here, when the logic amplitude of the gate control signal from the gate control circuit 1 is normal, for example, the gate voltage V shown in FIG.
G1 and the collector current (carrying current) in the ON state is I 1
Then, V CE between collector-emitter voltage in ON state
(ON voltage V ON ) is V 1 , but if an abnormality occurs in the gate control circuit 1 and the logic amplitude of the gate control signal is reduced to, for example, the gate voltage V G3 shown in FIG. Due to mutual induction of the load L, the collector current I 1 of the same value still tries to flow in the IGBT,
The collector-emitter voltage V CE of the main IGBT portion 2A rapidly rises from V 1 to V 2 . This increase ΔV = V
2- V 1 corresponds to the voltage across the high resistance R S because the potential of the sensor emitter terminal E S of the sensor IGBT section 2 a is equal to the potential of the collector terminal C, and the sensor emitter terminal E S is The potential at the normal time increases from 0 to ΔV. Therefore, the sensor emitter terminal E S
When the potential of the voltage exceeds the threshold voltage of the n-channel MOSFET 3a of the detection circuit 3, this turns on, and the voltage drop of the pull-up resistor 3b causes a p-channel MOSF.
Since the ET3c is turned on, a high level logic signal is supplied to the detection terminal 1a of the gate control circuit 1, whereby the gate control signal becomes low level and the IGBT 2 is cut off. Therefore, the IGB
It is possible to prevent thermal destruction due to high power consumption of T2. In addition to the abnormality of the gate control circuit 1, when the load L is short-circuited, the potential of the sensor emitter terminal E S rapidly rises, the detection circuit 3 operates in the same manner, and the IGBT 2 also shuts off.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記の
検出回路3においては次のような問題点がある。検出回
路3やゲート制御回路1もIGBT2のチップ上に作り
込まれているが、製造プロセスの条件のバラツキにより
検出電圧のバラツキが大きい。異常発生が軽微なときで
も検出動作が働くチップや異常発生が甚大であってもな
かなか作動しないチップもあり、センサ素子付きのIG
BTであれば、センサ素子が無いものと比べると、却っ
てその歩留りの低下の原因となっていた。また、センサ
IGBT部2aはエミッタホロワを構成するため、拡散
抵抗又はポリシリコンの高抵抗RSを必要としている
が、センサIGBT部2aの漏れ電流が不可避的に存在
するため、それによる高抵抗RS の電圧降下によってn
チャネル型MOSFET3aが正常時でもオン状態とな
る場合もあり、高抵抗RS を用いることは検出回路3の
誤動作を発生させ易く、信頼性の面でも歩留りの低下を
招いていた。
However, the above detection circuit 3 has the following problems. The detection circuit 3 and the gate control circuit 1 are also built on the chip of the IGBT 2, but the detection voltage greatly varies due to the variation in the conditions of the manufacturing process. IG with a sensor element has a chip that performs a detection operation even when the occurrence of an abnormality is slight, and a chip that does not easily operate even if the occurrence of an abnormality is severe.
In the case of BT, it was rather a cause of a decrease in the yield, as compared with the case without the sensor element. Further, since the sensor IGBT part 2a constitutes an emitter follower, a diffused resistor or a high resistance R S of polysilicon is required. However, since a leak current of the sensor IGBT part 2a is unavoidably present, the high resistance R S is caused. N by the voltage drop of
The channel type MOSFET 3a may be turned on even in a normal state, and the use of the high resistance R S easily causes the malfunction of the detection circuit 3 and causes the reduction in yield in terms of reliability.

【0005】そこで上記問題点に鑑み、本発明の課題
は、センサ素子の電圧・電流特性を主素子のそれとは異
なり、特定の電圧でステップ特性(非線形特性)を持た
せることにより、異常時におけるオン電圧を検出マージ
ンが大きく確実に検出可能であって、センサ素子が無い
ものと同様に、歩留りの向上を図り得るセンサ素子付き
半導体装置を提供することにある。
In view of the above problems, an object of the present invention is to provide a step characteristic (non-linear characteristic) at a specific voltage, which is different from that of the main element in the voltage / current characteristic of the sensor element. An object of the present invention is to provide a semiconductor device with a sensor element, which can detect an on-voltage with a large detection margin and can be surely detected, and which can improve the yield similarly to the case where no sensor element is provided.

【0006】[0006]

【課題を解決するための手段】一般に、センサ素子付き
半導体装置は、同一基板において主半導体構造とこれに
比して小規模のセンサ半導体構造とを独立に有し、主半
導体構造及びセンサ半導体構造は、第1導電型のエミッ
タ半導体領域、第2導電型のベース半導体領域、及び第
1導電型のコレクタ半導体領域から成るバイポーラトラ
ンジスタ構造を少なくとも含む基本構造と、上記ベース
半導体領域に対しその多数キャリアを注入可能のMIS
FETとをそれぞれ有して成る。このようなセンサ素子
付き半導体装置において、本発明の講じた手段は、セン
サ半導体構造においてエミッタ半導体領域に導電接触す
る電極にベース半導体領域を部分的に短絡させる第1導
電型の高濃度領域を設けたことを特徴とする。この第1
導電型の高濃度領域の形成領域としては、少なくとも上
記主半導体構造に近接する側の領域にあることが望まし
く、また、センサ半導体構造が平面的に環状セル構造で
ある場合には、第1導電型の高濃度領域の形成領域は環
状セル構造のうち湾曲範囲にあることが望ましい。
In general, a semiconductor device with a sensor element has a main semiconductor structure and a sensor semiconductor structure of a smaller scale than that of the main semiconductor structure independently on the same substrate. Is a basic structure including at least a bipolar transistor structure including a first conductivity type emitter semiconductor region, a second conductivity type base semiconductor region, and a first conductivity type collector semiconductor region, and a majority carrier for the base semiconductor region. Injectable MIS
And FET, respectively. In such a semiconductor device with a sensor element, the means taken by the present invention provides a high-concentration region of the first conductivity type, which partially short-circuits the base semiconductor region to the electrode which is in conductive contact with the emitter semiconductor region in the sensor semiconductor structure. It is characterized by that. This first
The formation region of the high-concentration region of conductivity type is preferably at least in a region close to the main semiconductor structure, and when the sensor semiconductor structure is a planar annular cell structure, the first conductivity type is formed. The formation region of the high-concentration region of the mold is preferably in the curved range of the annular cell structure.

【0007】上記基本構造がバイポーラトランジスタ構
造のみから成るときはIGBTである。このIGBTは
縦型IGBTであっても良いが、上記電極が上記基板の
主面上に形成された横型IGBTであることが望まし
い。また、IGBTに限らず、バイポーラトランジスタ
構造の他に、上記ベース半導体領域及び上記コレクタ半
導体領域を共有する逆型のバイポーラトランジスタ構造
を含むサイリスタ構造であっても良い。
When the basic structure is composed of only bipolar transistor structure, it is an IGBT. The IGBT may be a vertical IGBT, but it is preferable that the IGBT is a lateral IGBT in which the electrodes are formed on the main surface of the substrate. Further, not only the IGBT but also a thyristor structure including a reverse bipolar transistor structure sharing the base semiconductor region and the collector semiconductor region, in addition to the bipolar transistor structure.

【0008】[0008]

【作用】主半導体構造及びセンサ半導体構造の多数キャ
リア注入用のMISFETを共にオン状態にさせると、
ベース半導体領域にはその多数キャリアが注入される。
When the MISFETs for injecting majority carriers of the main semiconductor structure and the sensor semiconductor structure are both turned on,
The majority carriers are injected into the base semiconductor region.

【0009】これにより主半導体構造のベース半導体領
域の伝導度は変調され、その主半導体構造のバイポーラ
トランジスタがオン状態となって主半導体構造では大電
流容量の電流が流れる。当然のことながら、コレクタ・
エミッタ間電圧を高めるとコレクタ電流は線形的に増大
するので、従来と同様に線形性の特性を示す。しかしな
がら、センサ半導体構造における多数キャリア注入用の
MISFETがオンしてもコレクタ・エミッタ間電圧が
低いときには、センサ半導体構造のバイポーラトランジ
スタはオン状態にならず、そのコレクタ電流は線形的に
は増加しない。なぜなら、センサ半導体構造ではエミッ
タ半導体領域に導電接触する電極にベース半導体領域を
部分的に短絡させる第1導電型の高濃度領域が存在して
いるため、センサ半導体構造のバイポーラトランジスタ
のベースとエミッタとの間に短絡抵抗が部分的に介在し
ており、センサ半導体構造のベース半導体領域に対しM
ISFETにより多数キャリアが注入されても、この多
数キャリアが上記電極へ引き抜かれてしまうからであ
る。従って、コレクタ・エミッタ間電圧が低いときには
センサ半導体構造のコレクタ電流はMISFETのオン
電流の値に留まる。コレクタ・エミッタ間電圧を上げて
行くと、ある跳ね上がり電圧において短絡抵抗の電圧降
下によりバイポーラトランジスタのエミッタとベースの
接合が順バイアスされ、センサ半導体構造におけるバイ
ポーラトランジスタもオン状態となり、跳ね上がり電圧
前のコレクタ電流に比べると離散的で高い電流値とな
る。従って、この跳ね上がり電圧の前後ではコレクタ電
流はあるステップ幅だけ跳ね上がる。
As a result, the conductivity of the base semiconductor region of the main semiconductor structure is modulated, the bipolar transistor of the main semiconductor structure is turned on, and a large amount of current flows in the main semiconductor structure. Naturally, the collector
Since the collector current increases linearly when the emitter-to-emitter voltage is increased, it exhibits the linear characteristic as in the conventional case. However, even if the MISFET for injecting majority carriers in the sensor semiconductor structure is turned on, when the collector-emitter voltage is low, the bipolar transistor in the sensor semiconductor structure is not turned on and its collector current does not increase linearly. This is because in the sensor semiconductor structure, there is a high-concentration region of the first conductivity type that partially short-circuits the base semiconductor region in the electrode that is in conductive contact with the emitter semiconductor region. A short-circuit resistance is partially interposed between the sensor semiconductor structure and the base semiconductor region of the sensor semiconductor structure.
This is because even if majority carriers are injected by the ISFET, the majority carriers are extracted to the electrode. Therefore, when the collector-emitter voltage is low, the collector current of the sensor semiconductor structure stays at the value of the on-current of the MISFET. When the collector-emitter voltage is increased, the junction between the emitter and base of the bipolar transistor is forward biased due to the voltage drop of the short-circuit resistance at a certain jump voltage, and the bipolar transistor in the sensor semiconductor structure is also turned on. The current value is discrete and higher than the current value. Therefore, the collector current jumps up by a certain step width before and after this jumping voltage.

【0010】この跳ね上がり電圧を検出電圧として設定
することにより、オン電圧の検出にはステップ幅の検出
マージンがあるため、異常時におけるオン電圧を高精度
に検出可能であって、センサ素子が無いものと同様に、
歩留りの向上を図り得る。跳ね上がり電圧は、第1導電
型の高濃度領域の形成規模を大小変化させることにより
高低変化させることができるので、検出電圧の設定には
自由度がある。
By setting this jump-up voltage as the detection voltage, since there is a step width detection margin in detecting the on-voltage, it is possible to detect the on-voltage at the time of abnormality with high accuracy and to have no sensor element. alike,
The yield can be improved. The jump-up voltage can be changed in height by changing the formation scale of the first-conductivity-type high-concentration region, so that there is a degree of freedom in setting the detection voltage.

【0011】第1導電型の高濃度領域の形成領域が上記
主半導体構造に近接する側の領域にある場合には、主半
導体構造のバイポーラトランジスタがセンサ半導体構造
のバイポーラトランジスタよりも先にオン状態となるよ
うに、近接領域側にエミッタ領域を形成せずに、上記第
1導電型の高濃度領域でセンサ半導体構造のうち近接領
域側のバイポーラトランジスタを抑圧し、相互干渉を防
止するためである。
When the formation region of the high-concentration region of the first conductivity type is in the region close to the main semiconductor structure, the bipolar transistor of the main semiconductor structure is turned on before the bipolar transistor of the sensor semiconductor structure. In order to prevent mutual interference by suppressing the bipolar transistor on the proximity region side of the sensor semiconductor structure in the high-concentration region of the first conductivity type without forming the emitter region on the proximity region side. .

【0012】また、センサ半導体構造が平面的に環状セ
ル構造である場合において、第1導電型の高濃度領域の
形成領域が環状セル構造のうち湾曲範囲にあるときに
は、センサ半導体構造側のラッチアップを防止すること
ができる。湾曲範囲にエミッタ領域を形成した場合、バ
イポーラトランジスタがオン状態となった後は、平面円
弧状のコレクタ領域に対しては周りから電流が集中して
コレクタ抵抗の電圧降下量が大きく、MISFETのソ
ース領域を含む寄生バイポーラトランジスタがオン状態
となり、ラッチアップを生じ易いが、湾曲範囲には第1
導電型の高濃度領域が形成されているので、ラッチアッ
プを有効に防止できる。
Further, in the case where the sensor semiconductor structure is a planar annular cell structure, and when the formation region of the high-concentration region of the first conductivity type is within the curved range of the annular cell structure, the latch-up on the sensor semiconductor structure side occurs. Can be prevented. When the emitter region is formed in the curved range, after the bipolar transistor is turned on, the current is concentrated from the surroundings in the planar arc-shaped collector region and the voltage drop of the collector resistance is large, and the source of the MISFET is large. The parasitic bipolar transistor including the region is turned on, and latch-up is likely to occur, but the first region is included in the bending range.
Since the conductive type high concentration region is formed, latch-up can be effectively prevented.

【0013】横型IGBT等の横型半導体装置の場合に
は、第1導電型の高濃度領域はMISFETのソース領
域の形成と同時に形成することができ、製造プロセスの
簡略化に寄与する。
In the case of a lateral semiconductor device such as a lateral IGBT, the high-concentration region of the first conductivity type can be formed simultaneously with the formation of the source region of the MISFET, which contributes to simplification of the manufacturing process.

【0014】[0014]

【実施例】次に、本発明の実施例に係るセンサ素子付き
IGBTを添付図面に基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an IGBT with a sensor element according to an embodiment of the present invention will be described with reference to the accompanying drawings.

【0015】図1は本発明の実施例に係るセンサ素子付
き横型IGBTの半導体構造を示す平面図、図2は図1
のA−A′線に沿って切断した状態を示す断面図、図3
は図1のB−B′線及びC−C′に沿って切断した状態
を示す断面図、図4は図1のD−D′線に沿って切断し
た状態を示す断面図である。
FIG. 1 is a plan view showing a semiconductor structure of a lateral IGBT with a sensor element according to an embodiment of the present invention, and FIG.
3 is a cross-sectional view showing a state of being cut along the line AA ′ in FIG.
1 is a sectional view showing a state cut along the line BB 'and CC' in FIG. 1, and FIG. 4 is a sectional view showing a state cut along the line DD 'in FIG.

【0016】このセンサ素子付き横型IGBT100
は、同一のn型半導体基板(チップ)10の主面側に主
IGBTセル部CM とセンサセル部CS が作り込まれて
いる。
The lateral IGBT 100 with this sensor element
The main IGBT cell portion C M and the sensor cell portion C S are formed on the main surface side of the same n-type semiconductor substrate (chip) 10.

【0017】なお、図1には主IGBTセル部CM のう
ちセンサセル部CS の近傍領域のみが示されている。主
IGBTセル部CM 及びセンサセル部CS は図1に示す
ようにそれぞれ独立に分離されており、平面的に環状セ
ル構造である。主IGBTセル部CM 及びセンサセル部
S の断面半導体構造は、n型半導体基板(チップ)1
0の主面側に形成されたp型のベース領域(トランジス
タのコレクタ領域)11A,11aと、このp型のベー
ス領域11A,11a内の主面側に形成されたp+ 型コ
ンタクト領域12A,12bと、n型半導体基板10の
主面側でp型のベース領域11A,11aの外周をトラ
ンジスタのn型ベース領域たるドリフト領域13A,1
3aを残して取り巻く多数キャリヤ(電子)注入抑制用
のn+ 型のバッファ領域14A,14aとを有してい
る。主IGBTセル部CM のベース領域11Aを取り巻
くバッファ領域14A内の主面側にはIGBTのp+
のコレクタ領域(アノード領域)15Aが形成されてい
る。センサセル部CS のベース領域11aを取り巻くバ
ッファ領域14a内の主面側においては、その周回方向
に沿って部分的にIGBTのp+ 型のコレクタ領域(ア
ノード領域)15a又はn++型のアノードショート領域
30が形成されている。アノードショート領域30の形
成領域は、主IGBTセル部CM とセンサセル部CS
境界領域(近接領域)側における環状セル構造の湾曲範
囲(円弧範囲)に亘っており、またそれとは反対側の湾
曲範囲にもアノードショート領域30が形成されてい
る。従って、センサセル部CS のp+ 型のコレクタ領域
15aは環状セル構造のうち残る直線部分に形成されて
いる。
It should be noted that FIG. 1 shows only a region of the main IGBT cell portion C M in the vicinity of the sensor cell portion C S. The main IGBT cell section C M and the sensor cell section C S are separately separated as shown in FIG. 1, and have a planar annular cell structure. The cross-sectional semiconductor structure of the main IGBT cell portion C M and the sensor cell portion C S has an n-type semiconductor substrate (chip) 1
0 p-type base regions (transistor collector regions) 11A and 11a formed on the main surface side, and p + -type contact regions 12A formed on the main surface side in the p-type base regions 11A and 11a, 12b and the drift regions 13A, 1 which are the n-type base regions of the transistor on the outer periphery of the p-type base regions 11A, 11a on the main surface side of the n-type semiconductor substrate 10.
3a and n + -type buffer regions 14A and 14a for suppressing injection of majority carriers (electrons) surrounding the region 3a. Mainly IGBT cell unit C p + -type collector region (anode region) of the IGBT on the principal surface side in the buffer area 14A surrounding the base region 11A of M 15A is formed. On the main surface side in the buffer region 14a surrounding the base region 11a of the sensor cell portion C S , the p + type collector region (anode region) 15a or the n ++ type anode of the IGBT is partially provided along the circumferential direction. The short region 30 is formed. Formation region of the anode short regions 30 are over the boundary region of the main IGBT cell portion C M and the sensor-cell unit C S curved range (arc range) of the annular cell structure in the (near field) side and the opposite side from that The anode short region 30 is also formed in the curved range. Therefore, the p + -type collector region 15a of the sensor cell portion C S is formed in the remaining linear portion of the annular cell structure.

【0018】主IGBTセル部CM 及びセンサセル部C
S に共通のコレクタ(アノード)電極16がp+ 型のコ
レクタ領域15A及びアノードショート領域30にオー
ミック接触しており、また、主IGBTセル部CM のエ
ミッタ(カソード)電極17とセンサセル部CS のエミ
ッタ(カソード)電極18がそれぞれのp+ 型コンタク
ト領域12A,12aにオーミック接触している。ま
た、主IGBTセル部CM は、p型のベース領域11A
の主面側において部分的にp+ 型コンタクト領域12A
に重なりエミッタ電極17にオーミック接触するn++
のソース領域19Aと、これとドリフト領域13Aとに
挟まれたp型のベース領域11Aの主面にゲート絶縁膜
20Aを介して形成されたポリシリコンのゲート電極2
1Aとを有している。また同様に、センサセル部C
S も、p型のベース領域11aの主面側において部分的
にp+ 型コンタクト領域12aに重なりエミッタ電極1
8にオーミック接触するn++型のソース領域19aと、
これとドリフト領域13aとに挟まれたp型のベース領
域11aの主面にゲート絶縁膜20aを介して形成され
たポリシリコンのゲート電極21aとを有している。
Main IGBT cell section C M and sensor cell section C
Common collector S (anode) electrode 16 are in ohmic contact with the collector region 15A and the anode short regions 30 of p + -type, also the main IGBT cell portion C M of the emitter (cathode) electrode 17 and the sensor-cell unit C S The emitter (cathode) electrode 18 of is in ohmic contact with the respective p + type contact regions 12A and 12a. In addition, the main IGBT cell portion C M includes the p-type base region 11A.
P + -type contact region 12A partially on the main surface side of
Of the n + + type source region 19A which is in ohmic contact with the emitter electrode 17 and the p type base region 11A sandwiched between the n + + type source region 19A and the drift region 13A, and is formed on the main surface through the gate insulating film 20A. Silicon gate electrode 2
1A and. Similarly, the sensor cell unit C
S also partially overlaps the p + -type contact region 12a on the main surface side of the p-type base region 11a and the emitter electrode 1
N + + type source region 19a in ohmic contact with 8;
The gate electrode 21a made of polysilicon is formed on the main surface of the p-type base region 11a sandwiched between this and the drift region 13a via the gate insulating film 20a.

【0019】ここで、主IGBTセル部CM におけるベ
ース領域11A,コンタクト領域12A,ドリフト領域
(ベース領域)13A,バッファ領域14A及びコレク
タ領域15Aは、等価回路的には図5に示す大規模なp
np型バイポーラトランジスタQpnp を構成しており、
IGBTのコレクタ領域15AはそのトランジスタQ
pnp のエミッタ領域に相当し、IGBTのベース領域1
1AはそのトランジスタQpnp のコレクタ領域に相当し
ている。また同様に、センサセル部CS におけるエミッ
タ領域11a,コンタクト領域12a,ドリフト領域
(ベース領域)13a,バッファ領域14a及びコレク
タ領域15aは、小規模なpnp型バイポーラトランジ
スタqpnp を構成しており、IGBTのコレクタ領域1
5aはそのトランジスタqpnp のエミッタ領域に相当
し、IGBTのコレクタ領域11aはそのトランジスタ
pnp のコレクタ領域に相当している。このように主I
GBTセル部CM 及びセンサセル部CS には、それぞれ
独立分離され、同一等価回路の基本構造を成すバイポー
ラトランジスタQpnp ,qpnp が作り込まれている。そ
して、主IGBTセル部CM におけるソース領域19
A,チャネル領域たるベース領域11Aの主面領域,ド
レイン領域たるドリフト領域13A,ゲート絶縁膜20
A,及びゲート電極21Aは、図5に示すように、ドリ
フト領域13Aに対する多数キャリア(電子)注入用の
nチャネル型MOSFET(絶縁ゲート電界効果型トラ
ンジスタ:MISFET)Fn を構成している。センサ
セル部CS におけるソース領域19a,チャネル領域た
るベース領域11aの主面領域,ドレイン領域たるドリ
フト領域13a,ゲート絶縁膜20a,及びゲート電極
21aは、図5に示すようにドリフト領域13aに対す
る多数キャリア注入用のnチャネル型MOSFET(f
n )を構成している。
[0019] The base region 11A in the main IGBT cell unit C M, the contact area 12A, the drift region (base region) 13A, a buffer region 14A and the collector region 15A, the equivalent circuit large scale shown in FIG. 5 p
np type bipolar transistor Qpnp is configured,
The collector region 15A of the IGBT is the transistor Q
Corresponding to the emitter region of pnp , the base region 1 of the IGBT
1A corresponds to the collector region of the transistor Q pnp . Similarly, the emitter region 11a, the contact region 12a, the drift region (base region) 13a, the buffer region 14a, and the collector region 15a in the sensor cell portion C S constitute a small-scale pnp-type bipolar transistor q pnp , and the IGBT Collector area 1
5a corresponds to the emitter region of the transistor q pnp , and the collector region 11a of the IGBT corresponds to the collector region of the transistor q pnp . Like this I
Bipolar transistors Q pnp and q pnp , which are independently separated and have a basic structure of the same equivalent circuit, are formed in the GBT cell section C M and the sensor cell section C S. Then, the source region 19 in the main IGBT cell portion C M
A, a main surface region of the base region 11A serving as a channel region, a drift region 13A serving as a drain region, and a gate insulating film 20.
As shown in FIG. 5, the A and the gate electrode 21A form an n-channel MOSFET (insulated gate field effect transistor: MISFET) F n for injecting majority carriers (electrons) into the drift region 13A. In the sensor cell portion C S, the source region 19a, the main surface region of the base region 11a that is the channel region, the drift region 13a that is the drain region, the gate insulating film 20a, and the gate electrode 21a are the majority carriers for the drift region 13a as shown in FIG. N-channel MOSFET for injection (f
n ) make up.

【0020】上記の主IGBTセル部CM 及びセンサセ
ル部CS は、共にIGBTの基本構造を有しているが、
センサセル部CS においては、バッファ領域14a内の
主面側に部分的なn++型のアノードショート領域30が
形成されている。このアノードショート領域30の存在
は、コレクタ電極6に対してバッファ領域14aの拡散
抵抗rx を介してドリフト領域13aを接続し、コレク
タ領域(トランジスタのエミッタ)15aを部分的に短
絡している。即ち、この部分を等価回路的に見ると、図
5に示すように、バイポーラトランジスタqpnp のベー
スとエミッタとの間に拡散抵抗rx が接続されたものと
なっている。この拡散抵抗rx の値はアノードショート
率(アノードショート領域30の面積とコレクタ領域1
5aの面積との和に対するアノードショート領域30の
面積の比)によって調整可能である。
Both the main IGBT cell section C M and the sensor cell section C S have the basic structure of the IGBT.
In the sensor cell portion C S , a partial n ++ type anode short region 30 is formed on the main surface side in the buffer region 14a. The presence of this anode short region 30 connects the drift region 13a to the collector electrode 6 via the diffusion resistance r x of the buffer region 14a, and short-circuits the collector region (emitter of transistor) 15a partially. That is, when this part is viewed as an equivalent circuit, as shown in FIG. 5, the diffusion resistance r x is connected between the base and the emitter of the bipolar transistor q pnp . The value of the diffusion resistance r x is the anode short ratio (the area of the anode short region 30 and the collector region 1).
The ratio of the area of the anode short region 30 to the sum of the area of 5a) can be adjusted.

【0021】ゲート端子Gに高電位を印加すると、MO
SFET(Fn ,fn )が共にオン状態になり、エミッ
タ端子E,ES から多数キャリア(電子)がpnp型バ
イポーラトランジスタQpnp ,qpnp のn型のドリフト
領域13A,13aに注入される。これにより主IGB
Tセル部CM におけるドリフト領域13Aの伝導度は変
調され、pnp型バイポーラトランジスタQpnp がオン
状態となってコレクタ抵抗Rを介して主IGBTセル部
M では大電流容量の電流が流れる。当然のことなが
ら、コレクタ・エミッタ間電圧を高めるとコレクタ電流
は線形的に増大するので、従来と同様に図12に示す特
性を示す。しかしながら、センサセル部CS におけるM
OSFETfn がオンしてもコレクタ・エミッタ間電圧
が低いときには、pnp型バイポーラトランジスタq
pnp はオン状態にならず、そのコレクタ電流は線形的に
は増加しない。なぜなら、アノードショート領域30の
存在による拡散抵抗rx がpnp型バイポーラトランジ
スタqpnp のベース(ドリフト領域13a)とコレクタ
電極16との間に介在しているため、ドリフト領域13
aに対しMOSFETfn により多数キャリア(電子)
が注入されても、この多数キャリアがコレクタ電極16
へ引き抜かれてしまうからである。従って、コレクタ・
エミッタ間電圧VCEが低いときには図6に示すようにセ
ンサセル部CS のコレクタ電流はMOSFETfn のオ
ン電流の値に留まる。このコレクタ・エミッタ間電圧V
CEの低電圧範囲はMOSFETfn の特性に近似してい
る。コレクタ・エミッタ間電圧VCEを上げて行くと、跳
ね上がり電圧VX において拡散抵抗rx の電圧降下によ
りバイポーラトランジスタqpnp のエミッタとベースの
接合が順バイアスされ、バイポーラトランジスタqpnp
がオン状態となり、跳ね上がり電圧VX 前のコレクタ電
流IS の値ISoに比べると離散的で高い電流値ISo3
なる。従って、この跳ね上がり電圧VX の前後ではコレ
クタ電流IS はステップ幅ΔIS3だけ跳ね上がる。この
ようなステップ幅ΔIS を示す理由は、アノードショー
ト領域30によるIGBT動作の抑制(律速)が破れて
その跳ね上が上がり電圧VX でのIGBT動作でのコレ
クタ電流の値が回復し顕在化するからである。ここで、
アノードショート率が大きい(アノードショート領域の
面積が大きい)場合は、拡散抵抗rx が小さく、バイポ
ーラトランジスタqpnp の抑圧度が高いので、跳ね上が
上がり電圧VX は高い値を示し、アノードショート率が
小さい(アノードショート領域の面積が小さい)場合
は、拡散抵抗rx が大きく、バイポーラトランジスタq
pnp の抑圧度が低いので、跳ね上が上がり電圧VX は低
い値となる。従って、アノードショート率を調整するこ
とにより、跳ね上が上がり電圧VX の値を増減可能であ
る。このアノードショート率の調整は前述したようにア
ノードショート領域30の形成規模を拡大縮小すること
により容易に達成することができる。アノードショート
領域30の濃度調整もアノードショート率の調整要因で
あるが、アノードショート領域30は、ソース領域19
A,19aの形成と同時に同一マスクで形成することが
望ましく、単独プロセスによりソース領域19A,19
aの濃度と異なる濃度に設定することはプロセスの追加
を招く。
When a high potential is applied to the gate terminal G, MO
SFET (F n, f n) is turned both turned on, is injected the emitter terminal E, majority carriers from E S (electrons) pnp bipolar transistor Q pnp, q pnp the n-type drift region 13A, the 13a . This makes the main IGB
The conductivity of the drift region 13A in the T cell portion C M is modulated, the pnp bipolar transistor Q pnp is turned on, and a large current capacity current flows through the collector resistance R in the main IGBT cell portion C M. As a matter of course, when the collector-emitter voltage is increased, the collector current increases linearly, and therefore the characteristic shown in FIG. However, M in the sensor cell section C S
Even if the OSFET f n is turned on, if the collector-emitter voltage is low, the pnp bipolar transistor q
pnp does not turn on and its collector current does not increase linearly. Because the diffusion resistance r x due to the existence of the anode short region 30 is present between the base (drift region 13 a) of the pnp bipolar transistor q pnp and the collector electrode 16, the drift region 13
majority carriers (electrons) by a MOSFET f n for a
Are injected, the majority carriers still remain in the collector electrode 16
It will be pulled out to. Therefore, the collector
When the emitter-to-emitter voltage V CE is low, the collector current of the sensor cell portion C S stays at the value of the on-current of the MOSFET f n , as shown in FIG. This collector-emitter voltage V
The low voltage range of CE is close to the characteristics of MOSFET f n . As you increase the collector-emitter voltage V CE, emitter and base junction of the bipolar transistor q pnp is forward biased by the voltage drop across the diffusion resistance r x in the voltage V X jump, bipolar transistors q pnp
Is turned on, and the current value I So3 is discrete and higher than the value I So of the collector current I S before the jump voltage V X. Therefore, the collector current I S jumps by the step width ΔI S3 before and after the jump voltage V X. The reason why such a step width ΔI S is exhibited is that the suppression of the IGBT operation (rate-controlling) by the anode short region 30 is broken and the jump is increased, and the collector current value in the IGBT operation at the voltage V X is recovered and becomes actual. Because it does. here,
When the anode short-circuit rate is large (the area of the anode short-circuit region is large), the diffusion resistance r x is small and the suppression degree of the bipolar transistor q pnp is high, so that the jump-up increases and the voltage V X shows a high value. When the ratio is small (the area of the anode short region is small), the diffusion resistance r x is large and the bipolar transistor q
Since the degree of suppression of pnp is low, the jump is increased and the voltage V X becomes a low value. Therefore, by adjusting the anode short-circuit rate, the jump-up can be increased and the value of the voltage V X can be increased or decreased. The adjustment of the anode short circuit rate can be easily achieved by enlarging or reducing the scale of forming the anode short circuit region 30 as described above. Although the concentration adjustment of the anode short region 30 is also a factor for adjusting the anode short ratio, the anode short region 30 has the source region 19
It is desirable to form the source regions 19A and 19a with the same mask at the same time as the formation of the source regions 19A and 19a.
Setting a concentration different from that of a causes an additional process.

【0022】次に、上記センサ素子付き横型IGBT1
00のオン電圧検出動作を説明する。図7は、センサ素
子付き横型IGBT100の基板10にゲート制御回路
1と検出回路40とを作り込んだ回路構成を示す。検出
回路40は、IGBT100のセンサセル部CS のエミ
ッタ電極ES と主IGBTセル部CM のエミッタ電極E
との間に接続された1000Ω以下の比較的低抵抗のセ
ンサ抵抗rS と、比較電圧VREF を反転入力とすると共
にセンサセル部CS のエミッタ電極ES の電位を非反転
入力とするコンパレータ(比較器)42とから成る。
今、ゲート制御回路1からのゲート制御信号の論理振幅
を正常時には例えば図6及び図12に示すゲート電圧V
G1とし、オン状態での主IGBTセル部CM のコレクタ
電流(通電電流)IC をI1 とすると、オン状態での主
IGBTセル部CM のコレクタ・エミッタ電圧VCE(オ
ン電圧VON)はV1 である。このときセンサセル部CS
のコレクタ・エミッタ間電圧VS とそのコレクタ電流I
S は図6の特性曲線とバイアス線L1 との交点(VS0,
S0)で与えられる。ゲート制御回路1に異常が発生
し、ゲート制御信号の論理振幅が低下して例えば図6及
び図12に示すゲート電圧VG3になったとすれば、イン
タクタンス負荷Lの相互誘導により依然として同じ値の
コレクタ電流I1 がIGBT100に流れようとするた
め、主IGBTセル部CM のコレクタ・エミッタ電圧V
CEは急激にV1 からV2 にまで上昇する。
Next, the lateral IGBT 1 with the above-mentioned sensor element
The on-voltage detection operation of 00 will be described. FIG. 7 shows a circuit configuration in which the gate control circuit 1 and the detection circuit 40 are built in the substrate 10 of the lateral IGBT 100 with a sensor element. The detection circuit 40 includes the emitter electrode E S of the sensor cell portion C S of the IGBT 100 and the emitter electrode E of the main IGBT cell portion C M.
A comparator having a relatively low resistance of 1000Ω or less connected to the sensor resistance r S and a comparison voltage V REF as an inverting input and the potential of the emitter electrode E S of the sensor cell portion C S as a non-inverting input ( Comparator 42).
Now, when the logic amplitude of the gate control signal from the gate control circuit 1 is normal, for example, the gate voltage V shown in FIGS.
And G1, the collector current (energizing current) in the main IGBT cell portion C M in the on-state when the I C and I 1, the collector-emitter voltage V CE of the main IGBT cell portion C M in the ON state (ON voltage V ON ) Is V 1 . At this time, the sensor cell section C S
Collector-emitter voltage V S and its collector current I
S is the intersection of the characteristic curve of FIG. 6 and the bias line L 1 (V S0,
I S0 ). If an abnormality occurs in the gate control circuit 1 and the logic amplitude of the gate control signal is reduced to the gate voltage V G3 shown in FIGS. 6 and 12, for example, the mutual load of the inactance load L still causes the same value. since the collector current I 1 is going to flow to the IGBT 100, the collector-emitter voltage V of the main IGBT cell portion C M
CE rapidly rises from V 1 to V 2 .

【0023】このときセンサセル部CS のコレクタ・エ
ミッタ間電圧VS とそのコレクタ電流IS は図6の特性
曲線とバイアス線L2 との交点で与えられるが、その交
点はステップ幅にあるため、コレクタ・エミッタ間電圧
S はVX で、コレクタ電流IS はIS3となる。大雑把
に言えば、センサセル部CS の跳ね上が上がり電圧VX
を正常時の主IGBTセル部CM のコレクタ・エミッタ
間電圧V1 と異常時のそれのコレクタ・エミッタ間電圧
2 間に設定しておくことにより、異常が発生するとセ
ンサセル部CS のコレクタ電流IS はIS0からIS3へス
テップ的に跳ね上がる。異常発生前でのセンサ抵抗rs
の電圧降下はrs S0であるが、異常発生によりその電
圧降下はrs S3となり、ステップ的に上昇する。この
ステップアップによってコンパレータ42が作動して検
出信号を発生させ、これによりゲート制御回路1から低
レベルの制御信号が出力され、IGBT100は強制的
にオフ状態になる。ここで、電圧V1 →VX として、跳
ね上が上がり電圧VX を異常時のIGBT100の検出
電圧として設定しておくと、その検出電圧になれば、自
動的にIGBT100がオフ状態になる。例えば、セン
サセル部CS の大きさを200μm×120μm、アノ
ードショート率を30%とすると、ゲート電圧VG1が1
5Vの場合、IS0は約3mA、IS3は約20mAであ
り、跳ね上が上がり電圧VX は約15Vとなる。比較電
圧VREが1Vのとき検出信号が発生するようにするため
には、センサ抵抗rs を50Ωに設定しておけば良い。
このように、ゲート電圧の低下や負荷短絡等の異常時に
はセンサセル部CS が階段状の電流波形を示すため、そ
のステップ幅が検出マージンとなり、製造プロセスの条
件のバラツキにより素子特性にバラツキがあっても、検
出誤差はその検出マージンに吸収される。従って、高精
度の異常検出が実現される。これによってセンサ素子の
無いIGBTと同様の歩留りを得ることができる。ま
た、センサ抵抗rs は高抵抗である必要がなく、低抵抗
化を図ることができ、センサセル部CS の漏れ電流によ
る電圧降下も微小であり、検出回路の誤作動を防止する
ことができる。図8は主IGBTセル部CM の平面全体
構成を示す。主IGBTセル部CM は長い直線部を有す
る半島状の構造で形成されており、本例では1セル分の
サイズは1100μm×120μmである。このような
主IGBTセル部CM は図9に示すように例えば1チッ
プ当り10列配列配列されており、隣接する主IGBT
セル部CM は図8に示す左部分で連続している。最終段
の主IGBTセル部CMの直線長さは他のものに比べ若
干短く形成されており、その空きスペースにセンサセル
部(センサ素子)CS が形成されている。本例における
センサセル部CSのサイズは200μm×120μmで
ある。最終段の主IGBTセル部CM とセンサセル部C
S とは相互独立な半導体構造を有しているが、共通のコ
レクタ電極16及びゲート電極21a,21bの配線長
を短くする必要がある都合上、またスペースの節約を図
るために、図1に示すように、最終段の主IGBTセル
部CM とセンサセル部CS は近接して配置されている。
ここで、センサセル部CS におけるアノードショート領
域30の形成領域は、主IGBTセル部CM とセンサセ
ル部CS の境界領域(近接領域)側における環状セル構
造の湾曲範囲に亘っている。アノードショート領域30
を境界領域側に形成する理由は、主IGBTセル部CM
側のpnp型バイポーラトランジスタQpnp がセンサセ
ル部CS 側のpnp型バイポーラトランジスタqpnp
りも先にオン状態となるように、境界領域側にコレクタ
領域15aを形成せずに、アノードショート領域30で
境界領域側のバイポーラトランジスタqpnp を抑圧して
おくためである。また、また境界領域とは反対側の湾曲
範囲にもアノードショート領域30が形成されており、
センサセル部CS のp+ 型のコレクタ領域15aは環状
セル構造のうち直線部分に形成されている。湾曲範囲に
コレクタ領域15aを形成した場合、バイポーラトラン
ジスタqpnp がオン状態となった後は、平面円弧状のエ
ミッタ領域11aに対しては周りから電流が集中してコ
レクタ抵抗rの電圧降下量が大きく、ソース領域19
a,ベース領域11a,ドリフト領域13aで構成され
る寄生npn型バイポーラトランジスタがオン状態とな
り、ラッチアップを生じ易い。この電流集中によるセン
サセル部CS のラッチアップを防止する目的で、湾曲範
囲にコレクタ領域15aを形成せず、コレクタ領域15
aは直線部のみに形成されている。
At this time, the collector-emitter voltage V S of the sensor cell portion C S and its collector current I S are given at the intersection of the characteristic curve of FIG. 6 and the bias line L 2 , but the intersection is in the step width. , The collector-emitter voltage V S is V X , and the collector current I S is I S3 . Roughly speaking, the jump of the sensor cell C S rises and the voltage V X rises.
By setting the normal state of the main IGBT cell portion C M of the collector-emitter voltages V 1 and abnormality of its collector-emitter voltage between V 2 and the collector of an abnormality occurs the sensor-cell unit C S The current I S jumps stepwise from I S0 to I S3 . Sensor resistance r s of an abnormal occurrence before
The voltage drop of R s I S0 is r s I S0 , but due to the occurrence of an abnormality, the voltage drop becomes r s I S3 and increases stepwise. By this step-up, the comparator 42 operates to generate a detection signal, whereby a low-level control signal is output from the gate control circuit 1 and the IGBT 100 is forcibly turned off. Here, if voltage V 1 → V X is set and the voltage V X rises and is set as the detection voltage of the IGBT 100 at the time of abnormality, the IGBT 100 is automatically turned off when the detection voltage is reached. For example, when the size of the sensor cell portion C S is 200 μm × 120 μm and the anode short circuit rate is 30%, the gate voltage V G1 is 1
In the case of 5V, I S0 is about 3 mA, I S3 is about 20 mA, and the jumping up is raised and the voltage V X is about 15 V. In order to generate the detection signal when the comparison voltage V RE is 1V, the sensor resistance r s may be set to 50Ω.
As described above, since the sensor cell portion C S exhibits a stepwise current waveform when there is an abnormality such as a drop in the gate voltage or a load short circuit, the step width serves as a detection margin, and the element characteristics vary due to variations in the manufacturing process conditions. However, the detection error is absorbed in the detection margin. Therefore, highly accurate abnormality detection is realized. As a result, a yield similar to that of an IGBT without a sensor element can be obtained. Further, the sensor resistance r s does not need to have a high resistance, and the resistance can be reduced, and the voltage drop due to the leakage current of the sensor cell unit C S is also minute, so that the malfunction of the detection circuit can be prevented. . FIG. 8 shows the overall planar configuration of the main IGBT cell section C M. The main IGBT cell portion C M is formed in a peninsular structure having a long straight portion, and in this example, the size of one cell is 1100 μm × 120 μm. As shown in FIG. 9, such main IGBT cell parts C M are arranged in an array of, for example, 10 columns per chip, and are arranged adjacent to each other.
The cell part CM is continuous in the left part shown in FIG. The linear length of the main IGBT cell portion C M at the final stage is formed to be slightly shorter than the others, and the sensor cell portion (sensor element) C S is formed in the empty space. The size of the sensor cell portion C S in this example is 200 μm × 120 μm. Main IGBT cell section C M and sensor cell section C at the final stage
Although it has a semiconductor structure independent of S, it is necessary to shorten the wiring length of the common collector electrode 16 and the gate electrodes 21a and 21b, and in order to save space, the structure shown in FIG. As shown, the final-stage main IGBT cell portion C M and the sensor cell portion C S are arranged close to each other.
Here, formation region of the anode short region 30 in the sensor-cell unit C S is over the curved extent of the annular cell structure in the boundary region (near region) of the main IGBT cell portion C M and the sensor-cell unit C S. Anode short region 30
Is formed on the boundary region side because the main IGBT cell portion CM
The pnp-type bipolar transistor Q pnp on the side is turned on before the pnp-type bipolar transistor q pnp on the side of the sensor cell C S , so that the anode short region 30 is formed without forming the collector region 15 a on the boundary region side. This is because the bipolar transistor q pnp on the boundary region side is suppressed. Further, the anode short region 30 is also formed in the curved region opposite to the boundary region,
The p + -type collector region 15a of the sensor cell portion C S is formed in the linear portion of the annular cell structure. When the collector region 15a is formed in the curved range, after the bipolar transistor qpnp is turned on, the current concentrates from the surroundings on the planar arc-shaped emitter region 11a and the voltage drop amount of the collector resistance r is reduced. Large, source area 19
The parasitic npn-type bipolar transistor composed of a, the base region 11a, and the drift region 13a is turned on, and latch-up is likely to occur. For the purpose of preventing the latch-up of the sensor cell portion C S due to this current concentration, the collector region 15a is not formed in the curved region, and the collector region 15 is not formed.
a is formed only in the straight line portion.

【0024】なお、検出回路のセンサ抵抗rS は基板1
0上に拡散抵抗又はポリシリコン抵抗で作り込む。従っ
て、センサセル部CS のエミッタ端子ES は外部端子と
はならず、3端子(ゲート端子,コレクタ端子,エミッ
タ端子)のみが横型IGBTの片面に位置する。なお、
本例のセンサセル部CS における部分的なアノードショ
ート領域30の形成は、横型IGBTに限らず、縦型I
GBTにも適用できる。尤も、横型IGBTではアノー
ドショート領域30の形成がソース領域19A,19a
の形成プロセスで同時に達成できるので、製造容易であ
るという利点があり、また検出回路やゲート制御回路の
形成も容易である。
The sensor resistance r S of the detection circuit is the substrate 1
It is made by a diffused resistance or a polysilicon resistance on 0. Thus, the emitter terminal E S of the sensor cell unit C S does not become external terminals, three terminals (gate terminal, a collector terminal, an emitter terminal) only located on one side of the lateral IGBT. In addition,
The formation of the partial anode short region 30 in the sensor cell portion C S of this example is not limited to the lateral IGBT, but the vertical I
It can also be applied to GBT. However, in the lateral IGBT, the anode short region 30 is formed in the source regions 19A and 19a.
Since they can be simultaneously achieved by the formation process of (1), there is an advantage that the manufacturing is easy, and the detection circuit and the gate control circuit are easily formed.

【0025】上記実施例ではセンサ素子付き半導体装置
として横型IGBTを採り上げてあるが、基本構造がp
npn型のサイリスタ構造を有するMCT(MOSゲー
ト・コントロール・サイリスタ)やEST(エミッタ・
スイッチ・サイリスタ)等にも適用できる。
In the above embodiment, the lateral IGBT is adopted as the semiconductor device with the sensor element, but the basic structure is p.
MCT (MOS gate control thyristor) and EST (emitter, npn type thyristor structure)
It can also be applied to switches and thyristors).

【0026】[0026]

【発明の効果】以上説明したように、本発明は、センサ
半導体構造側においてエミッタ半導体領域に導電接触す
る電極にベース半導体領域を部分的に短絡させる第1導
電型の高濃度領域を形成した点に特徴を有するので、次
の効果を奏する。
As described above, according to the present invention, the high-concentration region of the first conductivity type that partially short-circuits the base semiconductor region is formed on the electrode which is in conductive contact with the emitter semiconductor region on the sensor semiconductor structure side. Since it is characterized by, it has the following effects.

【0027】 コレクタ・エミッタ間電圧が低いとき
は第1導電型の高濃度領域の電圧降下量が小さいため、
バイポーラトランジスタはオフ状態であるが、コレクタ
・エミッタ間電圧を上げて行くと、ある跳ね上がり電圧
において短絡抵抗の電圧降下によりバイポーラトランジ
スタのエミッタとベースの接合が順バイアスされ、セン
サ半導体構造におけるバイポーラトランジスタもオン状
態となり、跳ね上がり電圧前のコレクタ電流に比べると
離散的で高い電流値となる。この跳ね上がり電圧を検出
電圧と設定することにより、オン電圧の検出にはステッ
プ幅の検出マージンがあるため、異常時におけるオン電
圧を高精度に検出可能であって、センサ素子が無いもの
と同様に、歩留りの向上を図り得る。跳ね上がり電圧
は、第1導電型の高濃度領域の形成規模を大小変化させ
ることにより高低変化させることができるので、検出電
圧の設定には自由度がある。
When the collector-emitter voltage is low, the amount of voltage drop in the high-concentration region of the first conductivity type is small,
Although the bipolar transistor is in the off state, when the collector-emitter voltage is increased, the junction between the emitter and the base of the bipolar transistor is forward biased due to the voltage drop of the short-circuit resistance at a certain jump voltage, and the bipolar transistor in the sensor semiconductor structure also The current is on, and the current value is discrete and higher than the collector current before the jump voltage. By setting this jump-up voltage as the detection voltage, there is a step width detection margin for detecting the on-voltage, so the on-voltage at the time of an abnormality can be detected with high accuracy and is similar to that without a sensor element. Therefore, the yield can be improved. The jump-up voltage can be changed in height by changing the formation scale of the first-conductivity-type high-concentration region, so that there is a degree of freedom in setting the detection voltage.

【0028】 第1導電型の高濃度領域の形成領域が
上記主半導体構造に近接する側の領域にある場合には、
主半導体構造とセンサ半導体構造の相互干渉を防止する
ことができる。
When the formation region of the high-concentration region of the first conductivity type is in the region close to the main semiconductor structure,
Mutual interference between the main semiconductor structure and the sensor semiconductor structure can be prevented.

【0029】 また、センサ半導体構造が平面的に環
状セル構造である場合において、第1導電型の高濃度領
域の形成領域が環状セル構造のうち湾曲範囲にあるとき
には、センサ半導体構造側のラッチアップを防止するこ
とができる。
In the case where the sensor semiconductor structure is a planar annular cell structure, and when the formation region of the high-concentration region of the first conductivity type is in the curved range of the annular cell structure, the latch-up on the sensor semiconductor structure side occurs. Can be prevented.

【0030】 横型IGBT等の横型半導体装置の場
合には、第1導電型の高濃度領域はMISFETのソー
ス領域の形成と同時に形成することができ、製造プロセ
スの簡略化に寄与する。
In the case of a lateral semiconductor device such as a lateral IGBT, the high-concentration region of the first conductivity type can be formed simultaneously with the formation of the source region of the MISFET, which contributes to simplification of the manufacturing process.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係るセンサ素子付き横型IG
BTの半導体構造を示す平面図である。
FIG. 1 is a lateral IG with a sensor element according to an embodiment of the present invention.
It is a top view which shows the semiconductor structure of BT.

【図2】図1のA−A′線に沿って切断した状態を示す
断面図である。
FIG. 2 is a cross-sectional view showing a state of being cut along the line AA ′ in FIG.

【図3】図1のB−B′線及びC−C′に沿って切断し
た状態を示す断面図である。
FIG. 3 is a cross-sectional view showing a state of being cut along the line BB ′ and the line CC ′ of FIG.

【図4】図1のD−D′線に沿って切断した状態を示す
断面図である。
FIG. 4 is a cross-sectional view showing a state of being cut along the line DD ′ of FIG.

【図5】同実施例のセンサ素子付き横型IGBTにおけ
る主IGBTセル部とセンサセル部の等価回路を示す回
路図である。
FIG. 5 is a circuit diagram showing an equivalent circuit of a main IGBT cell section and a sensor cell section in the lateral IGBT with a sensor element of the same example.

【図6】同実施例のセンサ素子付き横型IGBTにおけ
るセンサセル部のコレクタ・エミッタ間電圧に対するコ
レクタ電流の特性を示すグラフである。
FIG. 6 is a graph showing a characteristic of collector current with respect to a collector-emitter voltage of a sensor cell portion in the lateral IGBT with a sensor element according to the same example.

【図7】同実施例のセンサ素子付き横型IGBTとゲー
ト制御回路及び検出回路との組合せ回路を示す回路図で
ある。
FIG. 7 is a circuit diagram showing a combination circuit of the lateral IGBT with a sensor element of the embodiment, a gate control circuit and a detection circuit.

【図8】同実施例のセンサ素子付き横型IGBTにおけ
る主IGBTセル部を示す平面図である。
FIG. 8 is a plan view showing a main IGBT cell portion in the lateral IGBT with a sensor element of the same example.

【図9】同実施例のセンサ素子付き横型IGBTにおけ
る複数の主IGBTセル部とセンサセル部の平面配列を
示す概略図である。
FIG. 9 is a schematic view showing a planar arrangement of a plurality of main IGBT cell parts and sensor cell parts in the lateral IGBT with a sensor element of the same example.

【図10】従来のセンサ素子付き横型IGBTとゲート
制御回路及び検出回路との組合せ回路を示す回路図であ
る。
FIG. 10 is a circuit diagram showing a combination circuit of a conventional lateral IGBT with a sensor element, a gate control circuit, and a detection circuit.

【図11】従来例のセンサ素子付き横型IGBTの等価
回路を示す回路図である。
FIG. 11 is a circuit diagram showing an equivalent circuit of a conventional lateral IGBT with a sensor element.

【図12】同従来例のセンサ素子付き横型IGBTのセ
ンサIGBT部のコレクタ・エミッタ間電圧に対するコ
レクタ電流の特性を示すグラフである。
FIG. 12 is a graph showing characteristics of collector current with respect to collector-emitter voltage of a sensor IGBT portion of a lateral IGBT with a sensor element according to the conventional example.

【符号の説明】 CM …主IGBTセル部 CS …センサセル部 10…n型半導体基板 11A,11a…IGBTのp型ベース領域(トランジ
スタQpnp,pnp のコレクタ領域) 12A,12a…p+ 型コンタクト領域 13A,13a…ドリフト領域(トランジスタQpnp,
pnp のn型ベース領域) 14A,14a…n+ 型バッファ領域 15A,15a…IGBTのp型コレクタ領域(トラン
ジスタQpnp,pnp のエミッタ領域) 16…IGBTのコレクタ(アノード)電極 17,18…IGBTのエミッタ(カソード)電極 19A,19a…n++型ソース領域 20A,20a…ゲート絶縁膜 21A,21a…ゲート電極 30…n++型アノードショート領域 rX …拡散抵抗 R,r…コレクタ抵抗 Qpnp,pnp …pnp型バイポーラトランジスタ Fn , fn …多数キャリア注入用のnチャネル型MOS
FET。
[Explanation of Codes] C M ... Main IGBT cell part C S ... Sensor cell part 10 ... N-type semiconductor substrate 11A, 11a ... IGBT p-type base region (collector region of transistors Q pnp, q pnp ) 12 A, 12 a ... P + Type contact regions 13A, 13a ... Drift region (transistor Q pnp, q
n-type base region of pnp ) 14A, 14a ... n + type buffer region 15A, 15a ... IGBT p-type collector region (transistor Q pnp, q pnp emitter region) 16 ... IGBT collector (anode) electrode 17, 18 ... IGBT emitter (cathode) electrodes 19A, 19a ... n ++ type source region 20A, 20a ... gate insulating film 21A, 21a ... gate electrode 30 ... n ++ type anode short region r X ... diffusion resistance R, r ... collector resistance Q pnp, q pnp pnp type bipolar transistor F n , f n n channel type MOS for majority carrier injection
FET.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 7514−4M H01L 29/78 301 J 9055−4M 321 T ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location 7514-4M H01L 29/78 301 J 9055-4M 321 T

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 同一基板において主半導体構造とこれに
比して小規模のセンサ半導体構造とを独立に有し、前記
主半導体構造及び前記センサ半導体構造は、第1導電型
のエミッタ半導体領域、第2導電型のベース半導体領
域、及び第1導電型のコレクタ半導体領域から成るバイ
ポーラトランジスタ構造を少なくとも含む基本構造と、
前記ベース半導体領域に対しその多数キャリアを注入可
能のMISFETとをそれぞれ有して成るセンサ素子付
き半導体装置であって、 前記センサ半導体構造において前記エミッタ半導体領域
に導電接触する電極に前記ベース半導体領域を部分的に
短絡させる第1導電型の高濃度領域を有してなることを
特徴とするセンサ素子付き半導体装置。
1. A main semiconductor structure and a sensor semiconductor structure of a smaller scale than the main semiconductor structure are independently provided on the same substrate, and the main semiconductor structure and the sensor semiconductor structure have a first conductivity type emitter semiconductor region. A basic structure including at least a bipolar transistor structure including a second conductivity type base semiconductor region and a first conductivity type collector semiconductor region;
A semiconductor device with a sensor element, each of which comprises a MISFET capable of injecting majority carriers into the base semiconductor region, wherein the base semiconductor region is formed on an electrode that is in conductive contact with the emitter semiconductor region in the sensor semiconductor structure. A semiconductor device with a sensor element, comprising a high-concentration region of a first conductivity type that is partially short-circuited.
【請求項2】 請求項1に記載のセンサ素子付き半導体
装置において、前記第1導電型の高濃度領域の形成領域
は、少なくとも前記主半導体構造に近接する側の領域に
あることを特徴とするセンサ素子付き半導体装置。
2. The semiconductor device with a sensor element according to claim 1, wherein the formation region of the high-concentration region of the first conductivity type is at least in a region close to the main semiconductor structure. Semiconductor device with sensor element.
【請求項3】 請求項1又は請求項2のいずれか一項に
記載のセンサ素子付き半導体装置において、前記センサ
半導体構造は平面的に環状セル構造であって、前記第1
導電型の高濃度領域の形成領域は前記環状セル構造のう
ち湾曲範囲にあることを特徴とするセンサ素子付き半導
体装置。
3. The semiconductor device with a sensor element according to claim 1, wherein the sensor semiconductor structure is a planar annular cell structure,
A semiconductor device with a sensor element, wherein a formation region of a conductive type high concentration region is in a curved range of the annular cell structure.
【請求項4】 請求項1乃至請求項3のいずれか一項に
規定するセンサ素子付き半導体装置は、前記基本構造が
前記バイポーラトランジスタ構造のみから成るIGBT
であることを特徴とするセンサ素子付き半導体装置。
4. A semiconductor device with a sensor element as defined in any one of claims 1 to 3, wherein the basic structure is an IGBT having only the bipolar transistor structure.
A semiconductor device with a sensor element, characterized in that
【請求項5】 請求項4に規定するセンサ素子付き半導
体装置は、前記電極が前記基板の主面上に形成された横
型IGBTであることを特徴とするセンサ素子付き半導
体装置。
5. The semiconductor device with a sensor element according to claim 4, wherein the electrode is a lateral IGBT in which the electrode is formed on the main surface of the substrate.
【請求項6】 請求1乃至請求項3のいずれか一項に記
載のセンサ素子付き半導体装置において、前記基本構造
は、前記バイポーラトランジスタ構造の他に、前記ベー
ス半導体領域及び前記コレクタ半導体領域を共有する逆
型のバイポーラトランジスタ構造を含むサイリスタ構造
であることを特徴とするセンサ素子付き半導体装置。
6. The semiconductor device with a sensor element according to claim 1, wherein the basic structure shares the base semiconductor region and the collector semiconductor region in addition to the bipolar transistor structure. A semiconductor device with a sensor element having a thyristor structure including a reverse bipolar transistor structure.
JP05203818A 1993-08-18 1993-08-18 Semiconductor device with sensor element Expired - Lifetime JP3123309B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05203818A JP3123309B2 (en) 1993-08-18 1993-08-18 Semiconductor device with sensor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05203818A JP3123309B2 (en) 1993-08-18 1993-08-18 Semiconductor device with sensor element

Publications (2)

Publication Number Publication Date
JPH0758326A true JPH0758326A (en) 1995-03-03
JP3123309B2 JP3123309B2 (en) 2001-01-09

Family

ID=16480230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05203818A Expired - Lifetime JP3123309B2 (en) 1993-08-18 1993-08-18 Semiconductor device with sensor element

Country Status (1)

Country Link
JP (1) JP3123309B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003533886A (en) * 2000-05-16 2003-11-11 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Semiconductor power components
JP2009259897A (en) * 2008-04-14 2009-11-05 Denso Corp Semiconductor device
JP2012156370A (en) * 2011-01-27 2012-08-16 Denso Corp Semiconductor device
JP2012186503A (en) * 2012-06-01 2012-09-27 Mitsubishi Electric Corp Semiconductor device
JP2013149830A (en) * 2012-01-20 2013-08-01 Denso Corp Simulation method for semiconductor device
US20140203751A1 (en) * 2013-01-23 2014-07-24 Renesas Electronics Corporation Motor drive controller and method for operating the same
US8854033B2 (en) 2010-06-04 2014-10-07 Denso Corporation Current sensor, inverter circuit, and semiconductor device having the same
JP2016509237A (en) * 2013-03-05 2016-03-24 メジャメント スペシャリティーズ, インコーポレイテッド Systems and methods for multiplexed and buffered miniaturized sensor arrays
WO2018235410A1 (en) * 2017-06-19 2018-12-27 日立オートモティブシステムズ株式会社 Semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003533886A (en) * 2000-05-16 2003-11-11 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Semiconductor power components
JP2009259897A (en) * 2008-04-14 2009-11-05 Denso Corp Semiconductor device
US8854033B2 (en) 2010-06-04 2014-10-07 Denso Corporation Current sensor, inverter circuit, and semiconductor device having the same
JP2012156370A (en) * 2011-01-27 2012-08-16 Denso Corp Semiconductor device
JP2013149830A (en) * 2012-01-20 2013-08-01 Denso Corp Simulation method for semiconductor device
JP2012186503A (en) * 2012-06-01 2012-09-27 Mitsubishi Electric Corp Semiconductor device
US20140203751A1 (en) * 2013-01-23 2014-07-24 Renesas Electronics Corporation Motor drive controller and method for operating the same
US9178462B2 (en) * 2013-01-23 2015-11-03 Renesas Electronics Corporation Motor drive controller and method for operating the same
JP2016509237A (en) * 2013-03-05 2016-03-24 メジャメント スペシャリティーズ, インコーポレイテッド Systems and methods for multiplexed and buffered miniaturized sensor arrays
US10001428B2 (en) 2013-03-05 2018-06-19 Measurement Specialties, Inc. System and method for multiplexed and buffered sensor arrays
WO2018235410A1 (en) * 2017-06-19 2018-12-27 日立オートモティブシステムズ株式会社 Semiconductor device
JP2019004109A (en) * 2017-06-19 2019-01-10 日立オートモティブシステムズ株式会社 Semiconductor device
US11145646B2 (en) 2017-06-19 2021-10-12 Hitachi Automotive Systems, Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP3123309B2 (en) 2001-01-09

Similar Documents

Publication Publication Date Title
JP3262579B2 (en) Metal oxide semiconductor field effect transistor circuit
US5801420A (en) Lateral semiconductor arrangement for power ICS
US6069372A (en) Insulated gate type semiconductor device with potential detection gate for overvoltage protection
US5319221A (en) Semiconductor device with MISFET-controlled thyristor
JPH08265123A (en) Driver circuit
US5910664A (en) Emitter-switched transistor structures
JPH08139319A (en) Semiconductor device and its manufacture
JPH0883897A (en) Mos control type thyristor
US5903034A (en) Semiconductor circuit device having an insulated gate type transistor
JPH09129762A (en) Semiconductor device
US5608238A (en) Semiconductor device having two insulated gates and capable of thyristor function and method for operating the same
JPH0758326A (en) Semiconductor device with sensor element
JP3663258B2 (en) Insulated gate semiconductor device with built-in control circuit
US5298770A (en) Power switching MOS transistor
JP2001284589A (en) Control circuit built-in insulated gate semiconductor device
US5969391A (en) Complementary insulated-gate field-effect transistors having improved anti-latchup characteristic
JPH09508497A (en) MOS control thyristor
JP3114317B2 (en) Semiconductor device
JPH0817234B2 (en) Semiconductor integrated circuit
US7319263B2 (en) Semiconductor component with switching element configured to reduce parasitic current flow
US5412227A (en) MOS-controlled thyristor with non-planar geometry
JP3144585B2 (en) Semiconductor device
US5315134A (en) Thyristor with insulated gate
JP2001127287A (en) Insulating gate-type semiconductor device
JP2581233B2 (en) Horizontal conductivity modulation MOSFET

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20081027

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20081027

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20081027

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20091027

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20101027

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20101027

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20111027

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20121027

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20131027

EXPY Cancellation because of completion of term