JP3123309B2 - Semiconductor device with sensor element - Google Patents

Semiconductor device with sensor element

Info

Publication number
JP3123309B2
JP3123309B2 JP05203818A JP20381893A JP3123309B2 JP 3123309 B2 JP3123309 B2 JP 3123309B2 JP 05203818 A JP05203818 A JP 05203818A JP 20381893 A JP20381893 A JP 20381893A JP 3123309 B2 JP3123309 B2 JP 3123309B2
Authority
JP
Japan
Prior art keywords
region
sensor
semiconductor
collector
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05203818A
Other languages
Japanese (ja)
Other versions
JPH0758326A (en
Inventor
仁志 澄田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP05203818A priority Critical patent/JP3123309B2/en
Publication of JPH0758326A publication Critical patent/JPH0758326A/en
Application granted granted Critical
Publication of JP3123309B2 publication Critical patent/JP3123309B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、主パワースイッチング
素子のオン電圧(動作電圧)を検出するためのセンサ半
導体構造が付帯するセンサ素子付き半導体装置に関し、
特に、そのセンサ半導体構造の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device with a sensor element having a sensor semiconductor structure for detecting an ON voltage (operating voltage) of a main power switching element.
In particular, it relates to the improvement of the sensor semiconductor structure.

【0002】[0002]

【従来の技術】パワー素子をスイッチング素子として用
いたスイッチング回路においては、パワー素子を駆動す
る制御回路部の異常や負荷短絡異常を瞬時にオン電圧の
変化として検出してパワー素子を速やかに遮断(オフ状
態)するために、パワー素子が作り込まれたチップ(基
板)にパワー素子の作り込み規模(占有面積)に比して
微小の規模を持ち、且つパワー素子の素子構造と同形の
構造を有するセンサ素子部(センサ半導体構造)を付帯
的に形成したセンサ素子付き半導体装置が用いられる。
図10はセンサ素子付き横型IGBT(伝導度変調型M
OSFET,絶縁ゲート型バイポーラトランジスタ)を
用いたスイッチング回路の一例を示す。このスイッチン
グ回路においては、ゲート制御回路1からのゲート制御
信号によってセンサ素子付き横型IGBT2はオン・オ
フ(開閉)し、例えばインダクタンス負荷Lが駆動され
る。センサ素子付き横型IGBT2は、図11の等価回
路に示すように、主IGBT部2AとセンサIGBT部
2aの並列接続により構成されている。なお、単体とし
てのIGBTを一般的に表記する記号では、矢印を付し
た端子が単体としてのバイポーラトランジスタと同様に
エミッタ端子と一般的に呼ばれるが、等価回路的に表現
すると、そのエミッタ端子にはバイポーラトランジスタ
のコレクタ領域が接続し、コレクタ端子にはバイポーラ
トランジスタのエミッタ領域が接続している。
2. Description of the Related Art In a switching circuit using a power element as a switching element, an abnormality in a control circuit for driving the power element or a load short-circuit abnormality is instantaneously detected as a change in on-voltage, and the power element is quickly shut off ( (Off state), the chip (substrate) on which the power element is built has a small scale compared to the scale (occupied area) of the power element, and has the same structure as the element structure of the power element. A semiconductor device with a sensor element in which a sensor element portion (sensor semiconductor structure) having the sensor element is formed is used.
FIG. 10 shows a horizontal IGBT with a sensor element (a conductivity modulation type M).
An example of a switching circuit using an OSFET, an insulated gate bipolar transistor) is shown. In this switching circuit, the lateral IGBT 2 with the sensor element is turned on / off (open / closed) by a gate control signal from the gate control circuit 1, and, for example, an inductance load L is driven. As shown in the equivalent circuit of FIG. 11, the horizontal IGBT 2 with a sensor element is configured by connecting a main IGBT unit 2A and a sensor IGBT unit 2a in parallel. In addition,
All IGBTs are generally marked with an arrow.
Terminal is the same as a single bipolar transistor
Generally called an emitter terminal, but expressed as an equivalent circuit
Then, the emitter terminal is a bipolar transistor
Collector region is connected, and the collector terminal is bipolar.
The emitter regions of the transistors are connected.

【0003】この主IGBT部2Aは、そのIGBTの
コレクタ端子(アノード端子)C(A)にエミッタ領域
が接続されたpnp型バイポーラトランジスタQ
pnp と、そのトランジスタのコレクタ領域とIGB
Tのエミッタ端子(カソード端子)E(K)との間に接
続されたコレクタ抵抗Rと、エミッタ端子Eとバイポー
ラトランジスタQpnp のベース領域とを導通・遮断
する多数キャリア注入用のnチャネル型MOSFET
(絶縁ゲート電界効果型トランジスタ)Fとから構
成されている。また、センサIGBT部2aも、そのI
GBTのコレクタ端子(アノード端子)C(A)にエミ
ッタ領域が接続されたpnp型バイポーラトランジスタ
pnp と、そのトランジスタのコレクタ領域とIG
BTのセンサエミッタ端子(センサカソード端子)E
(K)との間に接続されたコレクタ抵抗rと、センサ
エミッタ端子Eとバイポーラトランジスタqpnp
のベース領域とを導通・遮断する多数キャリア注入用の
nチャネル型MOSFET(f)とから構成されてい
る。このため、ゲート端子Gに高電位を印加すると、M
OSFET(F,f)が共にオン状態になり、
エミッタ端子E,Eから多数キャリア(電子)がp
np型バイポーラトランジスタQpnp ,qpnp
のn型ベース領域に注入され、その伝導度が変調される
ことによりpnp型バイポーラトランジスタ
pnp ,qpnp がオン状態となってベース抵抗
R,rを介して大電流容量の電流が流れる。センサIG
BT部2aの素子作り込み規模は主IGBT部2Aのそ
れよりも遙かに小さく形成されており、センサIGBT
部2aの電流容量は主IGBT部2Aのそれに比して非
常に僅かなものである。またセンサIGBT部2aの半
導体構造は主IGBT部2Aのそれと相等しく、従っ
て、図12に示すように、センサIGBT部2aのコレ
クタ・エミッタ電圧VCEに対するコレクタ電流I
特性も、主IGBT部2Aの特性に対して相似形を呈し
ている。
The main IGBT section 2A has a pnp bipolar transistor Q having an emitter region connected to the collector terminal (anode terminal) C (A) of the IGBT.
pnp , the collector region of the transistor and IGB
A collector resistance R connected between the emitter terminal (cathode terminal) E (K) of T, and an n-channel MOSFET for majority carrier injection for conducting / cutting off the emitter terminal E and the base region of the bipolar transistor Q pnp
It is composed of a (insulated gate field effect transistor) F n. Further, the sensor IGBT unit 2a also has its I
A pnp-type bipolar transistor q pnp having an emitter region connected to the collector terminal (anode terminal) C (A) of the GBT, a collector region of the transistor and an IG
BT sensor emitter terminal of (sensor cathode terminal) E S
A collector resistor r connected between the (K S), the sensor emitter terminal E S bipolar transistor q pnp
And an n-channel MOSFET (f n ) for majority carrier injection for conducting and blocking the base region. Therefore, when a high potential is applied to the gate terminal G, M
OSFET (F n, f n) are both turned on,
The emitter terminal E, the majority carriers (electrons) from E S p
np type bipolar transistors Q pnp , q pnp
Is injected into the n-type base region, and its conductivity is modulated, whereby the pnp-type bipolar transistors Q pnp and q pnp are turned on, and a current having a large current capacity flows through the base resistors R and r. Sensor IG
The element fabrication scale of the BT section 2a is formed much smaller than that of the main IGBT section 2A, and the sensor IGBT is formed.
The current capacity of section 2a is very small compared to that of main IGBT section 2A. The semiconductor structure of the sensor IGBT portion 2a is the same phase equal of the main IGBT portion 2A, therefore, as shown in FIG. 12, the characteristics of the collector current I c for the collector-emitter voltage V CE of the sensor IGBT portion 2a is also the main IGBT portion It has a similar shape to the characteristic of 2A.

【0004】図10に示すスイッチング回路においては
検出回路3を有しており、センサIGBT部2aのコレ
クタ電流(実質的にエミッタ電流と同一である)が略ゼ
ロとなるようにセンサエミッタ端子Eと主IGBT
部2Aのエミッタ端子Eとの間には高抵抗のセンサ抵抗
(エミッタホロワ抵抗)が接続されている。従っ
て、センサIGBT部2aの出力インピーダンス(オン
抵抗)は略ゼロで、センサIGBT部2aのセンサエミ
ッタ端子Eの電位はコレクタ端子Cの電位に実質的
に等しい。ここでゲート制御回路1からのゲート制御信
号の論理振幅を正常時には例えば図12に示すゲート電
圧VG1とし、オン状態でのコレクタ電流(通電電流)
をIとすると、オン状態でのコレクタ・エミッタ電
圧間VCE(オン電圧VON)はVであるが、ゲート
制御回路1に異常が発生し、ゲート制御信号の論理振幅
が低下して例えば図12に示すゲート電圧VG3になっ
たとすれば、インタクタンス負荷Lの相互誘導により依
然として同じ値のコレクタ電流IがIGBTに流れよ
うとするため、主IGBT部2Aのコレクタ・エミッタ
間電圧VCEは急激にVからVにまで上昇する。こ
の上昇分ΔV=V−Vは、センサIGBT部2aの
センサエミッタ端子Eの電位がコレクタ端子Cの電
位に等しいため、高抵抗Rの両端間の電圧に相当
し、異常発生によりセンサエミッタ端子Eは正常時
の電位からΔVにまで上昇することになる。このため、
センサエミッタ端子Eの電位が検出回路3のnチャ
ネル型MOSFET3aのしきい値電圧を超えると、こ
れがオン状態となり、プルアップ抵抗3bの電圧降下に
よりpチャネル型MOSFET3cがオン状態となるの
で、ゲート制御回路1の検出端子1aには高レベルの論
理信号が供給され、これによってゲート制御信号が低レ
ベルとなり、IGBT2が遮断されることとなる。従っ
て、異常時におけるIGBT2の高電力消費による熱破
壊を防止できるようになっている。また、ゲート制御回
路1の異常だけでなく、負荷Lが短絡した場合、センサ
エミッタ端子Eの電位が急上昇するため、同様にし
て検出回路3が作動し、やはりIGBT2が遮断する。
[0004] has a detection circuit 3 in the switching circuit shown in FIG. 10, the sensor IGBT 2a of the collector current (substantially emitter current and the same) is the sensor emitter terminal so as to be substantially zero E S And the main IGBT
A high-resistance sensor resistor RS (emitter follower resistor) is connected between the emitter terminal E of the section 2A and the emitter terminal E. Therefore, the output impedance (on-resistance) of the sensor IGBT portion 2a substantially at zero, the potential of the sensor emitter terminal E S of the sensor IGBT portion 2a is substantially equal to the potential of the collector terminal C. Here the gate voltage V G1 of the during normal logic amplitude of the gate control signal shown in FIG. 12, for example from the gate control circuit 1, the collector current in the ON state (energizing current)
Is I 1 , the collector-emitter voltage V CE (ON voltage V ON ) in the ON state is V 1 , but an abnormality occurs in the gate control circuit 1 and the logic amplitude of the gate control signal decreases. if, for example, becomes the gate voltage V G3 shown in FIG. 12, the collector current I 1 of the still same value due to mutual induction of Intakutansu load L tries to flow in the IGBT, the collector-emitter voltage of the main IGBT portion 2A V CE rises sharply from V 1 to V 2 . The rise ΔV = V 2 -V 1 is the potential of the sensor emitter terminal E S of the sensor IGBT portion 2a is equal to the potential of the collector terminal C, corresponds to the voltage across the high resistance R S, the abnormality sensor emitter terminal E S will rise from the potential of the normal to the [Delta] V. For this reason,
When the potential of the sensor emitter terminal E S exceeds the threshold voltage of the n-channel type MOSFET3a detection circuit 3, which is turned on and the p-channel type MOSFET3c is turned on by the voltage drop across the pull-up resistor 3b, the gate A high level logic signal is supplied to the detection terminal 1a of the control circuit 1, whereby the gate control signal becomes low level and the IGBT 2 is cut off. Therefore, it is possible to prevent thermal destruction due to high power consumption of the IGBT 2 at the time of abnormality. Further, not only the abnormality of the gate control circuit 1, when the load L is short-circuited, the potential of the sensor emitter terminal E S rises sharply, and the detection circuit 3 operates in the same manner, also IGBT2 is interrupted.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
検出回路3においては次のような問題点がある。検出回
路3やゲート制御回路1もIGBT2のチップ上に作り
込まれているが、製造プロセスの条件のバラツキにより
検出電圧のバラツキが大きい。異常発生が軽微なときで
も検出動作が働くチップや異常発生が甚大であってもな
かなか作動しないチップもあり、センサ素子付きのIG
BTであれば、センサ素子が無いものと比べると、却っ
てその歩留りの低下の原因となっていた。また、センサ
IGBT部2aはエミッタホロワを構成するため、拡散
抵抗又はポリシリコンの高抵抗R を必要としている
が、センサIGBT部2aの漏れ電流が不可避的に存在
するため、それによる高抵抗Rの電圧降下によって
nチャネル型MOSFET3aが正常時でもオン状態と
なる場合もあり、高抵抗Rを用いることは検出回路
3の誤動作を発生させ易く、信頼性の面でも歩留りの低
下を招いていた。
SUMMARY OF THE INVENTION
The detection circuit 3 has the following problems. Detection times
Route 3 and gate control circuit 1 are also built on IGBT2 chip
However, due to variations in manufacturing process conditions,
Large variation in detection voltage. When the occurrence of abnormality is minor
Even if the chip that detects operation or abnormal occurrence is
Some chips do not work easily, IG with sensor element
If it is a BT, compared to a sensor without a sensor element,
This has led to a reduction in the yield. Also, the sensor
The IGBT 2a constitutes an emitter follower,
High resistance R of resistance or polysiliconS In need of
However, the leakage current of the sensor IGBT unit 2a inevitably exists.
The high resistance RSBy the voltage drop of
Even if the n-channel MOSFET 3a is normal, it remains on.
In some cases, the high resistance RSUsing a detection circuit
3 is likely to cause malfunctions and low yield in terms of reliability.
I was invited below.

【0006】そこで上記問題点に鑑み、本発明の課題
は、センサ素子の電圧・電流特性を主素子のそれとは異
なり、特定の電圧でステップ特性(非線形特性)を持た
せることにより、異常時におけるオン電圧を検出マージ
ンが大きく確実に検出可能であって、センサ素子が無い
ものと同様に、歩留りの向上を図り得るセンサ素子付き
半導体装置を提供することにある。
[0006] In view of the above problems, an object of the present invention is to provide a voltage / current characteristic of a sensor element which is different from that of a main element and which has a step characteristic (non-linear characteristic) at a specific voltage, so that an abnormal condition can be obtained. An object of the present invention is to provide a semiconductor device with a sensor element that can reliably detect an on-voltage with a large detection margin and can improve the yield as in the case of no sensor element.

【0007】[0007]

【課題を解決するための手段】一般に、センサ素子付き
半導体装置は、同一基板において主半導体構造とこれに
比して小規模のセンサ半導体構造とを独立に有し、主半
導体構造及びセンサ半導体構造は、第1導電型のエミッ
タ半導体領域、第2導電型のベース半導体領域、及び第
1導電型のコレクタ半導体領域から成るバイポーラトラ
ンジスタ構造を少なくとも含む基本構造と、上記ベース
半導体領域に対しその多数キャリアを注入可能のMIS
FETとをそれぞれ有して成る。このようなセンサ素子
付き半導体装置において、本発明の講じた手段は、セン
サ半導体構造においてエミッタ半導体領域に導電接触す
る電極にベース半導体領域を部分的に短絡させる第
電型の高濃度領域を設けたことを特徴とする。この第2
導電型の高濃度領域の形成領域としては、少なくとも上
記主半導体構造に近接する側の領域にあることが望まし
く、また、センサ半導体構造が平面的に環状セル構造で
ある場合には、第2導電型の高濃度領域の形成領域は環
状セル構造のうち湾曲範囲にあることが望ましい。
In general, a semiconductor device with a sensor element has a main semiconductor structure and a small-scale sensor semiconductor structure independently on the same substrate, and comprises a main semiconductor structure and a sensor semiconductor structure. A basic structure including at least a bipolar transistor structure including a first conductivity type emitter semiconductor region, a second conductivity type base semiconductor region, and a first conductivity type collector semiconductor region; and a majority carrier for the base semiconductor region. MIS that can be injected
And FETs. In such a semiconductor device with a sensor element, the means taken by the present invention is to provide a high-concentration region of the second conductivity type that partially short-circuits the base semiconductor region to the electrode that is in conductive contact with the emitter semiconductor region in the sensor semiconductor structure. It is characterized by having. This second
It is desirable that the formation region of the high-concentration region of the conductivity type be at least in a region adjacent to the main semiconductor structure. In the case where the sensor semiconductor structure has a planar annular cell structure, the second conductive region is formed. The formation region of the high-concentration region of the mold is desirably in the curved range of the annular cell structure.

【0008】上記基本構造がバイポーラトランジスタ構
造のみから成るときはIGBTである。このIGBTは
縦型IGBTであっても良いが、上記電極が上記基板の
主面上に形成された横型IGBTであることが望まし
い。また、IGBTに限らず、バイポーラトランジスタ
構造の他に、上記ベース半導体領域及び上記コレクタ半
導体領域を共有する逆型のバイポーラトランジスタ構造
を含むサイリスタ構造であっても良い。
[0008] When the above-mentioned basic structure consists only of a bipolar transistor structure, it is an IGBT. The IGBT may be a vertical IGBT, but is preferably a horizontal IGBT in which the electrodes are formed on the main surface of the substrate. In addition to the bipolar transistor structure, the present invention is not limited to the IGBT, and may be a thyristor structure including an inverted bipolar transistor structure sharing the base semiconductor region and the collector semiconductor region.

【0009】[0009]

【作用】主半導体構造及びセンサ半導体構造の多数キャ
リア注入用のMISFETを共にオン状態にさせると、
ベース半導体領域にはその多数キャリアが注入される。
これにより主半導体構造のベース半導体領域の伝導度は
変調され、その主半導体構造のバイポーラトランジスタ
がオン状態となって主半導体構造では大電流容量の電流
が流れる。当然のことながら、コレクタ・エミッタ間電
圧を高めるとコレクタ電流は線形的に増大するので、従
来と同様に線形性の特性を示す。しかしながら、センサ
半導体構造における多数キャリア注入用のMISFET
がオンしてもコレクタ・エミッタ間電圧が低いときに
は、センサ半導体構造のバイポーラトランジスタはオン
状態にならず、そのコレクタ電流は線形的には増加しな
い。なぜなら、センサ半導体構造ではエミッタ半導体領
域に導電接触する電極にベース半導体領域を部分的に短
絡させる第2導電型の高濃度領域が存在しているため、
センサ半導体構造のバイポーラトランジスタのベースと
エミッタとの間に短絡抵抗が部分的に介在しており、セ
ンサ半導体構造のベース半導体領域に対しMISFET
により多数キャリアが注入されても、この多数キャリア
が上記電極へ引き抜かれてしまうからである。従って、
コレクタ・エミッタ間電圧が低いときにはセンサ半導体
構造のコレクタ電流はMISFETのオン電流の値に留
まる。コレクタ・エミッタ間電圧を上げて行くと、ある
跳ね上がり電圧において短絡抵抗の電圧降下によりバイ
ポーラトランジスタのエミッタとベースの接合が順バイ
アスされ、センサ半導体構造におけるバイポーラトラン
ジスタもオン状態となり、跳ね上がり電圧前のコレクタ
電流に比べると離散的で高い電流値となる。従って、こ
の跳ね上がり電圧の前後ではコレクタ電流はあるステッ
プ幅だけ跳ね上がる。この跳ね上がり電圧を検出電圧と
して設定することにより、オン電圧の検出にはステップ
幅の検出マージンがあるため、異常時におけるオン電圧
を高精度に検出可能であって、センサ素子が無いものと
同様に、歩留りの向上を図り得る。跳ね上がり電圧は、
第1導電型の高濃度領域の形成規模を大小変化させるこ
とにより高低変化させることができるので、検出電圧の
設定には自由度がある。
When both MISFETs for majority carrier injection of the main semiconductor structure and the sensor semiconductor structure are turned on,
The majority carriers are injected into the base semiconductor region.
As a result, the conductivity of the base semiconductor region of the main semiconductor structure is modulated, and the bipolar transistor of the main semiconductor structure is turned on, so that a current having a large current capacity flows in the main semiconductor structure. As a matter of course, when the collector-emitter voltage is increased, the collector current linearly increases. However, MISFETs for majority carrier injection in sensor semiconductor structures
When the collector-emitter voltage is low even if is turned on, the bipolar transistor of the sensor semiconductor structure does not turn on, and its collector current does not increase linearly. Because, in the sensor semiconductor structure, the second conductive type high concentration region that partially short-circuits the base semiconductor region exists in the electrode that is in conductive contact with the emitter semiconductor region.
A short-circuit resistance is partially interposed between the base and the emitter of the bipolar transistor having the sensor semiconductor structure, and the MISFET is connected to the base semiconductor region of the sensor semiconductor structure.
This is because even if majority carriers are injected, the majority carriers are extracted to the electrode. Therefore,
When the collector-emitter voltage is low, the collector current of the sensor semiconductor structure remains at the value of the ON current of the MISFET. When the collector-emitter voltage is increased, the junction between the emitter and the base of the bipolar transistor is forward-biased due to the voltage drop of the short-circuit resistance at a certain jump voltage, and the bipolar transistor in the sensor semiconductor structure is also turned on. The current value is discrete and higher than the current. Therefore, before and after the jump voltage, the collector current jumps by a certain step width. By setting the jump voltage as the detection voltage, the ON voltage has a detection margin of the step width in the detection of the ON voltage, so that the ON voltage at the time of abnormality can be detected with high accuracy, similarly to the case where there is no sensor element. Thus, the yield can be improved. The jump voltage is
By changing the formation scale of the high-concentration region of the first conductivity type, the height can be changed, so that there is a degree of freedom in setting the detection voltage.

【0010】第2導電型の高濃度領域の形成領域が上記
主半導体構造に近接する側の領域にある場合には、主半
導体構造のバイポーラトランジスタがセンサ半導体構造
のバイポーラトランジスタよりも先にオン状態となるよ
うに、近接領域側にエミッタ領域を形成せずに、上記第
2導電型の高濃度領域でセンサ半導体構造のうち近接領
域側のバイポーラトランジスタを抑圧し、相互干渉を防
止する。
[0010] When the formation region of the high-concentration region of the second conductivity type is in a region close to the main semiconductor structure, the bipolar transistor of the main semiconductor structure is turned on before the bipolar transistor of the sensor semiconductor structure. Thus, the bipolar transistor on the proximity region side in the sensor semiconductor structure is suppressed in the high-concentration region of the second conductivity type without forming an emitter region on the proximity region side, thereby preventing mutual interference.

【0011】また、センサ半導体構造が平面的に環状セ
ル構造である場合において、第2導電型の高濃度領域の
形成領域が環状セル構造のうち湾曲範囲にあるときに
は、センサ半導体構造側のラッチアップを防止すること
ができる。湾曲範囲にエミッタ領域を形成した場合、バ
イポーラトランジスタがオン状態となった後は、平面円
弧状のコレクタ領域に対しては周りから電流が集中して
コレクタ抵抗の電圧降下量が大きく、MISFETのソ
ース領域を含む寄生バイポーラトランジスタがオン状態
となり、ラッチアップを生じ易いが、湾曲範囲には第2
導電型の高濃度領域が形成されているので、ラッチアッ
プを有効に防止できる。
In the case where the sensor semiconductor structure has a planar annular cell structure, and the formation region of the second conductivity type high-concentration region is in the curved range of the annular cell structure, the latch-up on the sensor semiconductor structure side is performed. Can be prevented. When the emitter region is formed in the curved area, after the bipolar transistor is turned on, current concentrates on the planar arc-shaped collector region from around.
The voltage drop of the collector resistance is large, and the parasitic bipolar transistor including the source region of the MISFET is turned on, so that the latch-up easily occurs.
Since the high concentration region of the conductivity type is formed, latch-up can be effectively prevented.

【0012】横型IGBT等の横型半導体装置の場合に
は、第1導電型の高濃度領域はMISFETのソース領
域の形成と同時に形成することができ、製造プロセスの
簡略化に寄与する。
In the case of a lateral semiconductor device such as a lateral IGBT, the high concentration region of the first conductivity type can be formed simultaneously with the formation of the source region of the MISFET, which contributes to simplification of the manufacturing process.

【0013】[0013]

【実施例】次に、本発明の実施例に係るセンサ素子付き
IGBTを添付図面に基づいて説明する。
Next, an IGBT with a sensor element according to an embodiment of the present invention will be described with reference to the accompanying drawings.

【0014】図1は本発明の実施例に係るセンサ素子付
き横型IGBTの半導体構造を示す平面図、図2は図1
のA−A′線に沿って切断した状態を示す断面図、図3
は図1のB−B′線及びC−C′に沿って切断した状態
を示す断面図、図4は図1のD−D′線に沿って切断し
た状態を示す断面図である。
FIG. 1 is a plan view showing a semiconductor structure of a lateral IGBT with a sensor element according to an embodiment of the present invention, and FIG.
FIG. 3 is a sectional view showing a state cut along the line AA ′ of FIG.
1 is a cross-sectional view showing a state cut along the line BB 'and CC' in FIG. 1, and FIG. 4 is a cross-sectional view showing a state cut along the line DD 'in FIG.

【0015】このセンサ素子付き横型IGBT100
は、同一のn型半導体基板(チップ)10の主面側に主
IGBTセル部Cとセンサセル部Cが作り込まれ
ている。なお、図1には主IGBTセル部Cのうち
センサセル部Cの近傍領域のみが示されている。主I
GBTセル部C及びセンサセル部Cは図1に示す
ようにそれぞれ独立に分離されており、平面的に環状セ
ル構造である。
The horizontal IGBT 100 with the sensor element
A main IGBT cell portion on the principal surface side of the same n-type semiconductor substrate (chip) 10 C M and the sensor-cell unit C S is fabricated. Note that only the area near the sensor-cell unit C S of the main IGBT cell portion C M is shown in FIG. Lord I
GBT cell section C M and the sensor cell unit C S are separated independently as shown in FIG. 1 is a planar annular cell structure.

【0016】主IGBTセル部C及びセンサセル部
の断面半導体構造は、n型半導体基板(チップ)1
0の主面側に形成されたバイポーラトランジスタのp型
のコレクタ領域11A,11aと、このp型のコレクタ
領域11A,11a内の主面側に形成されたp型コ
ンタクト領域12A,12bと、n型半導体基板10の
主面側でp型のコレクタ領域11A,11aの外周を
イポーラトランジスタのn型ベース領域たるドリフト領
域13A,13aを残して取り巻く多数キャリヤ(電
子)注入抑制用のn型のバッファ領域14A,14
aとを有している。主IGBTセル部Cコレクタ
領域11Aを取り巻くバッファ領域14A内の主面側に
バイポーラトランジスタのp型のエミッタ領域1
5Aが形成されている。センサセル部Cコレクタ
域11aを取り巻くバッファ領域14a内の主面側にお
いては、その周回方向に沿って部分的にバイポーラトラ
ンジスタのp型のエミッタ領域15a又はn++
カソードショート領域30が形成されている。カソー
ショート領域30の形成領域は、主IGBTセル部C
とセンサセル部Cの境界領域(近接領域)側にお
ける環状セル構造の湾曲範囲(円弧範囲)に亘ってお
り、またそれとは反対側の湾曲範囲にもカソードショー
ト領域30が形成されている。従って、センサセル部C
のp型のエミッタ領域15aは環状セル構造のう
ち残る直線部分に形成されている。
The cross-section a semiconductor structure of the main IGBT cell portion C M and the sensor cell unit C S is, n-type semiconductor substrate (chip) 1
0 p-type collector regions 11A and 11a of the bipolar transistor formed on the main surface side, and p + -type contact regions 12A formed on the main surface side in the p-type collector regions 11A and 11a. , Ba 12b and, p-type collector region 11A in the main surface side of the n-type semiconductor substrate 10, the outer periphery of the 11a
N + -type buffer regions 14A and 14 for suppressing injection of majority carriers (electrons) surrounding drift regions 13A and 13a as n-type base regions of the bipolar transistor
a. Of the bipolar transistor on the main surface side of the buffer area 14A surrounding the collector <br/> region 11A of the main IGBT cell section C M p + -type emitter region 1
5A are formed. In the main surface side of the buffer region 14a surrounding the collector territory <br/> areas 11a of the sensor-cell unit C S, partially bipolar tigers along the circumferential direction
Cathode shorting region 30 of the emitter region 15a or n ++ type p + -type Njisuta is formed. Casor
Forming regions of de short region 30, the main IGBT cell portion C
Border region of the M and the sensor cell unit C S curvature range of cyclic cell structure in the (near field) side and over the (arc range), Cathode show <br/> preparative region 30 in bending range opposite the it Is formed. Therefore, the sensor cell section C
The S p + type emitter region 15a is formed in the remaining linear portion of the annular cell structure.

【0017】主IGBTセル部C及びセンサセル部
に共通のコレクタ(アノード)電極16がp
エミッタ領域15A及びカソードショート領域30に
オーミック接触しており、また、主IGBTセル部C
のエミッタ(カソード)電極17とセンサセル部C
のエミッタ(カソード)電極18がそれぞれのp
コンタクト領域12A,12aにオーミック接触してい
る。また、主IGBTセル部Cは、p型のコレクタ
領域11Aの主面側において部分的にp型コンタクト
領域12Aに重なりエミッタ電極17にオーミック接触
するn++型のソース領域19Aと、これとドリフト領
域13Aとに挟まれたp型のコレクタ領域11Aの主面
にゲート絶縁膜20Aを介して形成されたポリシリコン
のゲート電極21Aとを有している。また同様に、セン
サセル部Cも、p型のコレクタ領域11aの主面側に
おいて部分的にp型コンタクト領域12aに重なり
エミッタ電極18にオーミック接触するn++型のソー
ス領域19aと、これとドリフト領域13aとに挟まれ
たp型のコレクタ領域11aの主面にゲート絶縁膜20
aを介して形成されたポリシリコンのゲート電極21a
とを有している。
[0017] A common collector main IGBT cell portion C M and the sensor cell unit C S (anode) electrode 16 is in ohmic contact with the emitter region 15A and the cathode short-circuit region 30 of the p + -type, also the main IGBT cell portion C
M emitter (cathode) electrode 17 and sensor cell section C
The S emitter (cathode) electrode 18 is in ohmic contact with the respective p + -type contact regions 12A and 12a. The main IGBT cell portion C M is partially p + -type overlaps the emitter electrode 17 in the contact region 12A of n ++ type ohmic contact source regions 19A in the main surface side of the p-type collector <br/> region 11A And a polysilicon gate electrode 21A formed on a main surface of a p-type collector region 11A interposed between the drift region 13A and the drift region 13A via a gate insulating film 20A. Similarly, the sensor-cell unit C S also partially p + -type emitter electrode 18 overlaps the contact region 12a of the n ++ type ohmic contact source regions 19a on the main surface side of the p-type collector region 11a, a which Gate insulating film 20 is formed on the main surface of p-type collector region 11a sandwiched between drift region 13a and drift region 13a.
a gate electrode 21a of polysilicon formed through
And

【0018】ここで、主IGBTセル部Cにおける
コレクタ領域11A,コンタクト領域12A,ドリフト
領域(ベース領域)13A,バッファ領域14A及び
ミッタ領域15Aは、等価回路的には図5に示す大規模
なpnp型バイポーラトランジスタQpnpを構成して
おり、IGBTのエミッタ領域15Aはそのバイポーラ
トランジスタQpnpのエミッタ領域に相当し、IGB
Tのコレクタ領域11AはそのバイポーラランジスタQ
pnpのコレクタ領域に相当している。また同様に、セ
ンサセル部Cにおけるコレクタ領域11a,コンタク
ト領域12a,ドリフト領域(ベース領域)13a,バ
ッファ領域14a及びエミッタ領域15aは、小規模な
pnp型バイポーラトランジスタqpnpを構成してお
り、IGBTのエミッタ領域15aはそのトランジスタ
pnpのエミッタ領域に相当し、IGBTのコレクタ
領域11aはそのトランジスタqpnpのコレクタ領域
に相当している。なお、単体としてのIGBTを一般的
に表記する記号では、矢印を付した端子が単体としての
バイポーラトランジスタと同様にエミッタ端子と一般的
に呼ばれるが、等価回路的に表現すると、そのエミッタ
端子にはバイポーラトランジスタのコレクタ領域が接続
し、コレクタ端子にはバイポーラトランジスタのエミッ
タ領域が接続している。このように主IGBTセル部C
及びセンサセル部Cには、それぞれ独立分離さ
れ、同一等価回路の基本構造を成すバイポーラトランジ
スタQpnp,qpnpが作り込まれている。そして、
主IGBTセル部Cにおけるソース領域19A,チ
ャネル領域たるベース領域11Aの主面領域,ドレイン
領域たるドリフト領域13A,ゲート絶縁膜20A,及
びゲート電極21Aは、図5に示すように、ドリフト領
域13Aに対する多数キャリア(電子)注入用のnチャ
ネル型MOSFET(絶縁ゲート電界効果型トランジス
タ:MISFET)Fを構成している。センサセル部
におけるソース領域19a,チャネル領域たるベー
ス領域11aの主面領域,ドレイン領域たるドリフト領
域13a,ゲート絶縁膜20a,及びゲート電極21a
は、図5に示すようにドリフト領域13aに対する多数
キャリア注入用のnチャネル型MOSFET(f)を
構成している。
[0018] Here, in the main IGBT cell section C M
Collector region 11A, the contact region 12A, the drift region (base region) 13A, a buffer area 14A and d
Emitter region 15A is the equivalent circuit constitute a large pnp-type bipolar transistor Q pnp shown in FIG. 5, the emitter region 15A of the IGBT corresponds to the emitter region of the bipolar <br/> transistor Q pnp , IGB
The collector region 11A of T is connected to its bipolar transistor Q
It corresponds to a pnp collector region. Similarly, the collector region 11a of the sensor-cell unit C S, the contact area 12a, the drift region (base region) 13a, a buffer area 14a and the emitter region 15a constitutes a small pnp-type bipolar transistor q pnp, The emitter region 15a of the IGBT corresponds to the emitter region of the transistor q pnp , and the collector region 11a of the IGBT corresponds to the collector region of the transistor q pnp . Note that IGBTs as a single unit are generally
In the symbol shown in, the terminal with an arrow
Emitter terminal and general like bipolar transistor
However, when expressed in terms of an equivalent circuit, the emitter
The collector region of the bipolar transistor is connected to the terminal
The collector terminal is a bipolar transistor emitter.
Data area is connected. Thus, the main IGBT cell section C
The M and the sensor cell unit C S, is independently separated, bipolar transistors Q pnp forming the basic structure of the same equivalent circuit, q pnp are fabricated. And
Source region 19A in the main IGBT cell unit C M, the channel region serving as the base region 11A of the main surface region, the drain region serving as a drift region 13A, a gate insulating film 20A, and the gate electrode 21A, as shown in FIG. 5, the drift region 13A majority carriers (electrons) n-channel MOSFET for injection (insulated gate field effect transistor: MISFET) for constituting a F n. Source region 19a of the sensor-cell unit C S, the main surface region of the channel region serving as the base region 11a, the drain region serving as a drift region 13a, a gate insulating film 20a, and the gate electrode 21a
Constitutes an n-channel MOSFET (f n ) for majority carrier injection into the drift region 13a as shown in FIG.

【0019】上記の主IGBTセル部C及びセンサ
セル部Cは、共にIGBTの基本構造を有している
が、センサセル部Cにおいては、バッファ領域14a
内の主面側に部分的なn++型のカソードショート領域
30が形成されている。このカソードショート領域30
の存在は、コレクタ電極16に対してバッファ領域14
aの拡散抵抗rを介してドリフト領域13aを接続
し、エミッタ領域15aを部分的に短絡している。即
ち、この部分を等価回路的に見ると、図5に示すよう
に、バイポーラトランジスタqpnpのベースとエミッ
タとの間に拡散抵抗rが接続されたものとなってい
る。この拡散抵抗rの値はカソードショート率(
ソードショート領域30の面積とエミッタ領域15aの
面積との和に対するカソードショート領域30の面積の
比)によって調整可能である。
The main IGBT cell unit C M and the sensor cell unit C S of the above is both have the basic structure of IGBT, in the sensor cell unit C S, the buffer area 14a
A partial n ++- type cathode short region 30 is formed on the main surface side of the inside. This cathode short region 30
Exists between the collector electrode 16 and the buffer region 14.
Connect the drift region 13a via the diffusion resistance r x of a, it is shorted emitter region 15a partially. That is, when this portion is viewed in terms of an equivalent circuit, as shown in FIG. 5, a diffusion resistor r x is connected between the base and the emitter of the bipolar transistor q pnp . The value of the diffusion resistance r x is the cathode short rate (mosquitoes
The ratio can be adjusted by the ratio of the area of the cathode short region 30 to the sum of the area of the sword short region 30 and the area of the emitter region 15a.

【0020】ゲート端子Gに高電位を印加すると、MO
SFET(F,f)が共にオン状態になり、エ
ミッタ端子E,Eから多数キャリア(電子)がpn
p型バイポーラトランジスタQpnp ,qpnp
n型のドリフト領域13A,13aに注入される。これ
により主IGBTセル部Cにおけるドリフト領域1
3Aの伝導度は変調され、pnp型バイポーラトランジ
スタQpnp がオン状態となってコレクタ抵抗Rを介
して主IGBTセル部Cでは大電流容量の電流が流
れる。当然のことながら、コレクタ・エミッタ間電圧を
高めるとコレクタ電流は線形的に増大するので、従来と
同様に図12に示す特性を示す。しかしながら、センサ
セル部CにおけるMOSFETfがオンしてもコ
レクタ・エミッタ間電圧が低いときには、pnp型バイ
ポーラトランジスタqpnp はオン状態にならず、そ
のコレクタ電流は線形的には増加しない。なぜなら、
ソードショート領域30の存在による拡散抵抗r
pnp型バイポーラトランジスタqpnp のベース
(ドリフト領域13a)とコレクタ電極16との間に介
在しているため、ドリフト領域13aに対しMOSFE
Tfにより多数キャリア(電子)が注入されても、
この多数キャリアがコレクタ電極16へ引き抜かれてし
まうからである。従って、コレクタ・エミッタ間電圧V
CEが低いときには図6に示すようにセンサセル部C
のコレクタ電流はMOSFETfのオン電流の値に
留まる。このコレクタ・エミッタ間電圧VCEの低電圧
範囲はMOSFETfの特性に近似している。コレ
クタ・エミッタ間電圧VCEを上げて行くと、跳ね上が
り電圧Vにおいて拡散抵抗rの電圧降下により
バイポーラトランジスタqpnp のエミッタとベース
の接合が順バイアスされ、バイポーラトランジスタq
pnp がオン状態となり、跳ね上がり電圧V前の
コレクタ電流Iの値ISoに比べると離散的で高い
電流値ISo3 となる。従って、この跳ね上がり電圧
の前後ではコレクタ電流Iはステップ幅ΔI
S3だけ跳ね上がる。このようなステップ幅ΔI
示す理由は、カソードショート領域30によるIGBT
動作の抑制(律速)が破れてその跳ね上がり電圧V
でのIGBT動作でのコレクタ電流の値が回復し顕在化
するからである。ここで、カソードショート率が大きい
カソードショート領域の面積が大きい)場合は、拡散
抵抗rが小さく、バイポーラトランジスタqpnp
の抑圧度が高いので、跳ね上がり電圧Vは高い値を
示し、カソードショート率が小さい(カソードショート
領域の面積が小さい)場合は、拡散抵抗rが大き
く、バイポーラトランジスタqpnp の抑圧度が低い
ので、跳ね上がり電圧Vは低い値となる。従って、
カソードショート率を調整することにより、跳ね上がり
電圧Vの値を増減可能である。このカソードショー
ト率の調整は前述したようにカソードショート領域30
の形成規模を拡大縮小することにより容易に達成するこ
とができる。カソードショート領域30の濃度調整も
ソードショート率の調整要因であるが、カソードショー
ト領域30は、ソース領域19A,19aの形成と同時
に同一マスクで形成することが望ましく、単独プロセス
によりソース領域19A,19aの濃度と異なる濃度に
設定することはプロセスの追加を招く。
When a high potential is applied to the gate terminal G, MO
SFET (F n, f n) is turned both turned on, the emitter terminal E, majority carriers (electrons) pn from E S
The p-type bipolar transistors Q pnp , q pnp are injected into the n-type drift regions 13A, 13a. Thus the drift region in the main IGBT cell unit C M 1
3A conductivity is modulated, pnp-type bipolar transistor Q pnp current of a large current capacity in the main IGBT cell unit C M flows through the collector resistor R in the ON state. Naturally, when the collector-emitter voltage is increased, the collector current linearly increases, so that the characteristic shown in FIG. However, when the ON and the collector-emitter voltage be low MOSFETf n in the sensor cell unit C S is, pnp-type bipolar transistor q pnp will not turn on state, the collector current does not increase linearly. Because mosquito
Since the diffusion resistance r x due to the presence of the sword short region 30 is interposed between the base (drift region 13 a) of the pnp type bipolar transistor q pnp and the collector electrode 16, the MOSFE is applied to the drift region 13 a.
Even if majority carriers (electrons) are injected by Tf n ,
This is because the majority carriers are extracted to the collector electrode 16. Therefore, the collector-emitter voltage V
The sensor-cell unit C S as when CE is low 6
The collector current remains at a value of on-state current of the MOSFETf n. Low voltage range of the collector-emitter voltage V CE is similar to the characteristics of MOSFETf n. When the collector-emitter voltage V CE is increased, the junction between the emitter and the base of the bipolar transistor q pnp is forward-biased by the voltage drop of the diffusion resistor r x at the jump voltage V X , and the bipolar transistor q
pnp is turned on, as compared to the value I So. the jumping voltage V X before the collector current I S becomes discrete high current value I So3. Therefore, the jump collector current I S is the voltage across V X step width ΔI
It jumps up by S3 . Reason for showing such step size [Delta] I S is, IGBT due to cathode shorting region 30
When the suppression (rate-limiting) of the operation is broken, its jump voltage V X
This is because the value of the collector current in the IGBT operation in FIG. Here, when the cathode short ratio is large (the area of the cathode short region is large), the diffusion resistance r x is small, and the bipolar transistor q pnp
Because of the high degree of suppression, shows the voltage V X is a high value jump, when the cathode short-circuit rate is small (small area of the cathode short regions), the diffusion resistance r x is large, a low degree of suppression of the bipolar transistor q pnp because, jumping voltage V X is a low value. Therefore,
By adjusting the cathode short ratio, it is possible to increase or decrease the value of the voltage V X jump. Cathode short region 30 as the adjustment of the cathode show <br/> DOO rate was above
This can be easily achieved by scaling the scale of formation. Mosquitoes also concentration adjustment of the cathode short-circuit region 30
Although it is an adjustment factor of the sword short ratio, the cathode short region 30 is desirably formed by the same mask at the same time as the formation of the source regions 19A and 19a. Setting different concentrations leads to additional processes.

【0021】次に、上記センサ素子付き横型IGBT1
00のオン電圧検出動作を説明する。図7は、センサ素
子付き横型IGBT100の基板10にゲート制御回路
1と検出回路40とを作り込んだ回路構成を示す。検出
回路40は、IGBT100のセンサセル部Cのエミ
ッタ電極Eと主IGBTセル部Cのエミッタ電極
Eとの間に接続された1000Ω以下の比較的低抵抗の
センサ抵抗rと、比較電圧VREF を反転入力とす
ると共にセンサセル部Cのエミッタ電極Eの電位を
非反転入力とするコンパレータ(比較器)42とから成
る。
Next, the horizontal IGBT 1 with the sensor element described above
The ON voltage detection operation of 00 will be described. FIG. 7 shows a circuit configuration in which a gate control circuit 1 and a detection circuit 40 are formed on a substrate 10 of a horizontal IGBT 100 with a sensor element. Detection circuit 40, the sensor resistance r S following the relatively low resistance 1000Ω which is connected between the emitter electrode E of the emitter electrode E S and the main IGBT cell portion C M of the sensor-cell unit C S of the IGBT 100, the comparison voltage consists a comparator 42 to the non-inverting input to the potential of emitter electrode E S of the sensor cell unit C S while the inverting input of V REF.

【0022】今、ゲート制御回路1からのゲート制御信
号の論理振幅を正常時には例えば図6及び図12に示す
ゲート電圧VG1とし、オン状態での主IGBTセル部
のコレクタ電流(通電電流)IをIとする
と、オン状態での主IGBTセル部Cのコレクタ・
エミッタ電圧VCE(オン電圧VON)はVである。
このときセンサセル部Cのコレクタ・エミッタ間電圧
とそのコレクタ電流Iは図6の特性曲線とバ
イアス線Lとの交点(VS0, S0)で与えられ
る。ゲート制御回路1に異常が発生し、ゲート制御信号
の論理振幅が低下して例えば図6及び図12に示すゲー
ト電圧VG3になったとすれば、インタクタンス負荷L
の相互誘導により依然として同じ値のコレクタ電流I
がIGBT100に流れようとするため、主IGBTセ
ル部Cのコレクタ・エミッタ電圧VCEは急激にV
からVにまで上昇する。このときセンサセル部C
コレクタ・エミッタ間電圧Vとそのコレクタ電流I
は図6の特性曲線とバイアス線Lとの交点で与え
られるが、その交点はステップ幅にあるため、コレクタ
・エミッタ間電圧VはVで、コレクタ電流I
はIS3となる。大雑把に言えば、センサセル部C
の跳ね上が電圧Vを正常時の主IGBTセル部C
のコレクタ・エミッタ間電圧Vと異常時のそれの
コレクタ・エミッタ間電圧V間に設定しておくことに
より、異常が発生するとセンサセル部Cのコレクタ電
流IはIS0からIS3へステップ的に跳ね上が
る。異常発生前でのセンサ抵抗rの電圧降下はr
S0であるが、異常発生によりその電圧降下はr
S3となり、ステップ的に上昇する。このステップアッ
プによってコンパレータ42が作動して検出信号を発生
させ、これによりゲート制御回路1から低レベルの制御
信号が出力され、IGBT100は強制的にオフ状態に
なる。
[0022] Now, the gate voltage V G1 of the during normal logic amplitude of the gate control signal shown in FIGS. 6 and 12, for example from the gate control circuit 1, the main IGBT cell portion C M in the on-state collector current (energizing current ) If the I C and I 1, the collector of the main IGBT cell portion C M in the on state,
Emitter voltage V CE (ON voltage V ON) is V 1.
Its collector current I S and the collector-emitter voltage V S of the time the sensor-cell unit C S is given by the intersection of the characteristic curve and the bias line L 1 in FIG. 6 (V S0, I S0) . If an abnormality occurs in the gate control circuit 1 and the logic amplitude of the gate control signal decreases to reach, for example, the gate voltage VG3 shown in FIG. 6 and FIG.
Of the collector current I 1 still having the same value due to mutual induction of
Since but tries to flow in the IGBT 100, the collector-emitter voltage V CE of the main IGBT cell portion C M is abruptly V 1
It rises from up to V 2. In this case the collector-emitter voltage V S of the sensor-cell unit C S and the collector current I
S is given by the intersection of the characteristic curve and the bias line L 2 in FIG. 6, at the intersection due to the step width, the collector-emitter voltage V S is V X, the collector current I
S becomes IS3 . Roughly speaking, the sensor cell section C
The main IGBT cell section C when the voltage V X is normal when the jump of S is normal.
By setting between the collector-emitter voltages V 1 and the collector-emitter voltage V 2 that of the abnormality of the M, the collector current I S of the abnormality occurs the sensor-cell unit C S from the I S0 I S3 Bouncing step by step. Voltage drop across the sensor resistance r s of the abnormal occurrence before r s
Is a I S0, the voltage drop due to the abnormal occurrence r s I
It becomes S3 and rises stepwise. By this step-up, the comparator 42 operates to generate a detection signal, whereby a low-level control signal is output from the gate control circuit 1, and the IGBT 100 is forcibly turned off.

【0023】ここで、電圧V→Vとして、跳ね
上がり電圧Vを異常時のIGBT100の検出電圧と
して設定しておくと、その検出電圧になれば、自動的に
IGBT100がオフ状態になる。例えば、センサセル
部Cの大きさを200μm×120μm、カソード
ョート率を30%とすると、ゲート電圧VG1が15V
の場合、IS0は約3mA、IS3は約20mAであ
り、跳ね上がり電圧Vは約5Vとなる。比較電圧V
REが1Vのとき検出信号が発生するようにするために
は、センサ抵抗rを50Ωに設定しておけば良い。
[0023] In this case, as the voltage V 1V X, if you set the voltage V X as a detection voltage of IGBT100 of abnormal bounce, if the detection voltage, automatically IGBT100 is turned off. For example, the sensor-cell unit C S of the size of 200 [mu] m × 120 [mu] m, a cathode sheet <br/> Yoto rate when 30%, the gate voltage V G1 is 15V
For, I S0 about 3mA, the I S3 is about 20 mA, jumping voltage V X is about 5V. Comparison voltage V
RE for to such detection signal when a 1V occurs, it is sufficient to set the sensor resistance r s to 50 [Omega.

【0024】このように、ゲート電圧の低下や負荷短絡
等の異常時にはセンサセル部Cが階段状の電流波形を
示すため、そのステップ幅が検出マージンとなり、製造
プロセスの条件のバラツキにより素子特性にバラツキが
あっても、検出誤差はその検出マージンに吸収される。
従って、高精度の異常検出が実現される。これによって
センサ素子の無いIGBTと同様の歩留りを得ることが
できる。また、センサ抵抗rは高抵抗である必要が
なく、低抵抗化を図ることができ、センサセル部C
漏れ電流による電圧降下も微小であり、検出回路の誤作
動を防止することができる。
[0024] Thus, to indicate the abnormal sensor-cell unit C S is stepped current waveform in such reduction or load short-circuit of the gate voltage, the step width is the detection margin, the device characteristics due to variations in conditions of the manufacturing process Even if there is variation, the detection error is absorbed by the detection margin.
Therefore, highly accurate abnormality detection is realized. As a result, the same yield as an IGBT without a sensor element can be obtained. Further, the sensor resistance r s is not required a high resistance, it is possible to reduce the resistance, a voltage drop due to leakage current of the sensor cell unit C S is also small, it is possible to prevent an erroneous operation of the detection circuit .

【0025】図8は主IGBTセル部Cの平面全体
構成を示す。主IGBTセル部Cは長い直線部を有す
る半島状の構造で形成されており、本例では1セル分の
サイズは1100μm×120μmである。このような
主IGBTセル部Cは図9に示すように例えば1チ
ップ当り10列配列配列されており、隣接する主IGB
Tセル部Cは図8に示す左部分で連続している。最
終段の主IGBTセル部Cの直線長さは他のものに
比べ若干短く形成されており、その空きスペースにセン
サセル部(センサ素子)Cが形成されている。本例に
おけるセンサセル部Cのサイズは200μm×120
μmである。最終段の主IGBTセル部Cとセンサ
セル部Cとは相互独立な半導体構造を有しているが、
共通のコレクタ電極16及びゲート電極21a,21b
の配線長を短くする必要がある都合上、またスペースの
節約を図るために、図1に示すように、最終段の主IG
BTセル部Cとセンサセル部Cは近接して配置さ
れている。
[0025] Figure 8 shows a plan overall configuration of the main IGBT cell portion C M. The main IGBT cell portion CM is formed in a peninsular structure having a long linear portion. In this example, the size of one cell is 1100 μm × 120 μm. Such main IGBT cell unit C M are for example 1 chip per 10 row sequences SEQ 9, adjacent main IGB
The T cell section CM is continuous at the left portion shown in FIG. Linear length of the main IGBT cell portion C M of the final stage is slightly shorter form than others, the sensor-cell unit (sensor element) C S is formed in the free space. The size of the sensor-cell unit C S of the present embodiment 200 [mu] m × 120
μm. Although the main IGBT cell unit C M and the sensor-cell unit C S of the last stage has a mutually independent semiconductor structure,
Common collector electrode 16 and gate electrodes 21a, 21b
In order to save the wiring length and to save space, as shown in FIG.
BT cell section C M and the sensor-cell unit C S are arranged close.

【0026】ここで、センサセル部Cにおけるカソー
ショート領域30の形成領域は、主IGBTセル部C
とセンサセル部Cの境界領域(近接領域)側にお
ける環状セル構造の湾曲範囲に亘っている。カソード
ョート領域30を境界領域側に形成する理由は、主IG
BTセル部C側のpnp型バイポーラトランジスタ
pnp がセンサセル部C側のpnp型バイポーラ
トランジスタqpnpよりも先にオン状態となるよう
に、境界領域側にエミッタ領域15aを形成せずに、
ソードショート領域30で境界領域側のバイポーラトラ
ンジスタqpnp を抑圧しておくためである。また、
また境界領域とは反対側の湾曲範囲にもカソードショー
ト領域30が形成されており、センサセル部Cのp
型のエミッタ領域15aは環状セル構造のうち直線
部分に形成されている。湾曲範囲にエミッタ領域15a
を形成した場合、バイポーラトランジスタqpnp
オン状態となった後は、平面円弧状のコレクタ領域11
aに対しては周りから電流が集中してコレクタ抵抗rの
電圧降下量が大きく、ソース領域19a,ベース領域1
1a,ドリフト領域13aで構成される寄生npn型バ
イポーラトランジスタがオン状態となり、ラッチアップ
を生じ易い。この電流集中によるセンサセル部Cのラ
ッチアップを防止する目的で、湾曲範囲にエミッタ領域
15aを形成せず、エミッタ領域15aは直線部のみに
形成されている。
[0026] Here, the cathode in the sensor-cell unit C S
Forming regions of de short region 30, the main IGBT cell portion C
Spans curved range of cyclic cell structure in the boundary region (near region) of the M and the sensor cell unit C S. The reason for forming the cathode sheet <br/> Yoto region 30 in the boundary region side, the main IG
As pnp-type bipolar transistor Q pnp the BT cell section C M side is turned on prior to the pnp-type bipolar transistor q pnp of the sensor cell unit C S side, without forming an emitter region 15a in the boundary region side, Mosquito
This is because the bipolar transistor q pnp on the boundary region side is suppressed in the sword short region 30. Also,
Also been cathode show <br/> preparative region 30 in bending range of the opposite side is formed in the boundary region, p of the sensor cell unit C S
The + type emitter region 15a is formed in a linear portion of the annular cell structure. Emitter region 15a in the bending range
Is formed, after the bipolar transistor q pnp is turned on, the planar arc-shaped collector region 11 is formed.
With respect to a, the current concentrates from the periphery and the voltage drop amount of the collector resistance r is large, so that the source region 19a and the base region 1
1a, the parasitic npn-type bipolar transistor constituted by the drift region 13a is turned on, and latch-up is likely to occur. In order to prevent latch-up of the sensor-cell unit C S by the current concentration, without forming the emitter region 15a in the curved extent, the emitter region 15a is formed only in a linear portion.

【0027】なお、検出回路のセンサ抵抗rは基板
10上に拡散抵抗又はポリシリコン抵抗で作り込む。従
って、センサセル部Cのエミッタ端子Eは外部端
子とはならず、3端子(ゲート端子,コレクタ端子,エ
ミッタ端子)のみが横型IGBTの片面に位置する。な
お、本例のセンサセル部Cにおける部分的なカソード
ショート領域30の形成は、横型IGBTに限らず、縦
型IGBTにも適用できる。尤も、横型IGBTでは
ソードショート領域30の形成がソース領域19A,1
9aの形成プロセスで同時に達成できるので、製造容易
であるという利点があり、また検出回路やゲート制御回
路の形成も容易である。
The sensor resistance r S of the detection circuit is formed on the substrate 10 by using a diffusion resistance or a polysilicon resistance. Thus, the emitter terminal E S of the sensor cell unit C S does not become external terminals, three terminals (gate terminal, a collector terminal, an emitter terminal) only located on one side of the lateral IGBT. The formation of partial cathode <br/> short region 30 in the sensor-cell unit C S of the present embodiment is not limited to the lateral IGBT, it can be applied to a vertical IGBT. However, mosquitoes in the lateral IGBT
The formation of the sword short region 30 corresponds to the source region 19A, 1
Since it can be achieved simultaneously by the formation process of 9a, there is an advantage that it is easy to manufacture, and the formation of the detection circuit and the gate control circuit is also easy.

【0028】上記実施例ではセンサ素子付き半導体装置
として横型IGBTを採り上げてあるが、基本構造がp
npn型のサイリスタ構造を有するMCT(MOSゲー
ト・コントロール・サイリスタ)やEST(エミッタ・
スイッチ・サイリスタ)等にも適用できる。
In the above embodiment, a horizontal IGBT is used as a semiconductor device with a sensor element.
MCT (MOS gate control thyristor) having an npn-type thyristor structure and EST (emitter
Switches and thyristors).

【0029】[0029]

【発明の効果】以上説明したように、本発明は、センサ
半導体構造側においてエミッタ半導体領域に導電接触す
る電極にベース半導体領域を部分的に短絡させる第2導
電型の高濃度領域を形成した点に特徴を有するので、次
の効果を奏する。
As described above, the present invention is characterized in that the second conductive type high-concentration region for partially short-circuiting the base semiconductor region is formed on the electrode in conductive contact with the emitter semiconductor region on the sensor semiconductor structure side. Therefore, the following effects can be obtained.

【0030】 コレクタ・エミッタ間電圧が低いとき
は第2導電型の高濃度領域の電圧降下量が小さいため、
バイポーラトランジスタはオフ状態であるが、コレクタ
・エミッタ間電圧を上げて行くと、ある跳ね上がり電圧
において短絡抵抗の電圧降下によりバイポーラトランジ
スタのエミッタとベースの接合が順バイアスされ、セン
サ半導体構造におけるバイポーラトランジスタもオン状
態となり、跳ね上がり電圧前のコレクタ電流に比べると
離散的で高い電流値となる。この跳ね上がり電圧を検出
電圧と設定することにより、オン電圧の検出にはステッ
プ幅の検出マージンがあるため、異常時におけるオン電
圧を高精度に検出可能であって、センサ素子が無いもの
と同様に、歩留りの向上を図り得る。跳ね上がり電圧
は、第2導電型の高濃度領域の形成規模を大小変化させ
ることにより高低変化させることができるので、検出電
圧の設定には自由度がある。
When the voltage between the collector and the emitter is low, the amount of voltage drop in the high-concentration region of the second conductivity type is small.
Although the bipolar transistor is off, when the collector-emitter voltage is increased, the junction between the emitter and the base of the bipolar transistor is forward-biased at a certain jump voltage due to the voltage drop of the short-circuit resistance. It is turned on, and has a discrete and high current value compared to the collector current before the jump voltage. By setting the jump voltage as the detection voltage, the ON voltage has a detection margin of the step width in the detection of the ON voltage, so that the ON voltage at the time of abnormality can be detected with high accuracy, as in the case where there is no sensor element. Thus, the yield can be improved. The jumping voltage can be changed in level by changing the formation scale of the high-concentration region of the second conductivity type, so that there is a degree of freedom in setting the detection voltage.

【0031】 第導電型の高濃度領域の形成領域が
上記主半導体構造に近接する側の領域にある場合には、
主半導体構造とセンサ半導体構造の相互干渉を防止する
ことができる。
In the case where the formation region of the high-concentration region of the second conductivity type is in the region close to the main semiconductor structure,
Mutual interference between the main semiconductor structure and the sensor semiconductor structure can be prevented.

【0032】 また、センサ半導体構造が平面的に環
状セル構造である場合において、第2導電型の高濃度領
域の形成領域が環状セル構造のうち湾曲範囲にあるとき
には、センサ半導体構造側のラッチアップを防止するこ
とができる。
In the case where the sensor semiconductor structure is a planar annular cell structure, and the formation region of the second conductivity type high-concentration region is in the curved range of the annular cell structure, the latch-up on the sensor semiconductor structure side is performed. Can be prevented.

【0033】 横型IGBT等の横型半導体装置の場
合には、第2導電型の高濃度領域はMISFETのソー
ス領域の形成と同時に形成することができ、製造プロセ
スの簡略化に寄与する。
In the case of a lateral semiconductor device such as a lateral IGBT, the high-concentration region of the second conductivity type can be formed simultaneously with the formation of the source region of the MISFET, which contributes to simplification of the manufacturing process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例に係るセンサ素子付き横型IG
BTの半導体構造を示す平面図である。
FIG. 1 is a lateral IG with a sensor element according to an embodiment of the present invention.
It is a top view showing the semiconductor structure of BT.

【図2】図1のA−A′線に沿って切断した状態を示す
断面図である。
FIG. 2 is a cross-sectional view showing a state cut along the line AA ′ of FIG. 1;

【図3】図1のB−B′線及びC−C′に沿って切断し
た状態を示す断面図である。
FIG. 3 is a cross-sectional view showing a state cut along line BB ′ and CC ′ of FIG. 1;

【図4】図1のD−D′線に沿って切断した状態を示す
断面図である。
FIG. 4 is a cross-sectional view showing a state cut along the line DD ′ of FIG. 1;

【図5】同実施例のセンサ素子付き横型IGBTにおけ
る主IGBTセル部とセンサセル部の等価回路を示す回
路図である。
FIG. 5 is a circuit diagram showing an equivalent circuit of a main IGBT cell portion and a sensor cell portion in the horizontal IGBT with a sensor element of the embodiment.

【図6】同実施例のセンサ素子付き横型IGBTにおけ
るセンサセル部のコレクタ・エミッタ間電圧に対するコ
レクタ電流の特性を示すグラフである。
FIG. 6 is a graph showing characteristics of a collector current with respect to a collector-emitter voltage of a sensor cell portion in the lateral IGBT with a sensor element of the same embodiment.

【図7】同実施例のセンサ素子付き横型IGBTとゲー
ト制御回路及び検出回路との組合せ回路を示す回路図で
ある。
FIG. 7 is a circuit diagram showing a combination circuit of a lateral IGBT with a sensor element of the embodiment, a gate control circuit, and a detection circuit.

【図8】同実施例のセンサ素子付き横型IGBTにおけ
る主IGBTセル部を示す平面図である。
FIG. 8 is a plan view showing a main IGBT cell portion in the horizontal IGBT with a sensor element of the embodiment.

【図9】同実施例のセンサ素子付き横型IGBTにおけ
る複数の主IGBTセル部とセンサセル部の平面配列を
示す概略図である。
FIG. 9 is a schematic diagram showing a planar arrangement of a plurality of main IGBT cell portions and a sensor cell portion in the horizontal IGBT with a sensor element of the embodiment.

【図10】従来のセンサ素子付き横型IGBTとゲート
制御回路及び検出回路との組合せ回路を示す回路図であ
る。
FIG. 10 is a circuit diagram showing a combination circuit of a conventional horizontal IGBT with a sensor element, a gate control circuit, and a detection circuit.

【図11】従来例のセンサ素子付き横型IGBTの等価
回路を示す回路図である。
FIG. 11 is a circuit diagram showing an equivalent circuit of a conventional lateral IGBT with a sensor element.

【図12】同従来例のセンサ素子付き横型IGBTのセ
ンサIGBT部のコレクタ・エミッタ間電圧に対するコ
レクタ電流の特性を示すグラフである。
FIG. 12 is a graph showing characteristics of a collector current with respect to a collector-emitter voltage of a sensor IGBT section of the lateral IGBT with a sensor element of the conventional example.

【符号の説明】[Explanation of symbols]

…主IGBTセル部 C…センサセル部 10…n型半導体基板 11A,11a…pnp型バイポーラトランジスタQ
pnp,pnp p型コレクタ領域 12A,12a…p型コンタクト領域 13A,13a…ドリフト領域(pnp型バイポーラ
ランジスタQpnp,pnp のn型ベース領域) 14A,14a…n型バッファ領域 15A,15a…pnp型バイポーラトランジスタQ
pnp,pnp p型エミッタ領域) 16…IGBTのコレクタ(アノード)電極 17,18…IGBTのエミッタ(カソード)電極 19A,19a…n++型ソース領域 20A,20a…ゲート絶縁膜 21A,21a…ゲート電極 30…n++カソードショート領域 r…拡散抵抗 R,r…コレクタ抵抗 Qpnp,pnp …pnp型バイポーラトランジス
タ F, f…多数キャリア注入用のnチャネル型M
OSFET。
C M ... main IGBT cell unit C S ... sensor-cell unit 10 ... n-type semiconductor substrate 11A, 11a ... pnp-type bipolar transistor Q
pnp, q pnp p-type collector regions 12A, 12a... p + -type contact regions 13A, 13a... drift regions (pn-type bipolar transistors Q pnp, n-type base regions of q pnp ) 14A, 14a. + Type buffer region 15A, 15a ... pnp type bipolar transistor Q
pnp, q pnp p-type emitter region) 16 ... IGBT collector (anode) electrode 17, 18 ... IGBT emitter (cathode) electrode 19A, 19a ... n ++ type source region 20A, 20a ... gate insulating film 21A, 21a ... Gate electrode 30... N ++ type cathode short region r X ... Diffusion resistance R, r... Collector resistance Q pnp, q pnp .. pnp bipolar transistor F n , f n .
OSFET.

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 同一基板において主半導体構造とこれに
比して小規模のセンサ半導体構造とを独立に有し、前記
主半導体構造及び前記センサ半導体構造は、第1導電型
のエミッタ半導体領域、第2導電型のベース半導体領
域、及び第1導電型のコレクタ半導体領域から成るバイ
ポーラトランジスタ構造を少なくとも含む基本構造と、
前記ベース半導体領域に対しその多数キャリアを注入可
能のMISFETとをそれぞれ有して成るセンサ素子付
き半導体装置であって、 前記センサ半導体構造において前記エミッタ半導体領域
に導電接触する電極に前記ベース半導体領域を部分的に
短絡させる第2導電型の高濃度領域を有してなることを
特徴とするセンサ素子付き半導体装置。
An independent semiconductor semiconductor structure having a main semiconductor structure and a small sensor semiconductor structure in comparison with the main semiconductor structure, wherein the main semiconductor structure and the sensor semiconductor structure are a first conductivity type emitter semiconductor region, A basic structure including at least a bipolar transistor structure including a base semiconductor region of the second conductivity type and a collector semiconductor region of the first conductivity type;
A semiconductor element-equipped semiconductor device comprising a MISFET capable of injecting majority carriers into the base semiconductor region, wherein the base semiconductor region is connected to an electrode in conductive contact with the emitter semiconductor region in the sensor semiconductor structure. A semiconductor device with a sensor element, comprising a high-concentration region of the second conductivity type that is partially short-circuited.
【請求項2】 請求項1に記載のセンサ素子付き半導体
装置において、前記第2導電型の高濃度領域の形成領域
は、少なくとも前記主半導体構造に近接する側の領域に
あることを特徴とするセンサ素子付き半導体装置。
2. The semiconductor device with a sensor element according to claim 1, wherein the formation region of the second conductivity type high-concentration region is at least a region close to the main semiconductor structure. Semiconductor device with sensor element.
【請求項3】 請求項1又は請求項2のいずれか一項に
記載のセンサ素子付き半導体装置において、前記センサ
半導体構造は平面的に環状セル構造であって、前記第2
導電型の高濃度領域の形成領域は前記環状セル構造のう
ち湾曲範囲にあることを特徴とするセンサ素子付き半導
体装置。
3. The semiconductor device with a sensor element according to claim 1, wherein the sensor semiconductor structure is a planar annular cell structure, and
A semiconductor device with a sensor element, wherein a formation region of a conductive high-concentration region is in a curved range in the annular cell structure.
【請求項4】 請求項1乃至請求項3のいずれか一項に
規定するセンサ素子付き半導体装置は、前記基本構造が
前記バイポーラトランジスタ構造のみから成るIGBT
であることを特徴とするセンサ素子付き半導体装置。
4. The semiconductor device with a sensor element according to claim 1, wherein said basic structure is formed only of said bipolar transistor structure.
A semiconductor device with a sensor element, characterized in that:
【請求項5】 請求項4に規定するセンサ素子付き半導
体装置は、前記電極が前記基板の主面上に形成された横
型IGBTであることを特徴とするセンサ素子付き半導
体装置。
5. The semiconductor device with a sensor element according to claim 4, wherein the electrode is a horizontal IGBT formed on a main surface of the substrate.
【請求項6】 請求1乃至請求項3のいずれか一項に記
載のセンサ素子付き半導体装置において、前記基本構造
は、前記バイポーラトランジスタ構造の他に、前記ベー
ス半導体領域及び前記コレクタ半導体領域を共有する逆
型のバイポーラトランジスタ構造を含むサイリスタ構造
であることを特徴とするセンサ素子付き半導体装置。
6. The semiconductor device with a sensor element according to claim 1, wherein the basic structure shares the base semiconductor region and the collector semiconductor region in addition to the bipolar transistor structure. A thyristor structure including an inverted bipolar transistor structure.
JP05203818A 1993-08-18 1993-08-18 Semiconductor device with sensor element Expired - Lifetime JP3123309B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05203818A JP3123309B2 (en) 1993-08-18 1993-08-18 Semiconductor device with sensor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05203818A JP3123309B2 (en) 1993-08-18 1993-08-18 Semiconductor device with sensor element

Publications (2)

Publication Number Publication Date
JPH0758326A JPH0758326A (en) 1995-03-03
JP3123309B2 true JP3123309B2 (en) 2001-01-09

Family

ID=16480230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05203818A Expired - Lifetime JP3123309B2 (en) 1993-08-18 1993-08-18 Semiconductor device with sensor element

Country Status (1)

Country Link
JP (1) JP3123309B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10023956A1 (en) * 2000-05-16 2001-11-22 Bosch Gmbh Robert Power semiconductor component with reduced surface field (RESURF) region between HV and LV sides
JP5223431B2 (en) * 2008-04-14 2013-06-26 株式会社デンソー Semiconductor device
JP5668499B2 (en) * 2011-01-27 2015-02-12 株式会社デンソー Semiconductor device
DE102011076610A1 (en) 2010-06-04 2011-12-08 Denso Corporation CURRENT SENSOR, INVERTER CIRCUIT AND THIS EXPOSED SEMICONDUCTOR DEVICE
JP5708508B2 (en) * 2012-01-20 2015-04-30 株式会社デンソー Semiconductor device simulation method
JP5389223B2 (en) * 2012-06-01 2014-01-15 三菱電機株式会社 Semiconductor device
JP6073692B2 (en) * 2013-01-23 2017-02-01 ルネサスエレクトロニクス株式会社 Motor drive control device and operation method thereof
US9080920B2 (en) 2013-03-05 2015-07-14 Measurement Specialties, Inc. System and method for multiplexed and buffered miniaturized sensor arrays
JP6890480B2 (en) 2017-06-19 2021-06-18 日立Astemo株式会社 Semiconductor device

Also Published As

Publication number Publication date
JPH0758326A (en) 1995-03-03

Similar Documents

Publication Publication Date Title
JP3262579B2 (en) Metal oxide semiconductor field effect transistor circuit
JP3243902B2 (en) Semiconductor device
US5319221A (en) Semiconductor device with MISFET-controlled thyristor
JP2689703B2 (en) MOS type semiconductor device
US5910664A (en) Emitter-switched transistor structures
JPH06125078A (en) Semiconductor device
JPH0883897A (en) Mos control type thyristor
JPH07115193A (en) Electric power semiconductor element and its preparation
JPH04291767A (en) Conductivity modulation mosfet
US5903034A (en) Semiconductor circuit device having an insulated gate type transistor
US10217861B2 (en) High voltage integrated circuit with high voltage junction termination region
JP3123309B2 (en) Semiconductor device with sensor element
US5608238A (en) Semiconductor device having two insulated gates and capable of thyristor function and method for operating the same
US5808345A (en) High speed IGBT
JPH03252166A (en) Mos field-effect transistor
JPH08148675A (en) Semiconductor device
JP3663258B2 (en) Insulated gate semiconductor device with built-in control circuit
US5336907A (en) MOS gate controlled thyristor having improved turn on/turn off characteristics
KR20050033004A (en) Semiconductor device and driving circuit for semiconductor device
US5298770A (en) Power switching MOS transistor
JPH0654796B2 (en) Composite semiconductor device
JP3114317B2 (en) Semiconductor device
JPH09508497A (en) MOS control thyristor
JPH088422A (en) Vertical mos semiconductor device
US20090001459A1 (en) High power semiconductor device capable of preventing parasitical bipolar transistor from turning on

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 13

EXPY Cancellation because of completion of term