JPH0758314B2 - Circuit board inspection method - Google Patents

Circuit board inspection method

Info

Publication number
JPH0758314B2
JPH0758314B2 JP63205320A JP20532088A JPH0758314B2 JP H0758314 B2 JPH0758314 B2 JP H0758314B2 JP 63205320 A JP63205320 A JP 63205320A JP 20532088 A JP20532088 A JP 20532088A JP H0758314 B2 JPH0758314 B2 JP H0758314B2
Authority
JP
Japan
Prior art keywords
circuit board
impedance
voltage
value
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63205320A
Other languages
Japanese (ja)
Other versions
JPH0254186A (en
Inventor
秀明 南
英彰 若松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP63205320A priority Critical patent/JPH0758314B2/en
Publication of JPH0254186A publication Critical patent/JPH0254186A/en
Publication of JPH0758314B2 publication Critical patent/JPH0758314B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子部品等が実装された回路基板の良否を
検査する回路基板検査方法に係り、特に、測定用交流信
号の正の半波と負の半波に対して異なったインピーダン
スを有する素子等が装着された回路基板に好適な検査方
法に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board inspection method for inspecting the quality of a circuit board on which electronic components and the like are mounted, and more particularly to a positive half-wave of an AC signal for measurement. And a circuit board mounted with elements having different impedances for negative half-waves.

〔従来例〕[Conventional example]

電子部品等が実装された回路基板の検査にインサーキッ
トテスタと称される回路基板検査装置が利用されるよう
になってきた。
Circuit board inspection devices called in-circuit testers have come to be used for inspection of circuit boards on which electronic components and the like are mounted.

第7図にその一例が示されているが、例えば信号源1か
ら所定周波数の測定用交流電圧を発し、増幅器2を介し
て被検査回路基板(以下、「テスト基板」と言う。)3
に加えると、同基板3にはそのインピーダンスZXの大き
さに逆比例した電流が流れる。この電流は例えば電流検
出器4に取り込まれて検出され、ここで電圧に変換され
たのちA/Dコンバータ5にてディジタル変換され測定部
6に加えられる。測定部6はこの変数データを利用して
上記テスト基板3のインピーダンスZXを演算により求
め、あらかじめメモリに記憶させておいた基準値ZSと比
較する。この場合、下記の式で示されるように所定の許
容差±α内に入っていれば良、許容差外であれば不良と
判定し、判定結果は表示器7などへ表示するようになっ
ている。
An example thereof is shown in FIG. 7. For example, a circuit board to be inspected (hereinafter referred to as “test board”) 3 which emits a measuring AC voltage having a predetermined frequency from a signal source 1 and which passes through an amplifier 2.
In addition, a current that is inversely proportional to the magnitude of the impedance Z X flows through the substrate 3. This current is taken into and detected by, for example, the current detector 4, converted into a voltage here, then digitally converted by the A / D converter 5 and added to the measuring unit 6. The measurement unit 6 uses this variable data to calculate the impedance Z X of the test board 3 and compares it with the reference value Z S stored in advance in the memory. In this case, as shown in the following formula, if it is within the predetermined tolerance ± α, it is judged as good, and if it is outside the tolerance, it is judged as bad, and the judgment result is displayed on the display 7 or the like. There is.

「良」の判定 ZS−αZXZS+α 「不良」の判定 ZX<ZS−α 又は ZX>ZS+α 〔発明が解決しようとする課題〕 この従来の基板検査における良否判定方法は単純である
という利点を有している。ところで、ディジタル測定系
を備えた回路基板検査装置においてはよく知られている
ように、例えばA−D変換の際アナログ入力電圧に1LSB
相当の電圧変化があってもディジタルデータは変化しな
いという不感幅があり、いわゆる量子化誤差が生じる。
Determining Z S -αZ X Z S + α determined Z X <Z S -α or Z X> Z S + α [Problems to be Solved by the Invention] quality determination method in the conventional substrate inspection "bad" in the "good" Has the advantage of being simple. By the way, as is well known in a circuit board inspecting apparatus having a digital measuring system, for example, 1 LSB is added to the analog input voltage at the time of AD conversion.
There is an insensitive range that digital data does not change even if there is a considerable voltage change, and so-called quantization error occurs.

この場合、テスト基板に流れる電流が比較的大きい値で
あればA/Dコンバータの入力電圧も大きいからそれほど
問題とはならないが、流れる電流が小さくなるとA/Dコ
ンバータの入力電圧に占める不感増電圧の割合が大きく
なって測定誤差が増大し無視できなくなる。しかしなが
ら、従来の基板検査においてはこの点について必ずしも
考慮されていないため、例えばZXの値はZS±αの範囲に
入っていても測定値としては量子化誤差に基づく測定誤
差が加わわってその範囲を逸脱し、「良」を「不良」と
誤判定することがある。
In this case, if the current flowing through the test board is relatively large, the input voltage of the A / D converter is also large, so this does not pose a problem.However, if the flowing current becomes small, the dead voltage increase in the input voltage of the A / D converter Becomes large and the measurement error increases, which cannot be ignored. However, since this point is not always taken into consideration in the conventional board inspection, for example, even if the value of Z X is within the range of Z S ± α, the measurement error due to the quantization error is added as the measurement value. There is a case where the range is deviated and "good" is erroneously determined as "bad".

この発明は上記の事情に鑑みなされたもので、その目的
は、被測定インピーダンスZX本来のばらつきに対する許
容差に上記量子化誤差に基づく測定誤差分をディジタル
変換されたデータの大きさに応じて自動的に加算し、誤
判定を防止するようにした高精度の回路基板検査方法を
提供することにある。
The present invention has been made in view of the above circumstances, and an object thereof is to allow the measurement error component based on the quantization error to be a tolerance for the original variation of the measured impedance Z X according to the size of the digitally converted data. It is an object of the present invention to provide a highly accurate circuit board inspection method that automatically adds up and prevents erroneous determination.

〔課題を解決するための手段〕[Means for Solving the Problems]

この発明の実施例が示されている第1図を参照すると、
上記の課題を解決するため次に示すイないしハの手段を
備えている。
Referring to FIG. 1, which illustrates an embodiment of the present invention,
In order to solve the above problems, the following means (a) to (c) are provided.

イ.例えばあらかじめ良品と確認されているn個の回路
基板について信号源から1つの測定点ごとに1サイクル
の測定用交流電圧を加え、+の半波期間と−の半波期間
に流れる電流の平均値をそれぞれ測定して+半波期間及
び−半波期間の電流平均値に対応するインピーダンスZ
μSA及びZμSBを求め、この値を当該測定点における基
準インピーダンスZSA及びZSBとして保持する基準データ
メモリ20c及び測定データメモリ20d。
I. For example, for n circuit boards that have been confirmed to be non-defective in advance, an AC voltage for measurement of one cycle is applied from the signal source at each measurement point, and the average value of the current that flows during the + half-wave period and the − half-wave period. Impedance Z corresponding to the current average value in the + half-wave period and the − half-wave period
A reference data memory 20c and a measurement data memory 20d that determine μ SA and Z μ SB and hold these values as reference impedances Z SA and Z SB at the measurement point.

ロ.上記各測定点の+半波期間及び−半波期間における
電流データとその平均値とからそれぞれ自乗平均値σを
求め、例えばこの自乗平均値σに基づいて+半波期間及
び−半波期間における被測定インピーダンスZXA及びZXB
のばらつきに対する許容差α1A,α1Bを設定するととも
に、上記インピーダンスZXの量子化に伴う測定誤差、す
なわちリーディング誤差分としては例えばZXの測定値の
ディジタル変換データの大きさに関連する許容差α2A
α2Bを設定する許容差設定手段20a。
B. The root mean square σ is obtained from the current data and the average value thereof in the + half-wave period and the − half-wave period of each measurement point, and, for example, in the + half-wave period and the − half-wave period based on the root mean square value σ. Measured impedance Z XA and Z XB
And the tolerances α 1A and α 1B for the variation of the impedance are set, and the measurement error due to the quantization of the impedance Z X , that is, the reading error is, for example, the tolerance related to the size of the digital conversion data of the measured value of Z X. Difference α 2A ,
Tolerance setting means 20a for setting α 2B .

ハ.例えば+半波期間及び−半波期間のインピーダンス
測定に上記ばらつきの許容差α1とリーディング誤差α2
を自動的に加算し、次の式によりインピーダンス比較を
行ってテスト基板3の良否を判定する比較手段20b。
C. For example, in the impedance measurement in the + half-wave period and the − half-wave period, the tolerance α 1 of the above variation and the reading error α 2
Is automatically added, and impedance comparison is performed according to the following equation to determine whether the test board 3 is defective or not.

(判定式) +半波期間 ZSA−(α1A+α2A)ZXZSA+(α1A+α2A) ……
(1a) −半波期間 ZSB−(α1B+α2B)ZXZSB+(α1B+α2B) ……
(1b) 〔作用〕 上記の手段を備えることにより、インピーダンス測定値
に量子化による測定誤差が含まれていてもテスト基板の
良否は正しく判定される。
(Judgment formula) + Half-wave period Z SA − (α 1A + α 2A ) Z X Z SA + (α 1A + α 2A ) ……
(1a) - half-wave period Z SB - (α 1B + α 2B) Z X Z SB + (α 1B + α 2B) ......
(1b) [Operation] By including the above means, the quality of the test board is correctly determined even if the impedance measurement value includes a measurement error due to quantization.

〔実施例〕〔Example〕

この実施例においては、まず、あらかじめ良品と確認さ
れている複数の基板を測定してそのデータを収集し、次
にそれと同一方法でテスト基板を測定したのち両者のデ
ータを比較して良否判定を行うようになっている。
In this embodiment, first, a plurality of substrates that have been confirmed to be non-defective are measured in advance and the data are collected, and then a test substrate is measured by the same method, and then the data of both are compared to determine pass / fail. I am supposed to do it.

上記第1図と併せて第2図を参照すると、例えば信号源
11から第2図(イ)に示されるような1サイクルの測定
用交流電圧が発せられ、増幅器12を介して良品基板3に
加えられる。これにより、同基板3にはそのインピーダ
ンスZSの大きさに逆比例した電流が流れる。この場合、
基板3にダイオードなどが装着されていると測定用交流
電圧の正の半波に対しては低インピーダンスで、負の半
波に対しては高インピーダンスとなるから流れる電流は
第2図(ロ)のようになる。この電流は例えば電流/電
圧変換器13にて検出されたのち第2図(ハ)に示される
ように所定の利得で電圧に変換され、スイッチ14へ加え
られる。
Referring to FIG. 2 together with FIG. 1 above, for example, a signal source
A one-cycle AC voltage for measurement as shown in FIG. 2A is emitted from 11 and applied to the non-defective substrate 3 via the amplifier 12. As a result, a current that is inversely proportional to the magnitude of the impedance Z S flows through the substrate 3. in this case,
When a diode or the like is mounted on the substrate 3, the impedance is low for the positive half-wave of the measuring AC voltage and high for the negative half-wave, so the current flowing is shown in FIG. become that way. This current is detected by, for example, the current / voltage converter 13, and then converted into a voltage with a predetermined gain as shown in FIG.

この実施例においては、上記信号源11と電流/電圧変換
器13の動作は例えば測定部20により制御され、信号源11
は所定周波数の交流電圧を上記したように1サイクル送
出する。また、電流/電圧変換器13は基板に流れる正方
向の電流と負方向の電流を検出し、一定の利得でそれぞ
れ正又は負の同一極性の電圧に変換するようになってい
る。なお、切換制御器15は例えば信号源11から発せられ
る測定用交流電圧の正の半波と負の半波をそれぞれ方形
波電圧に波形整形し、その出力で上記スイッチ14を第2
図(ニ)に示されるように正の半波期間は接点A側に駆
動し、負の半波期間は接点B側へ駆動するようになって
いる。
In this embodiment, the operation of the signal source 11 and the current / voltage converter 13 is controlled by, for example, the measuring unit 20, and
Sends an AC voltage of a predetermined frequency for one cycle as described above. Further, the current / voltage converter 13 detects a current in the positive direction and a current in the negative direction which flow through the substrate, and converts them into positive or negative voltages of the same polarity with a constant gain. The switching controller 15, for example, shapes the positive half wave and the negative half wave of the measuring AC voltage emitted from the signal source 11 into square wave voltages, and outputs the waveform to switch the switch 14 to the second wave.
As shown in FIG. 4D, the positive half-wave period is driven to the contact A side, and the negative half-wave period is driven to the contact B side.

これにより、上記基板3に流れた電流の一方の半波期間
0〜πにおける変換電圧は例えば第2図(ホ)に示され
るように積分器16により積分され、他方の半波期間π〜
2πにおける変換電圧は同図(ヘ)に示されるように積
分器17にて積分される。これら良品基板の積分電圧をV
SA,VSBとすると、この2つの積分電圧は同図(ト)及び
(チ)に示されるようにそれぞれA/Dコンバータ18及び1
9にてディジタル変換され、測定部20に送られる。測定
部20はこれらの積分電圧データにより測定用交流電圧の
正、負の各半波に対する良品基板の中心インピーダンス
ZSAμ及びZSBμを演算するとともに、テスト基板のイン
ピーダンスのばらつきに対する許容差α1A,α1Bを例え
ば許容差設定手段20aにて求め、それと同時的に量子化
誤差による許容差加算分α2A,α2Bをとり終わると、テ
スト基板3について上記と同一方法により正の半波と負
の半波におけるインピーダンスZXA,ZXBが測定され、式
(1a),(1b)によりデータの比較が行われたのち、
良、不良の判定結果や測定データが記録・表示部21に送
られて表示、記録される。
As a result, the converted voltage of the current flowing through the substrate 3 in one half-wave period 0 to π is integrated by the integrator 16 as shown in FIG.
The converted voltage at 2π is integrated by the integrator 17 as shown in FIG. The integrated voltage of these good boards is V
Assuming SA and V SB , these two integrated voltages are A / D converters 18 and 1 respectively, as shown in (g) and (h) of FIG.
Digitally converted at 9 and sent to the measuring unit 20. The measuring unit 20 uses the integrated voltage data to measure the center impedance of the non-defective board for each positive and negative half wave of the measuring AC voltage.
In addition to calculating Z SA μ and Z SB μ, the tolerances α 1A and α 1B for variations in the impedance of the test board are obtained by, for example, the tolerance setting means 20a, and at the same time, the tolerance addition α due to the quantization error α After taking 2A and α 2B , impedances Z XA and Z XB in the positive half-wave and the negative half-wave of the test board 3 are measured by the same method as above, and the data are compared by the equations (1a) and (1b). After the
The judgment result of good or bad and the measurement data are sent to the recording / display unit 21 to be displayed and recorded.

この場合、式(1a),(1b)におけるインピーダンスの
ばらつきに対する許容差α1と量子化に伴う測定誤差の
加算値α2は、例えば次の式 α1=k1σ+k2Zμ〔Ω〕 ……(2) α2=Zμk3ρ〔Ω〕 ……(3) にて求めるようになっている。なお、上式中k1,k2,k3
定数で、ρは正、負各半波のディジタル変換データの大
きさに関連する変数である。
In this case, the addition value α 2 of the measurement error due to the quantization and the tolerance α 1 with respect to the impedance variation in the expressions (1a) and (1b) is calculated by the following expression α 1 = k 1 σ + k 2 Z μ [Ω] ... (2) α 2 = Zμk 3 ρ [Ω] ・ ・ ・ (3) In the above equation, k 1 , k 2 , and k 3 are constants, and ρ is a variable related to the size of the digital conversion data of the positive and negative half waves.

以下、上記α1,α2の求め方について説明する。いま、
NビットのA/Dコンバータにてフルスケール入力電圧VFS
をディジタル変換すると2N個のディジタルデータが得ら
れる。この場合、隣り合うデータ間では最小ビットすな
わちLSBに1ディジットの大きさの差がある。この大き
さの差をアナログ入力電圧ΔVに換算するとよく知られ
ているように、 ΔV=VFS×2-N ……(4) で表され、フルスケール入力電圧VFSと変換ビット数N
で定まる一定値となる。
Hereinafter, a method for obtaining the above α 1 and α 2 will be described. Now
Full-scale input voltage V FS with N-bit A / D converter
When 2 is digitally converted, 2 N pieces of digital data are obtained. In this case, there is a difference of 1 digit in the smallest bit, that is, LSB, between adjacent data. It is well known that the difference of this magnitude is converted into the analog input voltage ΔV, which is represented by ΔV = V FS × 2 −N (4), and the full-scale input voltage V FS and the conversion bit number N
It is a constant value determined by.

したがって、A/Dコンバータに入力する被変換アナログ
電圧がΔV以下の範囲で変化してもそのディジタルデー
タは変わらず、この電圧ΔVがA/Dコンバータの不感幅
となる。上記2-Nは一般にA/Dコンバータの分解能と言わ
れ、また、ディジタルデータが不感幅電圧ΔVの中央値
と一致するように調整された理想的なA/Dコンバータで
は、±ΔV/2に対応する±1LSB/2が量子化誤差と称され
ている。
Therefore, even if the converted analog voltage input to the A / D converter changes within the range of ΔV or less, the digital data does not change, and this voltage ΔV becomes the dead range of the A / D converter. The above 2- N is generally called the resolution of the A / D converter, and it is ± ΔV / 2 for an ideal A / D converter adjusted so that the digital data matches the median of the dead band voltage ΔV. The corresponding ± 1 LSB / 2 is called the quantization error.

ここで、第3図に示されるように上記フルスケール電圧
VFSより低い電圧をVSAμ、そのディジタル変換データを
DSAとすると、この電圧VSAμを含むΔV内の他の電圧V
SA,VSA′等も同様にデータDSAに変換されることにな
る。
Here, as shown in FIG.
The voltage lower than V FS is V SA μ, and its digital conversion data is
If D SA , other voltage V within ΔV including this voltage V SA μ
SA , V SA ′, etc. are also converted into data D SA .

よって、電圧VSAμ,VSA,VSA′,ΔVに対応するインピ
ーダンスの真値をそれぞれDSAμ,DSA,DSA′,ΔDAとす
ると、 |DSA-DSA′|ΔDA の範囲では当然のことながら DSA=DSA′=DSAμと測定され、量子化誤差が生じる。
Therefore, if the true values of the impedances corresponding to the voltages V SA μ, V SA , V SA ′, ΔV are D SA μ, D SA , D SA ′, ΔD A , then | D SA -D SA ′ | ΔD A In the range of, naturally, D SA = D SA ′ = D SA μ is measured, and a quantization error occurs.

よって、ディジタルデータ化に基づくリーディング誤
差、すなわちデータ読み取り値に対する量子化誤差の割
合をεAとすると、 εA=|DSA-DSAμ|/DSAμ 又は εA=|DSA′−DSAμ|/DSAμ であり、これをアナログ電圧で表すと εA=|VSA-VSAμ|/VSAμ 又は εA=VSA′−VSAμ/VSAμ となる。
Therefore, ε A = | D SA -D SA μ | / D SA μ or ε A = | D SA ′ −, where ε A is the reading error based on digital data conversion, that is, the ratio of the quantization error to the data read value. D SA μ | / D SA μ, and when expressed in analog voltage, ε A = | V SA -V SA μ | / V SA μ or ε A = V SA ′ −V SA μ / V SA μ .

最大誤差は上式右辺の分子がΔVに等しくなった場合で
あるから、一般には εA=ΔV/VSAμ ……(5) となる。この場合、右辺の分子ΔVは式(4)の説明で
述べたように一定値であるから、リーディング誤差を小
さくするためには分母のVSAμを大きくすればよい。
The maximum error is when the numerator on the right side of the above equation becomes equal to ΔV, so generally ε A = ΔV / V SA μ (5). In this case, since the numerator ΔV on the right side is a constant value as described in the explanation of the equation (4), the denominator V SA μ may be increased in order to reduce the reading error.

式(5)に式(4)を代入して書き換えると、 εA=VFS×2-N/VSAμ ここで、VFSはフルケース入力電圧であるから、Nビッ
トA/Dコンバータの変換データでは2Nに対応する。ま
た、VSAμは同様にDSAμに対応するから、上式を εA=2N×2-N/DSAμ ……(5′) と置き換えることができる。
By substituting equation (4) into equation (5) and rewriting it, ε A = V FS × 2 −N / V SA μ Here, V FS is the full-case input voltage, so the N-bit A / D converter The converted data corresponds to 2 N. Further, since V SA μ similarly corresponds to D SA μ, the above equation can be replaced with ε A = 2 N × 2 −N / D SA μ (5 ′).

したがって、リーディング誤差εAを例えば1%以内と
すると上式のεA=0.01とおいて DSAμ=100(01100100) が得られ、A/Dコンバータの入力電圧(K)はこれを満
足するように設定すればよいことになる。この実施例に
おいては例えば測定部20がA/Dコンバータ18の変換デー
タ(第2図(ト))を監視し、その入力すなわち積分器
18の出力(第2図(ホ))が上記Kとなるように電流/
電圧変換器13の利得を制御して固定するようになってい
る。
Therefore, D SA μ = 100 at the epsilon A = 0.01 in the above equation (01100100) is obtained when the reading error epsilon A example within 1%, A / D converter input voltage (K) is to satisfy this It should be set to. In this embodiment, for example, the measuring unit 20 monitors the conversion data (FIG. 2 (g)) of the A / D converter 18 and inputs it, that is, an integrator.
The current of 18 output (Fig. 2 (e)) becomes K /
The gain of the voltage converter 13 is controlled and fixed.

第4図(イ)には、あらかじめ良品として確認されてい
るn個の基板の同一測定点を仮りにアナログで測定した
として、その半波期間0〜πにおける積分電圧VSAiの平
均値VSAμを例えば により求め、この平均値に対する各積分電圧の分布をプ
ロットした場合の例が示されている。ただし、同図の横
軸はアナログの電圧、縦軸は測定データ数(基板数)を
表すものとする。ここで、nを適当な大きさにするとデ
ータ数の分布状態は例えば実線で示されるように平均値
VSAμに対して左右対称の正規分布に近似する。
In FIG. 4 (a), assuming that the same measurement points of n substrates which have been confirmed as non-defective products are measured in analog, the average value V of the integrated voltage V SA i during the half wave period 0 to π is V. SA μ for example And an example of a case where the distribution of each integrated voltage with respect to this average value is plotted is shown. However, the horizontal axis of the figure represents the analog voltage, and the vertical axis represents the number of measurement data (the number of substrates). Here, when n is set to an appropriate size, the distribution state of the number of data is the average value as shown by the solid line, for example.
Approximate a normal distribution symmetrical to V SA μ.

よって、その自乗平均値σSAから求めると、供試基板数nの99%強が±3σSAの範囲
内に入り、この範囲から外れる数はよく知られているよ
うに1%以下となる。
Therefore, the root mean square value σ SA From the above, 99% or more of the number of test substrates n falls within the range of ± 3σ SA , and the number outside this range is 1% or less as well known.

この場合、供試基板にはすべて良品が用いられているの
で、±3σSAから外れた1%以下の数も良品として判定
する必要がある。
In this case, since all the tested substrates are non-defective, it is necessary to judge the number of 1% or less deviating from ± 3σ SA as non-defective.

ここで、各アナログ電圧データVSAiをビット数の極めて
大きいA/Dコンバータでディジタル変換し、量子化によ
る測定誤差が無視できるようにしてインピーダンスを求
めると、例えば第5図の(イ)の実線で示されるように
上記第4図(イ)と相似のインピーダンス分布図が得ら
れる。しかし、実際には8ビットのA/Dコンバータを用
い、1%の量子化に伴う測定誤差、すなわちリーディン
グ誤差を許すことにしているから、インピーダンスZSAi
に対応するディジタル変換データの読み値DSAiの分布は
同図の点線で示されるようになる。
Here, when each analog voltage data V SA i is digitally converted by an A / D converter having an extremely large number of bits and impedance is obtained so that a measurement error due to quantization can be ignored, for example, in (a) of FIG. As shown by the solid line, an impedance distribution diagram similar to FIG. 4 (a) is obtained. However, in practice, an 8-bit A / D converter is used, and a measurement error associated with 1% quantization, that is, a reading error is allowed. Therefore, impedance Z SA i
The distribution of the reading D SA i of the digital conversion data corresponding to is as shown by the dotted line in the figure.

そこでこの実施例においては測定誤差等も考慮し、例え
ば式(2)のk1を3、k2を2%とおき、リーディング誤
差を無視できるとすると、 となるから α1=3σSA+0.02ZSAμ[Ω] ……(2a) 又は α1=(3σSA/ZSAμ+0.02)×100[%] ……(2b) に設定されている。
So even considering measurement error etc. In this embodiment, for example, k 1 to 3, k 2 2% of formula (2) Distant, when negligible reading errors, Therefore, α 1 = 3σ SA + 0.02Z SA μ [Ω] …… (2a) or α 1 = (3σ SA / Z SA μ + 0.02) × 100 [%] …… (2b) .

次に、量子化に伴う測定誤差、すなわちリーディング誤
差に対する許容差への加算分α2について説明する。上
記第2図に示されるように、例えばダイオードにプラス
の電圧を加えたときとマイナスの電圧を加えたときとで
は、そのインピーダンスが著しく異なる。いま、+半波
側のディジタル変換データ(同図(ト))がほぼ100カ
ウント(01100100)となるように第1図の電流/電圧変
換器13の利得を制御すると、−半波側のディジタル変換
データ(第2図(チ))は100カウントをかなり下回る
値となり、したがって、そのリーディング誤差は大きく
なる。
Next, the measurement error due to quantization, that is, the addition α 2 to the tolerance for the reading error will be described. As shown in FIG. 2 above, the impedance is significantly different when a positive voltage is applied to the diode and when a negative voltage is applied, for example. Now, if the gain of the current / voltage converter 13 of FIG. 1 is controlled so that the + half-wave side digital conversion data ((g) in the figure) becomes approximately 100 counts (01100100), the − half-wave side digital The converted data (Fig. 2 (h)) has a value much less than 100 counts, and therefore its reading error becomes large.

−半波側のインピーダンスのばらつきが正規分布とみな
せる場合、その分布は例えば第4図(ロ)のようにプロ
ットできる。しかし、このような分布特性を有する電圧
のディジタル変換したデータをプロットすると、変換デ
ータ値が大きい場合には第5図(ロ)の実線のようにな
るが、データ値が小さい場合にはリーディング誤差の影
響により同図の点線で示されるようにばらつきが大きく
なる。
When the variation in impedance on the half-wave side can be regarded as a normal distribution, the distribution can be plotted as shown in FIG. 4 (b), for example. However, when the digitally converted data of the voltage having such a distribution characteristic is plotted, when the converted data value is large, the solid line in FIG. As a result, the variation becomes large as indicated by the dotted line in the figure.

このばらつきの増加は、本来、上記α1の計算時にα1
取り込まれるべきものであるが、良品基板のサンプル数
nが小さいときなどでは必ずしもすべて吸収しきれず、
無視できなくなる。
This increase in variability is originally but are intended to be incorporated into the alpha 1 when the calculation above alpha 1, not completely necessarily all absorbed by such as when the number of samples n of the non-defective substrate is small,
It cannot be ignored.

この場合、リーディング誤差εBは、その中心値をDSBμ
とすると、式(5′)にならい εB=1/DSBμ ……(6) これ%表示し、変数ρを用いて表すと εB=ρ×100〔%〕 ……(7) ただし、ρ=1/(DSBμ×100) となる。
In this case, the leading error ε B has a center value of D SB μ
Then, ε B = 1 / D SB μ …… (6) According to the equation (5 ′), this% is displayed and expressed using the variable ρ ε B = ρ × 100 [%] …… (7) , Ρ = 1 / ( DSB μ × 100).

この誤差分をリーディング誤差に伴う許容差α2とし、
一般化すると α2=εB=ρ×100〔%〕 ……(3a) となる。中心インピーダンスZμに対しては α2=Zμ・k3・ρ〔Ω〕 ……(3b) となり、上記式(3)と等価な式が得られる。ここでk3
は通常、1である。
Let this error be the tolerance α 2 associated with the reading error,
When generalized, α 2 = ε B = ρ × 100 [%] (3a). For the central impedance Zμ, α 2 = Zμ · k 3 · ρ [Ω] (3b), and an equation equivalent to the above equation (3) is obtained. Where k 3
Is usually 1.

このようにして、良品基板の実測データによりインピー
ダンスのばらつきに対する許容差α1とA/Dコンバータの
変換誤差に対する許容差α2を設定した後、テスト基板
のインピーダンス測定に入る。
In this way, the tolerance α 1 for the impedance variation and the tolerance α 2 for the conversion error of the A / D converter are set based on the actual measurement data of the good board, and then the impedance measurement of the test board is started.

なお、基板上のダイオードが上記説明の状態と逆方向に
接続されている場合には、+半波期間でリーディング誤
差が増大することになるから、実用上はプラス、マイナ
スの各半波期間ごとにα1(α1A,α1B)とα2(α2A
α2B)を設定する必要がある。
If the diode on the substrate is connected in the opposite direction to the above-described state, the reading error will increase during the + half-wave period, so in practice, for each plus-minus half-wave period. Α 11A , α 1B ) and α 22A ,
It is necessary to set α 2B ).

上記の説明中、定数k1,k2,k3等の値は一例を示したもの
であり、検査の実行に当ってはそれぞれ実情に合わせ適
宜調整してよい。α1,α2についても同様であって、支
障が無ければ演算により求めた値の端数を丸めるなどし
て検査の簡単化を図ることが望ましい。
In the above description, the values of the constants k 1 , k 2 , k 3, etc. are merely examples, and may be appropriately adjusted according to the actual situation when executing the inspection. The same applies to α 1 and α 2 , and if there is no problem, it is desirable to simplify the inspection by rounding the fraction of the value calculated.

なお、第6図には上記ばらつきに対する許容差α1と測
定誤差に対する加算値α2を測定部20にて自動設定する
場合の一例が流れ線図で示されている。
It should be noted that FIG. 6 is a flow chart showing an example of the case where the measuring unit 20 automatically sets the tolerance α 1 for the above variation and the added value α 2 for the measurement error.

〔効果〕〔effect〕

以上、詳細に説明したように、この発明においては良品
と確認されている回路基板の各測定点に1サイクルの測
定用交流信号を加え、その正及び負の各半波に対して流
れる電流に対応するインピーダンスを測定し、その平均
値ZSAμ及びZSBμを当該測定点の基準インピーダンスと
するとともに平均値ZSAμ,ZSBμと上記インピーダンス
測定データとの自乗平均値σSA,σSBの3倍すなわち3
σSA,3σSBを算出し、これに例えば平均値ZSAμ及びZSB
μの2%を加えた値α1A=3σSA+ZSAμ×2%,α1B
=3σSB+ZSBμ×2%をテスト基板のばらつきに対す
る許容差として設定するようになっている。
As described above in detail, according to the present invention, a one-cycle measuring AC signal is applied to each measuring point of the circuit board which is confirmed to be a non-defective product, and the current flowing to each of the positive and negative half waves is added. The corresponding impedance is measured, and the average values Z SA μ and Z SB μ are used as the reference impedance at the measurement point, and the root mean square value σ SA , σ of the average values Z SA μ, Z SB μ and the above impedance measurement data. 3 times SB or 3
σ SA , 3σ SB is calculated, and the average value Z SA μ and Z SB
Value obtained by adding 2% of μ α 1A = 3σ SA + Z SA μ × 2%, α 1B
= 3σ SB + Z SB μ × 2% is set as the tolerance for the variation of the test board.

更に、ディジタル変換されタデータの値に関連する変数
ρを算出し、この変数ρと既知の定数k3及びインピーダ
ンスZμとの積α2=Zμ×k3ρをA/Dコンバータの量子
化に伴う測定誤差として上記α1A,α1Bへ自動的に加算
し、テスト基板に対する良否判定の許容差とするように
なっている。
Further, a variable ρ related to the value of the digitally converted data is calculated, and the product α 2 = Zμ × k 3 ρ of this variable ρ and a known constant k 3 and impedance Zμ is associated with the quantization of the A / D converter. As a measurement error, it is automatically added to the above α 1A and α 1B , and is set as the tolerance of the quality judgment for the test board.

したがってこの回路基板検査方法によれば、テスト基板
が有する本来のインピーダンスのばらつきに対してはも
とより、A−D変換に伴う測定誤差も含めて正確な良否
判定を自動的に行うことができる。
Therefore, according to this circuit board inspection method, accurate pass / fail judgment can be automatically performed, including not only the inherent variation in the impedance of the test board but also the measurement error associated with A-D conversion.

【図面の簡単な説明】[Brief description of drawings]

第1図ないし第6図はこの発明の実施例に係り、第1図
はこの発明が適用された回路基板検査装置の構成の一例
を示すブロック線図、第2図は各部の動作説明図、第3
図は量子化に伴う測定誤差の説明図、第4図及び第5図
は良否判定許容差α1,α2の設定原理説明図、第6図は
許容差α1,α2を測定部にて自動的に設定する場合の一
例を示すフローチャート、第7図は従来装置の構成を示
すブロック線図である。 図中、11は信号源、3は被検査回路基板、13は電流/電
圧変換器、16,17は積分器、18,19はA/Dコンバータ、20
は測定部である。
1 to 6 relate to an embodiment of the present invention, FIG. 1 is a block diagram showing an example of the configuration of a circuit board inspection apparatus to which the present invention is applied, and FIG. 2 is an operation explanatory diagram of each part, Third
The figure is an illustration of the measurement error due to quantization, Figures 4 and 5 are illustrations of the setting principle of the quality judgment tolerances α 1 and α 2 , and Figure 6 shows the tolerances α 1 and α 2 to the measuring section. FIG. 7 is a block diagram showing a configuration of a conventional device, which is an example of a case where the automatic setting is performed by the automatic setting. In the figure, 11 is a signal source, 3 is a circuit board to be inspected, 13 is a current / voltage converter, 16 and 17 are integrators, 18 and 19 are A / D converters, 20
Is a measuring unit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】信号源から被検査回路基板に測定用交流信
号を加えて得られる応答信号を電圧に変換して積分し、
そのディジタル変換データにより測定部にて上記被検査
回路基板のインピーダンスを測定するとともに、該測定
値をあらかじめ良品基板から取り込んだ基準値と比較
し、所定の許容差内にあるか否かにより上記被検査回路
基板の良否を判定する回路基板検査方法において、 上記被検査回路基板のインピーダンスのばらつきに対し
ては、上記測定用交流信号の正の半周期および負の半周
期の各々について、あらかじめ上記良品基板から求めら
れているインピーダンス分布特性の3σに所定値を加え
た第1および第2の許容差をそれぞれ設定し、上記応答
信号の積分電圧をディジタル変換する際に伴う量子化誤
差に起因する上記被検査回路基板のインピーダンス測定
誤差に対しては、あらかじめ上記良品基板から求められ
ているインピーダンスの大きさに応じた所定値を上記第
1および第2の許容差に自動的に加算して上記被検査回
路基板の良否判定を行なうことを特徴とする回路基板検
査方法。
1. A response signal obtained by applying a measuring AC signal from a signal source to a circuit board under test is converted into a voltage and integrated,
The impedance of the circuit board to be inspected is measured by the measuring section using the digital conversion data, and the measured value is compared with a reference value previously taken from a non-defective board to determine whether the measured value is within a predetermined tolerance. In a circuit board inspection method for determining the quality of an inspection circuit board, in regard to the variation in impedance of the circuit board to be inspected, each of the positive half cycle and the negative half cycle of the measuring AC signal is previously subjected to the non-defective product. The first and second tolerances, which are obtained by adding a predetermined value to the 3σ of the impedance distribution characteristic obtained from the substrate, are set, respectively, and the above-mentioned is caused by the quantization error involved in the digital conversion of the integrated voltage of the response signal. For the impedance measurement error of the circuit board under test, Circuit board inspection method characterized by the predetermined corresponding to of come value automatically added to the first and second tolerance the performing quality determination of the circuit board to be inspected.
JP63205320A 1988-08-18 1988-08-18 Circuit board inspection method Expired - Fee Related JPH0758314B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63205320A JPH0758314B2 (en) 1988-08-18 1988-08-18 Circuit board inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63205320A JPH0758314B2 (en) 1988-08-18 1988-08-18 Circuit board inspection method

Publications (2)

Publication Number Publication Date
JPH0254186A JPH0254186A (en) 1990-02-23
JPH0758314B2 true JPH0758314B2 (en) 1995-06-21

Family

ID=16504995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63205320A Expired - Fee Related JPH0758314B2 (en) 1988-08-18 1988-08-18 Circuit board inspection method

Country Status (1)

Country Link
JP (1) JPH0758314B2 (en)

Also Published As

Publication number Publication date
JPH0254186A (en) 1990-02-23

Similar Documents

Publication Publication Date Title
JPH06249889A (en) Voltage and current measuring unit and voltage and current measuring method
US5959463A (en) Semiconductor test apparatus for measuring power supply current of semiconductor device
US6639539B1 (en) System and method for extending the dynamic range of an analog-to-digital converter
JPH0758314B2 (en) Circuit board inspection method
US4495462A (en) Current source test circuitry
JPH0766031B2 (en) Inspection equipment
JPH0758317B2 (en) How to set pass / fail judgment tolerance of circuit board inspection equipment
JPS6158323A (en) Testing method of data converter
JPS60253883A (en) Constant current load/constant voltage applied current measuring apparatus
JPS63299411A (en) Method for testing d/a converter
JPH01253664A (en) Threshold measurement with dither
JPH02140018A (en) Signal level detector
JPH10112651A (en) Check method for digital-to-analog converter using digital tester
JP3621519B2 (en) Device pass / fail judgment method
JPS639315A (en) Detecting circuit for linearity of digital-analog converting circuit
JPH01100474A (en) Circuit board inspector
JPS61253934A (en) Testing device for a/d converter
JPH05273282A (en) Inspection apparatus of variable porcelain capacitor
JPS60143787A (en) Testing method of operational amplifier
JPH01262483A (en) Testing device for semiconductor integrated circuit
JP2001160754A (en) D/a converter
Souders Data converter test methods
JP2001083212A (en) Method for inspecting signal
JPH025340B2 (en)
JPH01195380A (en) Circuit board inspection method

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees