JPH0758317B2 - How to set pass / fail judgment tolerance of circuit board inspection equipment - Google Patents
How to set pass / fail judgment tolerance of circuit board inspection equipmentInfo
- Publication number
- JPH0758317B2 JPH0758317B2 JP63223844A JP22384488A JPH0758317B2 JP H0758317 B2 JPH0758317 B2 JP H0758317B2 JP 63223844 A JP63223844 A JP 63223844A JP 22384488 A JP22384488 A JP 22384488A JP H0758317 B2 JPH0758317 B2 JP H0758317B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- circuit board
- wave
- value
- tolerance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子部品等が実装された回路基板の良否を
検査する際の良否判定許容差設定方法に係り、特に、測
定用交流信号の正の半波と負の半波に対して異なったイ
ンピーダンスを有する素子等が装着された回路基板の検
査に好適な良否判定許容差設定方法に関するものであ
る。Description: TECHNICAL FIELD The present invention relates to a quality determination tolerance setting method when inspecting the quality of a circuit board on which electronic components and the like are mounted. The present invention relates to a quality determination tolerance setting method suitable for inspecting a circuit board on which elements having different impedances for a positive half wave and a negative half wave are mounted.
電子部品等が実装された回路基板の検査にインサーキッ
トテスタと称される回路基板検査装置が利用されるよう
になってきた。Circuit board inspection devices called in-circuit testers have come to be used for inspection of circuit boards on which electronic components and the like are mounted.
第6図にその一例が示されているが、例えば信号源1か
ら測定用交流電圧を発し、増幅器2を介して被検査回路
基板(以下、「テスト基板」と言う。)3に加えると、
同基板3にはそのインピーダンスZXの大きさに逆比例し
た電流が流れる。この電流は例えば電流検出器4に取り
込まれて検出され、ここで電圧に変換されたのち図示し
ないA/Dコンバータにてディジタル変換され測定部5に
加えられる。測定部5はこの変換データを利用して上記
テスト基板3のインピーダンスZXを演算により求め、あ
らかじめメモリに記憶させておいた基準値ZSと比較す
る。この場合、下記の式で示されるように所定の許容差
±α内に入っていれば良、許容差外であれば不良と判定
し、判定結果は表示器6などへ表示するようになってい
る。An example of this is shown in FIG. 6. For example, when a measuring AC voltage is emitted from the signal source 1 and applied to the circuit board to be inspected (hereinafter, referred to as “test board”) 3 via the amplifier 2,
A current that is inversely proportional to the magnitude of the impedance Z X flows through the substrate 3. This current is, for example, taken in by the current detector 4 and detected, converted into a voltage here, then digitally converted by an A / D converter (not shown) and added to the measuring section 5. The measuring unit 5 uses the converted data to calculate the impedance Z X of the test board 3 and compares it with the reference value Z S stored in the memory in advance. In this case, as shown in the following formula, if it is within the predetermined tolerance ± α, it is judged as good, and if it is outside the tolerance, it is judged as bad, and the judgment result is displayed on the display 6 or the like. There is.
「良」の判定 ZS−αZXZS+α 「不良」の判定 ZX<ZS−α 又は ZX>ZS+α 〔発明が解決しようとする課題〕 この従来の回路基板検査方法においては、信号源1から
テスト基板3へ測定用交流電圧を加え、電流検出器4か
ら出力される電圧を測定してそのデータからインピーダ
ンスZXを求めるようにしている。In determining Z S -αZ X Z S + α determined Z X <Z S -α or Z X> Z S + α [Problems to be Solved by the Invention] The conventional circuit board inspection method for "bad" in the "good" is An AC voltage for measurement is applied from the signal source 1 to the test board 3, the voltage output from the current detector 4 is measured, and the impedance Z X is obtained from the data.
しかしながら、測定対象物が例えばダイオードなどの場
合には測定用交流電圧の正の半波と負の半波に対してそ
のインピーダンスが著しく異なり、かつ、周囲温度が変
化するとその各々が比較的大きく変わるということが知
られている。したがって、このような半導体素子につい
ては、従来、良否判定に対する適切な許容差を設定する
ことが困難であった。However, when the object to be measured is, for example, a diode, the impedance is significantly different between the positive half-wave and the negative half-wave of the measuring AC voltage, and when the ambient temperature changes, each of them changes significantly. It is known that. Therefore, for such a semiconductor element, it has been difficult to set an appropriate tolerance for the quality judgment in the past.
この発明は上記の事情に鑑みなされたもので、その目的
は、ダイオードなどを含む回路における正、負各半波期
間の異なったインピーダンスについては、その周囲温度
の影響による変化分を考慮した許容差を設定し、正確な
良否判定が行えるようにした回路基板検査装置における
良否判定許容差設定方法を提供することにある。The present invention has been made in view of the above circumstances, and an object thereof is to allow a difference in impedance between positive and negative half-wave periods in a circuit including a diode in consideration of a change due to the influence of ambient temperature. It is an object of the present invention to provide a quality determination tolerance setting method in a circuit board inspecting device, which is configured so that accurate quality determination can be performed.
この発明の実施例が示されている第1図を参照すると、
上記の課題を解決するため次に示すイないしホの手段を
備えている。Referring to FIG. 1, which illustrates an embodiment of the present invention,
In order to solve the above problems, the following means (a) to (e) are provided.
イ.例えばあらかじめ良品と確認されている複数の回路
基板について1つの測定点ごとに信号源11から1サイク
ルの測定用交流信号を加え、その正の半波と負の半波に
対する応答信号をそれぞれ積分する積分器16,17。I. For example, for a plurality of circuit boards that have been confirmed as non-defective in advance, a one-cycle measurement AC signal is added from the signal source 11 for each measurement point, and the response signals for the positive half-wave and the negative half-wave are respectively integrated. Integrator 16,17.
ロ.例えば上記積分器16,17から得られる積分電圧のデ
ィジタル変換データにより測定用交流信号に対する正の
半波印加時のインピーダンスと負の半波印加時のインピ
ーダンスを測定部20により測定してそれぞれの平均値Z
μA及びZμB求め、この値を当該測定点における基準イ
ンピーダンスとして保持する基準データメモリ20d。B. For example, the digital conversion data of the integrated voltage obtained from the integrators 16 and 17 is used to measure the impedance when a positive half-wave is applied and the impedance when a negative half-wave is applied to the measuring AC signal by the measuring unit 20 and average each. Value Z
μ determined A and Zμ B, the reference data memory 20d that holds this value as a reference impedance at the measurement point.
ハ.上記正の半波印加時におけるインピーダンスの平均
値ZμAと負の半波印加時におけるインピーダンスの平
均値ZμBの比(極性率)p=ZμA/ZμBを求める極性
率算出手段20c。C. Polarity calculating means 20c for obtaining the ratio (polarity) p = Zμ A / Zμ B of the average value Zμ A of the impedance when the positive half-wave is applied and the average value Zμ B of the impedance when the negative half-wave is applied.
ニ.上記測定点における正の半波と負の半波印加時の各
インピーダンスデータとその平均値ZμA,ZμB(基準イ
ンピーダンス)とからそれぞれ自乗平均値σA,σBを求
め、例えばこの自乗平均値σA,σBに基づいてテスト基
板のインピーダンスZXのばらつきに対する許容差αA,
αBを算出するとともに、この許容差と上記極性率を用
いて算出した許容差とから所定の良否判定用許容差を選
定する許容差設定手段20a。D. The root mean square values σ A and σ B are obtained from the respective impedance data at the time of applying the positive half wave and the negative half wave and their average values Zμ A and Z μ B (reference impedance). value sigma a, tolerance for variations in the impedance Z X test substrate based on sigma B alpha a,
Tolerance setting means 20a that calculates α B and selects a predetermined tolerance for quality judgment from this tolerance and the tolerance calculated using the above-mentioned polarity.
ハ.テスト基板3の正の半波と負の半波印加時の各イン
ピーダンスZXA及びZXBを測定して上記許容差内にあか否
かを比較しその良否を判定する比較手段20b。C. Comparing means 20b for measuring the impedances Z XA and Z XB of the test substrate 3 when a positive half wave and a negative half wave are applied, comparing the impedances Z XA and Z XB with each other to determine whether the impedances are within the above-mentioned tolerances, and determining the quality.
上記の手段を備えることにより、テスト基板のインピー
ダンス測定値に温度によって変化する量が含まれていて
もその良否は正しく判定される。By including the above means, the quality of the impedance of the test board can be correctly determined even if the measured impedance value includes a quantity that changes with temperature.
この実施例においては、まず、あらかじめ良品と確認さ
れている複数の基板を測定してそのデータを収集し、次
にそれと同一方法でテスト基板を測定したのち両者のデ
ータを比較して良否判定を行うようになっている。In this embodiment, first, a plurality of substrates that have been confirmed to be non-defective are measured in advance and the data are collected, and then a test substrate is measured by the same method, and then the data of both are compared to determine pass / fail. I am supposed to do it.
上記第1図と併せて第2図を参照すると、例えば信号源
11から第2図(イ)に示されるような1サイクルの測定
用交流電圧が発せられ、増幅器12を介して良品基板3に
加えられる。これにより、同基板3にはそのインピーダ
ンスZSの大きさに逆比例した電流が流れる。この場合、
基板3にダイオードなどが測定用交流電圧に対して順方
向に装着されているとその正の半波に対しては低インピ
ーダンスで、負の半波に対しては高インピーダンスとな
るから流れる電流は第2図(ロ)のようになる。この電
流は例えば電流/電圧変換器13にて検出されたのち第2
図(ハ)に示されるように所定の利得で電圧に変換さ
れ、スイッチ14へ加えられる。Referring to FIG. 2 together with FIG. 1 above, for example, a signal source
A one-cycle AC voltage for measurement as shown in FIG. 2A is emitted from 11 and applied to the non-defective substrate 3 via the amplifier 12. As a result, a current that is inversely proportional to the magnitude of the impedance Z S flows through the substrate 3. in this case,
If a diode or the like is mounted on the substrate 3 in the forward direction with respect to the AC voltage for measurement, the impedance is low for the positive half-wave and high for the negative half-wave, so the current flowing is It becomes as shown in FIG. This current is detected by, for example, the current / voltage converter 13 and then the second
As shown in FIG. 3C, the voltage is converted into a voltage with a predetermined gain and applied to the switch 14.
この実施例においては、上記信号源11と電流/電圧変換
器13の動作は例えば測定部20により制御され、信号源11
は所定周波数の交流電圧を上記したように1サイクル送
出する。また、電流/電圧変換器13は基板に流れる正方
向の電流と負方向の電流を検出し、一定の利得でそれぞ
れ正又は負の同一極性の電圧に変換するようになってい
る。なお、切換制御器15は例えば信号源11から発せられ
る測定用交流電圧の正の半波と負の半波をそれぞれ方形
波電圧に波形整形し、その出力で上記スイッチ14を第2
図(ニ)に示されるように正の半波期間は接点A側に駆
動し、負の半波期間は接点B側へ駆動するようになって
いる。In this embodiment, the operation of the signal source 11 and the current / voltage converter 13 is controlled by, for example, the measuring unit 20, and
Sends an AC voltage of a predetermined frequency for one cycle as described above. Further, the current / voltage converter 13 detects a current in the positive direction and a current in the negative direction which flow through the substrate, and converts them into positive or negative voltages of the same polarity with a constant gain. The switching controller 15, for example, shapes the positive half wave and the negative half wave of the measuring AC voltage emitted from the signal source 11 into square wave voltages, and outputs the waveform to switch the switch 14 to the second wave.
As shown in FIG. 4D, the positive half-wave period is driven to the contact A side, and the negative half-wave period is driven to the contact B side.
これにより、上記基板3に流れた電流の一方の半波期間
0〜πにおける変換電圧は例えば第2図(ホ)に示され
るように積分器16により積分され、他方の半波期間π〜
2πにおける変換電圧は同図(ヘ)に示されるように積
分器17にて積分される。これら良品基板の積分電圧を
VA,VBとすると、この2つの積分電圧は同図(ト)及び
(チ)に示されるようにそれぞれA/Dコンバータ18及び1
9にてディジタル変換され、測定部20に送られる。As a result, the converted voltage of the current flowing through the substrate 3 in one half-wave period 0 to π is integrated by the integrator 16 as shown in FIG.
The converted voltage at 2π is integrated by the integrator 17 as shown in FIG. The integrated voltage of these good boards
Assuming V A and V B , these two integrated voltages are respectively A / D converters 18 and 1 as shown in (g) and (h) of FIG.
Digitally converted at 9 and sent to the measuring unit 20.
この場合、上記積分器16,17を例えばピークホールド回
路に書き換えて入力信号のピーク値を保持させ、それを
次段のA/Dコンバータにてディジタル変換するようにす
ることもできる。In this case, the integrators 16 and 17 may be rewritten by, for example, a peak hold circuit to hold the peak value of the input signal, and the peak value of the input signal may be digitally converted by the A / D converter in the next stage.
測定部20はこれらの積分電圧データにより測定用交流電
圧の正、負の各半波に対する良品基板の中心インピーダ
ンスZμA及びZμBを演算するとともに、テスト基板の
インピーダンスのばらつきに対する許容差αA,αBを例
えば許容差設定手段20aにて求め、それと同時的に温度
変化に起因するインピーダンス変化の許容差を設定する
と、テスト基板3について上記と同一方法により正の半
波と負の半波におけるインピーダンスZXA,ZXBが測定さ
れ、データの比較が行われたのち、良、不良の判定結果
や測定データが記録・表示部21に送られて表示、記録さ
れる。The measuring unit 20 calculates the central impedances Zμ A and Zμ B of the non-defective substrate for each of the positive and negative half waves of the measuring AC voltage based on these integrated voltage data, and also the tolerance α A for the variation in the impedance of the test substrate, If α B is obtained by, for example, the tolerance setting means 20a, and at the same time, the tolerance of the impedance change due to the temperature change is set, the test board 3 is subjected to the same method as described above in the positive half wave and the negative half wave. After the impedances Z XA and Z XB are measured and the data are compared, the judgment result of good or bad and the measurement data are sent to the recording / display unit 21 and displayed and recorded.
ここで、第3図(A)及び(B)を参照しながらインピ
ーダンスのばらつきに対する許容差について説明する。
いま、各良品基板の同一測定点における正の半波期間の
インピーダンスと負の半波期間のインピーダンスを測定
すると、基板の数が適当であれば測定データの分布状態
はほぼ正規分布に近似し、供試基板数の99%強が平均値
ZμA,ZμBに対してそれぞれ±3σ内に入ることが知ら
れている。Here, the tolerance for the impedance variation will be described with reference to FIGS. 3 (A) and 3 (B).
Now, when measuring the impedance of the positive half-wave period and the impedance of the negative half-wave period at the same measurement point of each good board, if the number of boards is appropriate, the distribution state of the measurement data approximates a normal distribution, It is known that more than 99% of the number of test substrates falls within ± 3σ with respect to the average values Zμ A and Zμ B.
よって、この実施例においては正の半波期間及び負の半
波期間におけるインピーダンスのばらつきに対する許容
差αA,αBを例えば αA=ZμA×(±3σA) 〔Ω〕 αB=ZμB×(±3σB) 〔Ω〕 とおき、平均値を基準として%で表し αA=±3σA×100 〔%〕 αB=±3σB×100 〔%〕 としている。Therefore, in this embodiment, the tolerances α A and α B with respect to the impedance variation in the positive half-wave period and the negative half-wave period are, for example, α A = Zμ A × (± 3σ A ) [Ω] α B = Z μ B × (± 3σ B ) [Ω] is set and expressed in% based on the average value, and α A = ± 3 σ A × 100 [%] α B = ± 3 σ B × 100 [%].
次に、第4図を参照しながら周囲温度の変化に伴うイン
ピーダンスの変化について説明する。同図は単品のダイ
オード類を測定したデータの一例であるが、例えば室温
(20℃)を基準としたときの順方向インピーダンスを
ZA、それ以外の温度におけるインピーダンスをZA′と
し、その比ZA′/ZAをプロットすると、一般的な傾向と
しては基準温度から低くなった場合のインピーダンス変
化の割合が基準温度から高くなった場合のそれよりも大
きい。Next, with reference to FIG. 4, a description will be given of changes in impedance due to changes in ambient temperature. This figure shows an example of data obtained by measuring single diodes. For example, the forward impedance at room temperature (20 ° C) is used as a reference.
If Z A is the impedance at other temperatures and Z A ′ is the ratio, and the ratio Z A ′ / Z A is plotted, the general tendency is that the rate of impedance change when the temperature decreases from the reference temperature is higher than the reference temperature. It is bigger than that.
逆方向のインピーダンス比ZB′/ZBについても同図に示
されているが、その変化の割合は順方向の場合と同様な
傾向を有している。ただし両者を比較すると、逆方向イ
ンピーダンスの変化割合が順方向インピーダンスの変化
割合より少なくなっていることがわかる。The impedance ratio Z B ′ / Z B in the reverse direction is also shown in the figure, but the rate of change has the same tendency as in the case of the forward direction. However, comparing the two, it can be seen that the rate of change in the reverse impedance is smaller than the rate of change in the forward impedance.
多数の部品からなる実装基板については単品の測定デー
タは必ずしも当てはまらず、また、温度と基板のインピ
ーダンス変化を理論的に解析することは困難であるが、
基準温度における順方向インピーダンスZAと逆方向イン
ピーダンスZBとの比p=ZA/ZBを例えば極性率と称する
ことにすると、上記温度による基板のインピーダンス変
化量は、種等の実測データからこの極性率pの値と関係
があることがわかった。For a mounting board consisting of a large number of parts, the measured data for a single product is not always applicable, and it is difficult to theoretically analyze changes in temperature and board impedance.
If the ratio p = Z A / Z B of the forward impedance Z A and the backward impedance Z B at the reference temperature is called, for example, the polarity, the amount of change in the impedance of the substrate due to the above temperature can be calculated from the measured data such as species. It has been found that there is a relationship with the value of this polarity ratio p.
そこで、この実施例においては約20℃の室温で良品基板
からデータを収集し、上記極性率pを用いてインピーダ
ンス変化に対する上限値と下限値を算出するとともに、
この算出値を上記中心インピーダンスに対するばらつき
の許容差と比較してテスト基板のインピーダンス測定値
に対する実用上も良否判定許容差を選定するようにして
いる。Therefore, in this embodiment, data is collected from a non-defective substrate at room temperature of about 20 ° C., and the upper limit value and the lower limit value for impedance change are calculated using the polarity ratio p, and
The calculated value is compared with the tolerance of the variation with respect to the central impedance to select the acceptable / non-defective tolerance in practical use with respect to the impedance measurement value of the test board.
次に、この良否判定許容差の選定の仕方について説明す
る。なお、以下の説明では平均値ZμA,ZμBはそれぞれ
100〔%〕としてある。その理由は、一般にこの種の回
路基板検査装置においては、インピーダンス実測値より
も所定の値を100%として、その良品の範囲を±%で表
して検査を行なうことが多いためである。nはディジッ
ト誤差であり、A/D変換の際のフルスケール値に対して
%で表示される。例えば、このディジット誤差を1ビッ
トとして、フルスケールが8ビットであれば、n=(1/
256)×100%となる。また、比較値として下記に出てく
る「10000/p」「p/p−n」「p/p+n」は実験により求
められたものであり、「100±3σA」「100±3σB」は
同種の基板(素子)を複数個実測したときの平均値(10
0)に対する偏差値を算出したものである。Next, a method of selecting the quality determination tolerance will be described. In the following description, the average values Zμ A and Zμ B are
It is set as 100 [%]. The reason is that, in general, in this type of circuit board inspection apparatus, a predetermined value is set to 100% rather than the measured impedance value, and the range of non-defective products is expressed as ±% for inspection. n is a digit error and is displayed in% with respect to the full-scale value at the time of A / D conversion. For example, if this digit error is 1 bit and the full scale is 8 bits, n = (1 /
256) x 100%. In addition, “10000 / p”, “p / p−n”, and “p / p + n” appearing below as comparison values are obtained by experiments, and “100 ± 3σ A ” and “100 ± 3σ B ” are Average value (10
This is the calculated deviation value from (0).
I.極性率pが100%以下(ZμA<ZμB)の場合 正の半波方向インピーダンスZAの上限値: (イ) 100+3σA>10000/pならば100+3σAに設定
(インピーダンス変化量は無視)…第3図(A)の
(イ)。I. When the polarity p is 100% or less (Zμ A <Zμ B ) Upper limit of positive half-wave impedance Z A : (a) If 100 + 3σ A > 10000 / p, set to 100 + 3σ A (impedance change amount is (Ignore) ... (a) in FIG. 3 (A).
(ロ) 100+3σA<10000/pならば1000/pに設定…同
図(ロ)。(B) If 100 + 3σ A <10000 / p, set it to 1000 / p ... Same figure (b).
正の半波方向インピーダンスZAの下限値: (ハ) 100−3σA<pならば100−3σAに設定(イン
ピーダンスの変化量は無視)…同図(ハ)。Lower limit of positive half-wave impedance Z A : (C) If 100-3σ A <p, set to 100-3 σ A (ignoring the amount of impedance change).
(ニ) 100−3σA>pならばpに設定…同図(ニ)。(D) If 100-3σ A > p, set to p ... (d) in the figure.
負の半波方向インピーダンスZBの上限値: (ホ) 100+3σB>p/p−nならば100+3σBに設定
(インピーダンス変化量は無視)…第3図(B)の
(ホ)。Upper limit of negative half-wave impedance Z B : (e) If 100 + 3σ B > p / p−n, set to 100 + 3 σ B (impedance change amount is ignored) ... (e) in FIG. 3 (B).
(ヘ) 100+3σB<p/p−nならばp/p−nに設定…同
図(ヘ)。(F) If 100 + 3σ B <p / p-n, set to p / p-n ... (f) in the figure.
負の半波方向インピーダンスZBの下限値: (ト) 100−3σB<p/p+nならば100−3σAに設定
(インピーダンス変化量は無視)…第3図(B)の
(ト)。Lower limit of negative half-wave impedance Z B : (g) If 100−3σ B <p / p + n, set to 100−3 σ A (impedance change amount is ignored) ... (g) in FIG. 3 (B).
(チ) 100−3σB>p/p+nならばp/p+nに設定…同
図の(チ)。(H) If 100-3σ B > p / p + n, set to p / p + n ... (h) in the figure.
II.極性率pが100%以上(ZμA>ZμB)の場合 正の半波方向インピーダンスZAの上限値: (リ) 100+3σA>p/p−nならば100+3σAに設定
(インピーダンス変化量は無視)…第3図(A)の
(リ)。. II polarity index p is greater than 100% (Zμ A> Zμ B) when the positive upper limit value of the half-wave direction impedance Z A: (Re) set to 100 + 3σ A> p / p -n if 100 + 3 [sigma] A (impedance change (Ignore the amount) ... (i) in Fig. 3 (A).
(ヌ) 100+3σA<p/p−nならばp/p−nに設定…同
図の(ヌ)。(Nu) If 100 + 3σ A <p / p-n, set to p / p-n ... (nu) in the figure.
正の半波方向インピーダンスZAの下限値: (ル) 100−3σA<p/p+nならば100−3σAに設定
(インピーダンス変化量は無視)…第3図(A)の
(ル)。Lower limit value of positive half-wave impedance Z A : (L) If 100-3σ A <p / p + n, set to 100-3 σ A (impedance change amount is ignored) ... (L) in FIG. 3 (A).
(オ) 100−3σA>p/p+nならばp/p+nに設定…同
図の(オ)。(E) If 100-3σ A > p / p + n, set to p / p + n ... (e) in the figure.
負の半波方向インピーダンスZBの上限値: (ワ) 100+3σB>10000/pならば100+3σBに設定
(インピーダンス変化量は無視)…第3図(B)の
(ワ)。Upper limit of negative half-wave impedance Z B : (W) If 100 + 3σ B > 10000 / p, set to 100 + 3 σ B (impedance change amount is ignored) ... (W) in FIG. 3 (B).
(カ) 100+3σB<10000/pならば10000/pに設定…同
図の(カ)。(F) If 100 + 3σ B <10000 / p, set to 10,000 / p ... (F) in the figure.
負の半波方向インピーダンスZBの下限値: (ヨ) 100−3σB<pならば100−3σBに設定(イン
ピーダンス変化量は無視)…同図(ヨ)。Lower limit of negative half-wave impedance Z B : (Yo) If 100−3σ B <p, set to 100−3 σ B (impedance change amount is ignored).
(タ) 100−3σB>pならばpに設定…同図(タ)。(Ta) If 100-3σ B > p, set to p ... (ta) in the figure.
ちなみに、第5図には上記各許容差をソフトウェアにて
自動的に設定する場合の一例が流れ線図で示されてい
る。Incidentally, FIG. 5 is a flow chart showing an example of automatically setting the above-mentioned respective tolerances by software.
なお、上記実施例においては、上記の各値(イ)〜
(タ)を自動的に設定するようにしているが、各値の算
出後、これを手動にて設定するようにしてもよい。ま
た、極性率p(=ZμA/ZμB)は測定用電圧の大きさに
よってその値が異なり、必ずしも一定値ではないから、
測定条件に応じた極性率のテーブルを用意してその値を
求めるようにしてもよい。In the above embodiment, each of the above values (a) to
Although (a) is set automatically, it may be set manually after each value is calculated. Further, since the polarity p (= Zμ A / Zμ B ) varies depending on the magnitude of the measuring voltage, it is not always a constant value.
It is also possible to prepare a table of polarities according to the measurement conditions and obtain the value.
以上、詳細に説明したように、この発明においては良品
基板の正の半波方向インピーダンスZAと負の半波方向イ
ンピーダンスZBを測定して各々の中心インピーダンスZ
μA,ZμBを求めるとともに、その中心値に対する基板本
来のばらつきの許容差αA,αBを求め、次に中心インピ
ーダンスの比を表す極性率p=ZμA/ZμBを利用して温
度によるインピーダンス変化の上、下限値を算出してそ
れぞれ上記ばらつきの許容差と比較し、良否判定の許容
上限値としてはその大きい方の値を採り、判定許容下限
値としては小さい方の値を採るようになっている。As described above in detail, in the present invention, the positive half-wave direction impedance Z A and the negative half-wave direction impedance Z B of the non-defective substrate are measured and the center impedance Z of each is measured.
In addition to obtaining μ A and Z μ B , the tolerances α A and α B of the original substrate variation with respect to the center values are obtained, and then the polarities p = Z μ A / Z μ B that represent the ratio of the center impedances are used. After changing the impedance due to, the lower limit value is calculated and compared with the above-mentioned variation tolerance, and the larger value is taken as the allowable upper limit value of the quality judgment, and the smaller value is taken as the allowable judgment lower limit value. It is like this.
したがってこの許容差設定方法により基板検査を行う
と、テスト基板のインピーダンス測定データに基板本来
のばらつきと温度により変化分が含まれていても、実用
上十分な正確さでその良否が判別できる。例えば、ダイ
オードのようば場合、順方向ではインピーダンスは低い
が、検査時にはその順方向電流の立上がり部分を測定す
ることになるため、インピーダンスのばらつきや温度な
どの外乱により大きな影響受け、これに対して逆方向で
はインピーダンスが大で電流がほとんど流れないため、
A/D変換の際の1ビットの持つ意味が大きくなるが、こ
の発明によればこれらを考慮しての上、下限値の設定が
可能となる。なお、通常の室内温度であれば基板検査時
に周囲温度を測定する必要がなく、極めて好都合であ
る。Therefore, when the board is inspected by this tolerance setting method, even if the impedance measurement data of the test board includes the variation inherent to the board and the change due to temperature, the quality can be determined with sufficient accuracy in practical use. For example, in the case of a diode, the impedance is low in the forward direction, but the rising part of the forward current is measured during inspection, so it is greatly affected by disturbances in impedance and temperature and other disturbances. In the opposite direction, the impedance is large and almost no current flows, so
The meaning of 1 bit in A / D conversion becomes large, but according to the present invention, it is possible to set the lower limit value taking these into consideration. If the room temperature is normal, it is not necessary to measure the ambient temperature when inspecting the board, which is extremely convenient.
第1図ないし第5図はこの発明の実施例に係り、第1図
はこの発明を適用した回路基板検査装置の構成を示すブ
ロック線図、第2図は動作説明用の波形図、第3図は許
容差設定方法の説明図、第4図は極性率説明図、第5図
はソフトウェアによる許容上、下限値の自動設定の一例
を示すフローチャート、第6図は従来装置の構成を示す
ブロック線図である。 図中、3は被検査回路基板、11は信号源、20は測定部、
20aは許容差設定手段、20bは比較手段、20cは極性率算
出手段である。1 to 5 relate to an embodiment of the present invention, FIG. 1 is a block diagram showing the configuration of a circuit board inspection apparatus to which the present invention is applied, FIG. 2 is a waveform diagram for explaining the operation, and FIG. FIG. 4 is an explanatory diagram of a tolerance setting method, FIG. 4 is an explanatory diagram of polarity, FIG. 5 is a flowchart showing an example of automatic setting of upper and lower limit values by software, and FIG. 6 is a block diagram showing a configuration of a conventional device. It is a diagram. In the figure, 3 is a circuit board to be inspected, 11 is a signal source, 20 is a measurement unit,
20a is a tolerance setting means, 20b is a comparison means, and 20c is a polarity rate calculation means.
Claims (1)
号を加えて得られる応答信号により上記被検査回路基板
のインピーダンスを測定するとともに、該測定値を同様
な方法にてあらかじめ良品基板から取り込んだ基準値と
比較し、所定の許容差内にあるか否かにより上記被検査
回路基板の良否を判定する回路基板検査装置の良否判定
許容差設定方法において、 上記測定用交流信号の正、負各半波に対する上記良品基
板のそれぞれのインピーダンスのばらつきの分布特性か
ら各々の3σを求めるとともに、上記2つの分布特性の
中心値の比(極性率)に関連した各インピーダンス分布
の上限値および下限値を算出し、該算出値と上記3σと
を比較して上記正の半波印加時におけるインピーダンス
と負の半波印加時におけるインピーダンスの許容上、下
限値をそれぞれ設定し、上記被検査回路基板の測定イン
ピーダンスに対する良否判定許容差とすることを特徴と
する回路基板検査装置の良否判定許容差設定方法。1. An impedance of the circuit board to be inspected is measured by a response signal obtained by applying a measuring AC signal from the signal source to the circuit board to be inspected, and the measured value is preliminarily obtained from a non-defective board by the same method. In comparison with the imported reference value, in the quality determination tolerance setting method of the circuit board inspection device to determine the quality of the circuit board to be inspected by whether it is within the predetermined tolerance, the positive of the measuring AC signal, Each 3σ is obtained from the distribution characteristic of the impedance variation of each non-defective substrate with respect to each negative half-wave, and the upper and lower limits of each impedance distribution related to the ratio (polarity ratio) of the central values of the two distribution characteristics. A value is calculated, and the calculated value is compared with the above 3σ, and the impedance when the positive half wave is applied and the impedance when the negative half wave is applied are allowed. Furthermore, to set the lower limit value, respectively, quality determination tolerance setting of the circuit board inspection apparatus characterized by a quality determination tolerances for the measured impedance of the circuit board to be inspected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63223844A JPH0758317B2 (en) | 1988-09-07 | 1988-09-07 | How to set pass / fail judgment tolerance of circuit board inspection equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63223844A JPH0758317B2 (en) | 1988-09-07 | 1988-09-07 | How to set pass / fail judgment tolerance of circuit board inspection equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0271174A JPH0271174A (en) | 1990-03-09 |
JPH0758317B2 true JPH0758317B2 (en) | 1995-06-21 |
Family
ID=16804607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63223844A Expired - Fee Related JPH0758317B2 (en) | 1988-09-07 | 1988-09-07 | How to set pass / fail judgment tolerance of circuit board inspection equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0758317B2 (en) |
-
1988
- 1988-09-07 JP JP63223844A patent/JPH0758317B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0271174A (en) | 1990-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07221613A (en) | Trigger circuit | |
JPH0758317B2 (en) | How to set pass / fail judgment tolerance of circuit board inspection equipment | |
JP3271323B2 (en) | Time measurement circuit | |
US5745062A (en) | Pulse width modulation analog to digital converter | |
JPH0766031B2 (en) | Inspection equipment | |
JP2737442B2 (en) | Connection inspection device | |
KR0121568B1 (en) | Current/voltage test circuit in circuit tester | |
JPH0129586Y2 (en) | ||
JPH0679051B2 (en) | Abnormal waveform inspection device | |
SU382092A1 (en) | 8THE UNION I | |
JPH1062463A (en) | Method for measuring contact resistance of biological signal measuring electrode | |
SU1522111A1 (en) | Method of monitoring nonlinearity of resistors | |
SU1174867A1 (en) | Method of strong d.c. | |
EP0465476A4 (en) | A sampling circuit | |
JPH0758314B2 (en) | Circuit board inspection method | |
SU1122983A1 (en) | Device for measuring transistor current gain | |
SU1170376A1 (en) | Device for measuring instability of electric contast resistance | |
JPH01169370A (en) | Measuring range setter | |
JP3209753B2 (en) | Inspection method for semiconductor device | |
JPS623734Y2 (en) | ||
JPH01262483A (en) | Testing device for semiconductor integrated circuit | |
JPS6186664A (en) | Apparatus for measuring element | |
JP2959174B2 (en) | Integrated circuit | |
JPH0679052B2 (en) | Circuit board inspection method | |
JPH1127149A (en) | Method for inspecting pwm type d/a converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |