JP2959174B2 - Integrated circuit - Google Patents

Integrated circuit

Info

Publication number
JP2959174B2
JP2959174B2 JP3106776A JP10677691A JP2959174B2 JP 2959174 B2 JP2959174 B2 JP 2959174B2 JP 3106776 A JP3106776 A JP 3106776A JP 10677691 A JP10677691 A JP 10677691A JP 2959174 B2 JP2959174 B2 JP 2959174B2
Authority
JP
Japan
Prior art keywords
output
signal
operational amplifier
analog
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3106776A
Other languages
Japanese (ja)
Other versions
JPH04312019A (en
Inventor
敏幸 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3106776A priority Critical patent/JP2959174B2/en
Publication of JPH04312019A publication Critical patent/JPH04312019A/en
Application granted granted Critical
Publication of JP2959174B2 publication Critical patent/JP2959174B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、集積回路に利用され、
特に、マイクロコンピュータの中央処理装置(以下、C
PUという。)とアナログディジタル変換器と演算増幅
器とを同一チップ上に搭載した集積回路における演算増
幅器の試験を簡単にできるようにした集積回路に関す
る。
BACKGROUND OF THE INVENTION The present invention is used for integrated circuits,
In particular, a central processing unit (hereinafter referred to as C) of a microcomputer
It is called PU. ), An analog-to-digital converter and an operational amplifier on an integrated circuit.

【0002】[0002]

【従来の技術】従来からマイクロコンピュータの試験を
する場合、その内部の順序回路の機能を的確、かつ迅速
に評価、試験するための信号を発生させるパタンジェネ
レータやロジックアナライザ等を内蔵したディジタル集
積回路用の試験装置(以下、ディジタルテスターとい
う。)を用いている。
2. Description of the Related Art Conventionally, when testing a microcomputer, a digital integrated circuit incorporating a pattern generator, a logic analyzer, and the like for generating a signal for accurately and quickly evaluating and testing the function of an internal sequential circuit. (Hereinafter referred to as a digital tester).

【0003】また、演算増幅器等、アナログ回路のみで
構成された集積回路を試験する場合、同様にその周波数
特性や利得を的確、かつ迅速に評価、試験するためのア
ナログディジタル変換器や周波数測定回路等を内蔵した
アナログ集積回路用の試験装置(以下、アナログテスタ
ーという。また、ディジタルテスターとアナログテスタ
ーとを総称して単にテスターという。)を用いている。
In the case of testing an integrated circuit consisting of only an analog circuit such as an operational amplifier, an analog-to-digital converter and a frequency measurement circuit for accurately and quickly evaluating and testing the frequency characteristics and gain thereof are also used. (Hereinafter referred to as an analog tester, and digital testers and analog testers are collectively referred to simply as testers).

【0004】しかし近年になって、アナログ回路とディ
ジタル回路の混在した集積回路の登場によってその試験
の方法が問題になり始めた。その行う試験が技術的評価
のための試験であれば、結果として要求するデータの採
集さえできれば、多少時間がかかろうとも、その特性を
評価したい周辺回路ごとに測定が効率よくできるテスタ
ーを複数のテスターの中から選択的に用いることでその
目的を達成することが可能である。
However, in recent years, with the advent of integrated circuits in which analog circuits and digital circuits are mixed, the test method has begun to become a problem. If the test to be performed is a test for technical evaluation, as long as the required data can be collected, even if it takes some time, multiple testers that can measure efficiently for each peripheral circuit whose characteristics are to be evaluated are required. The purpose can be achieved by selectively using one of the above testers.

【0005】[0005]

【発明が解決しようとする課題】しかし、大量生産の生
産工程における良品、不良品の判定のための試験である
場合、このようなテスターを選択的に使用して評価する
等という方法では試験時間、製造コストの面で採算性が
非常に悪化する欠点がある。
However, in the case of a test for judging a non-defective product or a defective product in a mass-production production process, such a method of selectively using such a tester to evaluate the test time. However, there is a disadvantage that profitability is extremely deteriorated in terms of manufacturing cost.

【0006】従来、テスターは一般にディジタル集積回
路、またはアナログ集積回路のいずれかの試験を効率よ
く行う仕様で設計されており、このようなディジタル部
とアナログ部の両方を内蔵する集積回路の登場に対応で
きない。たとえ、テスターの製造会社が迅速にディジタ
ル部とアナログ部の両方の試験を効率よく行うテスター
を提供したとしても、集積回路の製造会社が簡単に設備
投資を行い、高価なテスターを大量生産のために何台も
入手するというわけにもいかないのが現実である。
Conventionally, testers are generally designed to efficiently test either digital integrated circuits or analog integrated circuits. With the advent of integrated circuits that incorporate both such digital and analog sections, I can not cope. Even if the tester manufacturer provided a tester that quickly and efficiently tests both the digital and analog sections, the integrated circuit manufacturer could easily make capital investments and produce expensive testers for mass production. The reality is that you can't afford to get many.

【0007】本発明の目的は、前記の欠点を除去するこ
とにより、演算増幅器を含む集積回路の演算増幅器の試
験をアナログテスターを用いることなくディジタルテス
ターのみで簡単に試験ができるようにした、集積回路を
提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to eliminate the above-mentioned drawbacks so that the test of an operational amplifier of an integrated circuit including an operational amplifier can be easily performed only by a digital tester without using an analog tester. It is to provide a circuit.

【0008】[0008]

【課題を解決するための手段】本発明の集積回路は、演
算増幅器と、アナログディジタル変換器とを含む集積回
路において、前記演算増幅器の反転入力、非反転入力お
よび出力をそれぞれ外部に取り出す外部端子と、前記ア
ナログディジタル変換器の出力を外部に取り出す複数の
外部出力端子と、前記アナログディジタル変換器の外部
信号入力端子と、一端が前記演算増幅器の出力に接続さ
れ、通常使用時には「オフ」状態、試験時には「オン」
状態に設定される第一の開閉器と、この第一の開閉器の
他端に接続され、前記演算増幅器の反転入力端子に電圧
一定で周波数を可変させた試験信号が入力されたときの
出力信号を整流する整流回路と、この整流回路の出力信
号を平滑化する平滑化回路と、前記アナログディジタル
変換器の入力を通常時には前記外部信号入力端子に、試
験時には前記平滑回路の出力に切り替える切り替え器と
を含むことを特徴とする。
An integrated circuit according to the present invention is an integrated circuit including an operational amplifier and an analog-to-digital converter, wherein external terminals for inverting, non-inverting input and output of the operational amplifier are taken out. A plurality of external output terminals for extracting the output of the analog-to-digital converter to the outside, an external signal input terminal of the analog-to-digital converter, and one end connected to the output of the operational amplifier. , "On" when testing
A first switch set to a state, and an output when a test signal having a constant voltage and a variable frequency is input to the inverting input terminal of the operational amplifier, which is connected to the other end of the first switch; A rectifying circuit for rectifying a signal, a smoothing circuit for smoothing an output signal of the rectifying circuit, and a switch for switching an input of the analog-to-digital converter to the external signal input terminal in a normal state and to an output of the smoothing circuit in a test. And a container.

【0009】また、本発明の集積回路は、さらに電圧が
一定で周波数が可変の試験信号を発生する試験信号発生
回路と、一端が前記演算増幅器の反転入力に接続され他
端が前記試験信号発生回路の出力に接続され、通常使用
時には「オフ」状態に、試験時には「オン」状態に設定
される第二の開閉器とを含むことを特徴とする。
The integrated circuit according to the present invention further comprises a test signal generating circuit for generating a test signal having a constant voltage and a variable frequency, and one end connected to the inverting input of the operational amplifier and the other end connected to the test signal generating circuit. A second switch connected to the output of the circuit and set to an "off" state during normal use and an "on" state during testing.

【0010】[0010]

【作用】演算増幅器の試験時には、第一の開閉器および
切り替え器により、演算増幅器の出力を整流回路および
平滑回路を介してアナログディジタル変換器に入力され
るように設定する。そして、演算増幅器の反転入力に、
外部からまたは内部の試験信号発生回路からの、電圧は
一定で周波数が可変の交流の試験信号を入力する。演算
増幅器からは所定の増幅度で増幅された出力信号が出力
され、整流回路で整流され平滑回路で平滑化されたアナ
ログ信号がアナログディジタル変換器に入力され、ディ
ジタル変換が行われ外部出力端子に出力される。この場
合、演算増幅器の利得は試験信号の周波数が高くなるほ
ど低下するので、アナログディジタル変換器の出力も試
験信号の周波数に依存して低くなる所定の特性となる。
When testing the operational amplifier, the output of the operational amplifier is set by the first switch and the switch so as to be input to the analog-to-digital converter via the rectifier circuit and the smoothing circuit. And to the inverting input of the operational amplifier,
An AC test signal having a constant voltage and a variable frequency is input from an external or internal test signal generation circuit. An output signal amplified at a predetermined amplification degree is output from the operational amplifier, an analog signal rectified by the rectifier circuit and smoothed by the smoothing circuit is input to the analog-to-digital converter, digital-converted, and output to an external output terminal. Is output. In this case, since the gain of the operational amplifier decreases as the frequency of the test signal increases, the output of the analog-to-digital converter also has a predetermined characteristic that decreases depending on the frequency of the test signal.

【0011】従って、このアナログディジタル変換器の
出力特性を測定、例えば、周波数を固定にしてそのとき
の出力値を観測することで、簡単に演算増幅器の試験を
行うことが可能となる。
Therefore, it is possible to easily test the operational amplifier by measuring the output characteristics of the analog / digital converter, for example, by observing the output value at a fixed frequency.

【0012】[0012]

【実施例】以下、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0013】図1は、本発明の集積回路の第一実施例の
要部を示すブロック構成図である。
FIG. 1 is a block diagram showing a main part of a first embodiment of an integrated circuit according to the present invention.

【0014】図1において、演算増幅器(OP)11には
反転入力外部端子12、非反転入力外部端子13、および出
力外部端子14が設けられ、かつ、出力は開閉器15の一端
にも接続される。開閉器15の他端は、抵抗16を通してダ
イオード17のアノード側に接続され、さらにダイオード
17のカソード側は、抵抗22と容量23との並列回路の一端
と、切り替え器24のa1側に接続される。抵抗22と容量
23との並列回路の他端は演算増幅器11の非反転入力に接
続される。切り替え器24のb側はアナログディジタル変
換器(A/D)25に接続され、アナログディジタル変換
器25の出力はCPU (中央処理装置) のソフトウェア制
御によって、あるいは試験モードで強制的に外部出力端
子26に接続される。切り替え器24が必要である理由は、
演算増幅器11がユーザに提供されている通常時は、アナ
ログディジタル変換器25も同様にユーザに提供されてい
ることを想定しているためであり、ユーザ使用時と試験
時のいずれかによって入力信号を切り替えるためであ
る。従って、切り替え器24のa2側にはユーザ使用時に
変換する信号源、一般にはアナログ入力のための信号入
力端子27が接続される。非反転入力外部端子13には外部
から基準電圧源28により基準電圧が与えられる。
In FIG. 1, an operational amplifier (OP) 11 is provided with an inverting input external terminal 12, a non-inverting input external terminal 13, and an output external terminal 14, and the output is also connected to one end of a switch 15. You. The other end of the switch 15 is connected to the anode side of a diode 17 through a resistor 16 and further connected to a diode
The cathode side of 17 is connected to one end of a parallel circuit of a resistor 22 and a capacitor 23 and to the a1 side of the switch 24. Resistance 22 and capacitance
The other end of the parallel circuit with 23 is connected to the non-inverting input of the operational amplifier 11. The b side of the switching unit 24 is connected to an analog-to-digital converter (A / D) 25, and the output of the analog-to-digital converter 25 is forcibly controlled by software of a CPU (central processing unit) or in an external output terminal in a test mode. Connected to 26. The reason why the switch 24 is necessary is that
This is because it is assumed that the analog-to-digital converter 25 is also provided to the user when the operational amplifier 11 is normally provided to the user. This is for switching. Therefore, a signal source for converting when the user uses the signal, generally a signal input terminal 27 for analog input, is connected to the a2 side of the switch 24. The non-inverting input external terminal 13 is externally supplied with a reference voltage from a reference voltage source 28.

【0015】本発明の特徴は、演算増幅器11とアナログ
ディジタル変換器25とを含む集積回路40において、演算
増幅器11の反転入力外部端子12、非反転入力外部端子13
および出力外部端子14と、アナログディジタル変換器25
の出力を外部に取り出す複数の外部出力端子26と、アナ
ログディジタル変換器25の外部信号入力端子27と、一端
が演算増幅器11の出力に接続され、通常使用時には「オ
フ」状態、試験時には「オン」状態に設定される第一の
開閉器15と、この第一の開閉器15の他端に接続され、演
算増幅器11の反転入力端子に電圧一定で周波数を可変さ
せた試験信号が入力されたときの出力信号を整流する整
流回路としての抵抗16およびダイオード17と、この整流
回路の出力信号を平滑化する平滑化回路としての抵抗22
および容量23と、アナログディジタル変換器25の入力を
通常時には外部信号入力端子27に、試験時には前記平滑
回路の出力に切り替える切り替え器24とを含むことにあ
る。
A feature of the present invention is that in an integrated circuit 40 including an operational amplifier 11 and an analog-to-digital converter 25, an inverting input external terminal 12 and a non-inverting input external terminal 13 of the operational amplifier 11 are provided.
And output external terminal 14 and analog / digital converter 25
Are connected to the output of the operational amplifier 11, and are turned off during normal use, and turned on during testing. The first switch 15 set to the state, and connected to the other end of the first switch 15, a test signal having a constant voltage and a variable frequency input to the inverting input terminal of the operational amplifier 11 was input. A resistor 16 and a diode 17 as a rectifier circuit for rectifying an output signal at the time, and a resistor 22 as a smoothing circuit for smoothing an output signal of the rectifier circuit.
And a switch 23 for switching the input of the analog-to-digital converter 25 to the external signal input terminal 27 at normal times and to the output of the smoothing circuit at the time of testing.

【0016】次に、図2に示すフローチャートを参照し
て本第一実施例の試験方法について説明する。演算増幅
器11は、通常使用時は開閉器15が「オフ」状態となっ
て、抵抗16等の試験のための回路から切り放されてい
る。従って、反転入力外部端子12と非反転入力外部端子
13と出力外部端子14の3端子ともユーザに提供されてい
る。もっとも、試験のための回路を切り放さなくてもユ
ーザからみた演算増幅器の特性が低下しない構造である
場合はこの限りでない。
Next, the test method of the first embodiment will be described with reference to the flowchart shown in FIG. During normal use, the operational amplifier 11 has the switch 15 in the “OFF” state, and is disconnected from the circuit for testing such as the resistor 16. Therefore, the inverting input external terminal 12 and the non-inverting input external terminal
The three terminals 13 and the output external terminal 14 are provided to the user. However, this does not apply to a structure in which the characteristics of the operational amplifier do not deteriorate from the viewpoint of the user even if the circuit for the test is not cut off.

【0017】演算増幅器11の試験を行う場合は、まず何
らかの手段により集積回路40を試験モードに設定し、開
閉器15を「オン」状態、切り替え器24をa1側にする。
この状態で、演算増幅器11の反転入力外部端子12と外部
出力端子14間に帰還抵抗18を、また同反転入力外部端子
12と信号入力端子19間に容量20と入力抵抗21とを直列に
それぞれ接続する。これらは集積回路40の外部に構成す
る。ここまでが、図2のフローチャートにおける初期設
定である (ステップS1)。
When testing the operational amplifier 11, first, the integrated circuit 40 is set to a test mode by some means, the switch 15 is turned on, and the switch 24 is set to the a1 side.
In this state, a feedback resistor 18 is connected between the inverting input external terminal 12 and the external output terminal 14 of the operational amplifier 11, and the inverting input external terminal
A capacitor 20 and an input resistor 21 are connected in series between 12 and the signal input terminal 19, respectively. These are configured outside the integrated circuit 40. Up to this point is the initial setting in the flowchart of FIG. 2 (step S1).

【0018】次に、外部信号入力端子19より電圧が一定
の振幅のまま、周波数を可変させた交流信号を与える
(ステップS2)。すると、その周波数が比較的低い場
合は演算増幅器11の出力外部端子14には、信号入力端子
19に与えた電圧に帰還抵抗18の抵抗値を入力抵抗21の抵
抗値で割った値を掛けた大きさの電圧に増幅される (ス
テップS3)。電圧が一定の振幅のまま、周波数を可変
させた交流信号を与える具体的手段は後述する。
Next, an AC signal having a variable frequency is supplied from the external signal input terminal 19 while the voltage is kept constant.
(Step S2). Then, when the frequency is relatively low, the output external terminal 14 of the operational amplifier 11 is connected to the signal input terminal.
The amplified voltage is amplified to a voltage obtained by multiplying the voltage given to 19 by the value obtained by dividing the resistance value of the feedback resistor 18 by the resistance value of the input resistor 21 (step S3). Specific means for providing an AC signal having a variable frequency while the voltage has a constant amplitude will be described later.

【0019】ここで得られる電圧は信号入力端子19に与
える信号と同様の交流の電圧であり、交流電圧計やオシ
ロスコープ等を用いなければその振幅値を測定すること
ができない。そこで、この電圧を「オン」状態の開閉器
15を通して接続される抵抗16とダイオード17とで構成す
る整流回路により整流し (ステップS4)、さらに抵抗
22と容量23とで構成する平滑回路で直流電圧に変換する
(ステップS5)。そして、変換された直流電圧をa1
側に設定されている切り替え器24を通して接続されたア
ナログディジタル変換器25によって逐次ディジタル値に
変換し (ステップS6)、外部出力端子26へ出力する
(ステップS7)。出力されたアナログディジタル変換
値が採集できたら信号入力端子19へ与える信号の周波数
を変更して再びステップS2からの処理を行う(ステッ
プS8、S9)。
The voltage obtained here is an AC voltage similar to the signal supplied to the signal input terminal 19, and its amplitude value cannot be measured unless an AC voltmeter or an oscilloscope is used. Therefore, this voltage is switched on
Rectification is performed by a rectifier circuit composed of a resistor 16 and a diode 17 connected through the line 15 (step S4).
Convert to DC voltage by smoothing circuit composed of 22 and capacitor 23
(Step S5). Then, the converted DC voltage is represented by a1
Is sequentially converted to a digital value by an analog-to-digital converter 25 connected through a switch 24 set on the side (step S6) and output to an external output terminal 26.
(Step S7). When the output analog-to-digital conversion values can be collected, the frequency of the signal applied to the signal input terminal 19 is changed, and the processing from step S2 is performed again (steps S8 and S9).

【0020】さて一連の動作は以上のようになるが、次
に信号入力端子19に電圧が一定の振幅のまま、周波数を
可変させた交流信号を与える具体的手段と、アナログデ
ィジタル変換器25の出力として得られるディジタル値の
データ処理について述べる。
A series of operations is as described above. Next, specific means for supplying an AC signal having a variable frequency to the signal input terminal 19 while keeping the voltage at a constant amplitude, and the analog-digital converter 25 Data processing of a digital value obtained as an output will be described.

【0021】ディジタルテスターがもつクロックジェネ
レータは一般に矩形波ではあるが、その発生するクロッ
クの振幅と周波数は比較的容易に高精度にプログラム設
定することができる。従って、振幅を固定として周波数
を可変させたクロックを与えるようにプログラムするこ
とも容易なことである。信号入力端子19に、そのプログ
ラムによって発生させた信号を与えると、演算増幅器11
の出力外部端子14には、その周波数が低い場合は先に述
べたように、信号入力端子19に与えた電圧に、帰還抵抗
18の抵抗値を入力抵抗21の抵抗値で割った値を掛けた大
きさの電圧となって現れる。しかし周波数を可変してい
くと、図4に示すような特性となり、周波数が高くなる
ほど演算増幅器11の利得が低下し、出力外部端子14に現
れる電圧が小さくなる。すると、アナログディジタル変
換器25の変換結果も当然小さい値となる。すなわち、信
号入力端子19に与える信号に対するアナログディジタル
変換器25の出力を監視することで、アナログ動作の演算
増幅器の周波数特性をディジタル処理だけによって測定
することができる。
Although the clock generator of a digital tester is generally a rectangular wave, the amplitude and frequency of the generated clock can be programmed relatively easily with high accuracy. Therefore, it is easy to program so as to give a clock with a fixed amplitude and a variable frequency. When a signal generated by the program is given to the signal input terminal 19, the operational amplifier 11
If the frequency is low, the voltage applied to the signal input terminal 19 is applied to the feedback
The voltage appears as a voltage obtained by multiplying the resistance value of 18 by the resistance value of the input resistor 21. However, as the frequency is varied, the characteristics shown in FIG. 4 are obtained. As the frequency increases, the gain of the operational amplifier 11 decreases, and the voltage appearing at the output external terminal 14 decreases. Then, the conversion result of the analog-digital converter 25 naturally has a small value. That is, by monitoring the output of the analog-to-digital converter 25 with respect to the signal supplied to the signal input terminal 19, the frequency characteristic of the operational amplifier operating in analog mode can be measured only by digital processing.

【0022】この方法で、信号入力端子19に与える試験
信号の周波数を徐々に変化させながら、各周波数におけ
るアナログディジタル変換器25の出力をデータ採集し、
図4のような特性図を作成する。図4において、横軸は
試験信号の周波数、縦軸は周波数が低い場合のアナログ
ディジタル変換器25の変換値を 100%とした利得の割合
を示す。そして、これを複数のサンプルに対し実行する
ことにより、ばらつき等の統計的特性を得る。また、量
産工程における選別時は、先の評価によって得られた特
性が要求特性に対して下限であるところの良品の特性に
注目し、そのサンプルの特定の周波数におけるアナログ
ディジタル変換値を選別規格に設定する。そして、製品
ごとにその特定の周波数の信号を与え、規格の値以上の
値のアナログディジタル変換値が得られれば、特性下限
の良品以上の利得があるということであり良品以下であ
れば利得が不十分ということであり不良品と判定する。
In this manner, while gradually changing the frequency of the test signal applied to the signal input terminal 19, the output of the analog-to-digital converter 25 at each frequency is collected as data.
A characteristic diagram as shown in FIG. 4 is created. In FIG. 4, the horizontal axis indicates the frequency of the test signal, and the vertical axis indicates the gain ratio when the converted value of the analog-to-digital converter 25 when the frequency is low is 100%. Then, by performing this for a plurality of samples, statistical characteristics such as variation are obtained. At the time of screening in the mass production process, pay attention to the characteristics of non-defective products, where the characteristics obtained by the previous evaluation are the lower limit to the required characteristics, and convert the analog-to-digital conversion value at a specific frequency of the sample to the screening standard. Set. Then, a signal of that specific frequency is given to each product, and if an analog-to-digital conversion value of a value equal to or greater than the standard value is obtained, it means that there is a gain equal to or higher than the good product with the lower limit of the characteristic. It is insufficient, and is determined to be defective.

【0023】図3は、本発明の集積回路の第二実施例の
要部を示すブロック構成図である。
FIG. 3 is a block diagram showing a main part of a second embodiment of the integrated circuit according to the present invention.

【0024】本第二実施例は、図1の第一実施例におい
て、演算増幅器11の反転入力は開閉器29の一端に接続さ
れ、開閉器29の他端は、タイマー30で発生するクロック
信号を入力として小振幅電圧の信号を生成する信号生成
回路31の出力に接続されるようにし、信号入力端子19、
容量20および入力抵抗21を省いたものである。
The second embodiment differs from the first embodiment shown in FIG. 1 in that the inverting input of the operational amplifier 11 is connected to one end of a switch 29, and the other end of the switch 29 is connected to a clock signal generated by a timer 30. Is input to the output of a signal generation circuit 31 that generates a signal of a small amplitude voltage, and a signal input terminal 19,
The capacitor 20 and the input resistor 21 are omitted.

【0025】本発明の特徴は、図3において、集積回路
40a は、図1の第一実施例に加えて、電圧が一定で周波
数が可変の試験信号を発生する試験信号発生回路として
のタイマー30および信号生成回路31と、一端が前記演算
増幅器11の反転入力に接続され他端が試験信号生成回路
31の出力に接続され、通常使用時には「オフ」状態に、
試験時には「オン」状態に設定される第二の開閉器29と
を含むことにある。
A feature of the present invention is that, in FIG.
40a is a timer 30 and a signal generation circuit 31 as a test signal generation circuit for generating a test signal having a constant voltage and a variable frequency in addition to the first embodiment of FIG. Test signal generation circuit connected to input and the other end
It is connected to the output of 31.
A second switch 29 which is set to an “ON” state during a test is included.

【0026】本第二実施例も試験時の処理フローは第一
実施例と同様であり、図2のフローチャートを用いて説
明する。
The processing flow of the second embodiment during the test is the same as that of the first embodiment, and will be described with reference to the flowchart of FIG.

【0027】始めに、第一実施例と同様に初期設定を行
う (ステップS1)。すなわち、演算増幅器11の試験を
行う場合は、まず何らかの手段により集積回路40a を試
験モードに設定し、開閉器15および29を「オン」状態、
切り替え器24をa1側にする。この状態で、演算増幅器
11の反転入力外部端子12と出力外部端子14の間に帰還抵
抗18を集積回路40a の外部に接続し、非反転入力外部端
子13には基準電圧源28を接続する。
First, initial settings are made in the same manner as in the first embodiment (step S1). That is, when testing the operational amplifier 11, first, the integrated circuit 40a is set to the test mode by some means, the switches 15 and 29 are turned on,
The switch 24 is set to the a1 side. In this state, the operational amplifier
A feedback resistor 18 is connected to the outside of the integrated circuit 40a between the inverting input external terminal 12 and the output external terminal 11, and a reference voltage source 28 is connected to the non-inverting input external terminal 13.

【0028】次に、タイマー30で周波数を、信号生成回
路31で振幅をそれぞれ設定して信号を発生させる。そし
て、信号生成回路31の出力する信号を「オン」状態の開
閉器29を通して集積回路40a の内部で演算増幅器11の反
転入力端子に入力する (ステップS2)。タイマー30
は、試験のために専用に用意するものではなく、アナロ
グディジタル変換器と同様に通常使用時はユーザに提供
される目的で搭載する周辺回路である。信号生成回路31
は電圧調整回路であり、タイマー30で設定した周波数の
小振幅電圧を発生させる。すなわち、第一実施例では演
算増幅器11の入力信号は集積回路の外部から与える方式
であったが、本第二実施例は信号発生も演算増幅器と同
一集積回路内部で生成させる方式をとるものである。こ
のようにして反転入力外部端子12に与えられた信号は、
演算増幅器11によって増幅されて出力外部端子14に現れ
る (ステップS3)。そして、これより以下の処理は第
一実施例と同じである。
Next, the frequency is set by the timer 30 and the amplitude is set by the signal generation circuit 31, respectively, to generate a signal. Then, the signal output from the signal generation circuit 31 is input to the inverting input terminal of the operational amplifier 11 inside the integrated circuit 40a through the switch 29 in the "ON" state (step S2). Timer 30
Is a peripheral circuit mounted for the purpose of being provided to the user during normal use, similarly to the analog-to-digital converter, not prepared exclusively for the test. Signal generation circuit 31
Is a voltage adjusting circuit for generating a small amplitude voltage having a frequency set by the timer 30. That is, in the first embodiment, the input signal of the operational amplifier 11 is given from the outside of the integrated circuit. However, in the second embodiment, the signal is also generated in the same integrated circuit as the operational amplifier. is there. The signal given to the inverting input external terminal 12 in this way is
The signal is amplified by the operational amplifier 11 and appears at the output external terminal 14 (step S3). The subsequent processing is the same as in the first embodiment.

【0029】本第二実施例は、第一実施例と比較して、
信号生成回路とその接続のための手段が増えるが、集積
回路の外部に接続する部品の数を減らすことができる。
また、ディジタルテスターから供給する信号の周波数を
設定するためのプログラムをなくすことができる利点が
ある。
The second embodiment is different from the first embodiment in that
Although the number of signal generation circuits and the means for connecting them are increased, the number of components connected to the outside of the integrated circuit can be reduced.
Another advantage is that a program for setting the frequency of the signal supplied from the digital tester can be eliminated.

【0030】[0030]

【発明の効果】以上説明したように、本発明は、同一チ
ップ上のアナログディジタル変換器を用いて行うので、
アナログ動作の演算増幅器の周波数特性試験を、ディジ
タルテスターのみを用いてあるいは内部で試験信号を発
生させてディジタルの試験のごとく実施できる。従っ
て、お金と時間をかけてディジタルテスターによるディ
ジタル部の試験と、アナログテスターによる演算増幅器
の試験の2回に分けて実施していた試験を、ディジタル
テスターによる1回の試験で済ませることができるよう
になり、大きなコストダウンにつながる。もし、演算増
幅器のアナログテスターによる試験を簡略化して、ディ
ジタルテスターによる試験のみを実施していたという場
合は、アナログ試験項目を追加でき、およそ同一の費用
で、より厳密な試験ができ、より高品質の集積回路を提
供することができる。
As described above, the present invention is performed using an analog-to-digital converter on the same chip.
The frequency characteristic test of an operational amplifier operating in analog mode can be performed using only a digital tester or by generating a test signal internally, like a digital test. Therefore, it is possible to use a digital tester to perform a single test using a digital tester, which is a two-time test that requires a lot of time and money. , Leading to significant cost reduction. If the test of the operational amplifier with the analog tester was simplified and only the test with the digital tester was performed, the analog test items could be added, and at the same cost, more rigorous tests could be performed. A high quality integrated circuit can be provided.

【0031】従って、本発明によれば、新規に設備投資
によってアナログとディジタルの兼用テスターを導入す
る必要も無くなり、しかもそれを従来から集積回路に搭
載している周辺回路とダイオード等のわずかの部品の追
加によって実現でき、その効果は大である。
Therefore, according to the present invention, it is not necessary to newly introduce a combined analog and digital tester by capital investment, and furthermore, a small number of components such as a peripheral circuit and a diode which are conventionally mounted on an integrated circuit. Can be realized, and the effect is great.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第一実施例の要部を示すブロック構
成図。
FIG. 1 is a block diagram showing a main part of a first embodiment of the present invention.

【図2】 その試験時の処理フローを示すフローチャー
ト。
FIG. 2 is a flowchart showing a processing flow at the time of the test.

【図3】 本発明の第二実施例の要部を示すブロック構
成図。
FIG. 3 is a block diagram showing a main part of a second embodiment of the present invention.

【図4】 演算増幅器へ入力される試験信号の周波数に
対するアナログディジタル変換器の出力値の特性図。
FIG. 4 is a characteristic diagram of an output value of an analog-to-digital converter with respect to a frequency of a test signal input to an operational amplifier.

【符号の説明】[Explanation of symbols]

11 演算増幅器(OP) 12 (演算増幅器の)反転入力外部端子 13 (演算増幅器の)非反転入力外部端子 14 (演算増幅器の)出力外部端子 15、29 開閉器 16、22 抵抗 17 ダイオード 18 帰還抵抗 19 信号入力端子 20、23 容量 21 入力抵抗 24 切り替え器 25 アナログディジタル変換器(A/D) 26 外部出力端子 27 外部信号入力端子 28 基準電圧源 30 タイマー 31 信号生成回路 40、40a 集積回路 S1〜S9 ステップ 11 Operational amplifier (OP) 12 Inverting input external terminal (of operational amplifier) 13 Non-inverting input external terminal (of operational amplifier) 14 Output external terminal (of operational amplifier) 15, 29 Switch 16, 22 Resistance 17 Diode 18 Feedback resistance 19 Signal input terminal 20, 23 Capacitance 21 Input resistance 24 Switcher 25 Analog / digital converter (A / D) 26 External output terminal 27 External signal input terminal 28 Reference voltage source 30 Timer 31 Signal generation circuit 40, 40a Integrated circuit S1 S9 step

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03M 1/00 - 1/88 H03F 1/00 - 3/72 G01R 31/28 - 31/30 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H03M 1/00-1/88 H03F 1/00-3/72 G01R 31/28-31/30

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 演算増幅器と、アナログディジタル変換
器とを含む集積回路において、前記演算増幅器の反転入
力、非反転入力および出力をそれぞれ外部に取り出す外
部端子と、前記アナログディジタル変換器の出力を外部
に取り出す複数の外部出力端子と、前記アナログディジ
タル変換器の外部信号入力端子と、一端が前記演算増幅
器の出力に接続され、通常使用時には「オフ」状態、試
験時には「オン」状態に設定される第一の開閉器と、こ
の第一の開閉器の他端に接続され、前記演算増幅器の反
転入力端子に電圧一定で周波数を可変させた試験信号が
入力されたときの出力信号を整流する整流回路と、この
整流回路の出力信号を平滑化する平滑化回路と、前記ア
ナログディジタル変換器の入力を通常時には前記外部信
号入力端子に、試験時には前記平滑回路の出力に切り替
える切り替え器とを含むことを特徴とする集積回路。
1. An integrated circuit including an operational amplifier and an analog-to-digital converter, an external terminal for taking out an inverting input, a non-inverting input, and an output of the operational amplifier, respectively, and an output of the analog-to-digital converter. A plurality of external output terminals, an external signal input terminal of the analog-to-digital converter, and one end connected to the output of the operational amplifier, which are set to an "off" state during normal use and an "on" state during a test. A first switch, connected to the other end of the first switch, and a rectifier for rectifying an output signal when a test signal having a constant voltage and a variable frequency is input to the inverting input terminal of the operational amplifier; A circuit, a smoothing circuit for smoothing an output signal of the rectifier circuit, and an input of the analog-to-digital converter which is normally connected to the external signal input terminal. An integrated circuit, which sometimes includes a switch for switching to an output of the smoothing circuit.
【請求項2】 請求項1に記載の集積回路において、電
圧が一定で周波数が可変の試験信号を発生する試験信号
発生回路と、一端が前記演算増幅器の反転入力に接続さ
れ他端が前記試験信号発生回路の出力に接続され、通常
使用時には「オフ」状態に、試験時には「オン」状態に
設定される第二の開閉器とを含むことを特徴とする集積
回路。
2. The integrated circuit according to claim 1, wherein a test signal generating circuit for generating a test signal having a constant voltage and a variable frequency, and one end connected to an inverting input of the operational amplifier and the other end connected to the test circuit. An integrated circuit, comprising: a second switch connected to an output of the signal generation circuit and set to an “OFF” state during normal use and an “ON” state during a test.
JP3106776A 1991-04-10 1991-04-10 Integrated circuit Expired - Fee Related JP2959174B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3106776A JP2959174B2 (en) 1991-04-10 1991-04-10 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3106776A JP2959174B2 (en) 1991-04-10 1991-04-10 Integrated circuit

Publications (2)

Publication Number Publication Date
JPH04312019A JPH04312019A (en) 1992-11-04
JP2959174B2 true JP2959174B2 (en) 1999-10-06

Family

ID=14442309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3106776A Expired - Fee Related JP2959174B2 (en) 1991-04-10 1991-04-10 Integrated circuit

Country Status (1)

Country Link
JP (1) JP2959174B2 (en)

Also Published As

Publication number Publication date
JPH04312019A (en) 1992-11-04

Similar Documents

Publication Publication Date Title
JP2577495B2 (en) Semiconductor evaluation circuit
US6445208B1 (en) Power source current measurement unit for semiconductor test system
JPH10221415A (en) Electric signal evaluation method
US5959463A (en) Semiconductor test apparatus for measuring power supply current of semiconductor device
JP2006215036A (en) Digital test device for testing analog semiconductor device
JPS5828665A (en) Watthour meter
US20090326844A1 (en) Circuit testing apparatus
JP2959174B2 (en) Integrated circuit
US5059893A (en) Ac evaluation equipment for an ic tester
US5020010A (en) Method for preparing and evaluating measurement specificatons for an electronic circuit
US5020009A (en) Method and apparatus for preparing measurement specifications of electronic circuits
US5398197A (en) Method of creating debug specification and test program creating specification
US20230135496A1 (en) Test method and system
JPH0766031B2 (en) Inspection equipment
JPH0296672A (en) Inspection of integrated circuit
JPH1174789A (en) A/d converter measuring device
JPH01129174A (en) Integrated circuit testing apparatus
JPH08160100A (en) Semiconductor tester
JP2001153915A (en) Ic tester, and testing method for ic
JPH05160730A (en) Semiconductor test equipment
CN117491842A (en) Method for optimizing DC parameter accuracy and shortening test time
SU1420558A1 (en) Method of rejecting potentially unstable digital integrated microcircuits
JPS62237367A (en) Measuring instrument for logic circuit with high impedance function element
JPH0399279A (en) Simple type automatic distortion factor meter
JPH06222107A (en) Maximum hysteresis error measuring method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees