JPH0254186A - Inspecting method of circuit board - Google Patents

Inspecting method of circuit board

Info

Publication number
JPH0254186A
JPH0254186A JP63205320A JP20532088A JPH0254186A JP H0254186 A JPH0254186 A JP H0254186A JP 63205320 A JP63205320 A JP 63205320A JP 20532088 A JP20532088 A JP 20532088A JP H0254186 A JPH0254186 A JP H0254186A
Authority
JP
Japan
Prior art keywords
impedance
value
board
measurement
tolerance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63205320A
Other languages
Japanese (ja)
Other versions
JPH0758314B2 (en
Inventor
Hideaki Minami
秀明 南
Hideaki Wakamatsu
英彰 若松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP63205320A priority Critical patent/JPH0758314B2/en
Publication of JPH0254186A publication Critical patent/JPH0254186A/en
Publication of JPH0758314B2 publication Critical patent/JPH0758314B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To prevent false determination and to make inspection highly precise by a method wherein a measuring error based on a quantization error is added automatically to a tolerance for the irregularity of an impedance to be measured, in accordance with the magnitude of digitally-converted data. CONSTITUTION:A one-cycle alternating-current signal 1 for measurement is given to each measuring point of a circuit board 3 of good quality, an imped ance corresponding to a current flowing for each of positive and negative half waves thereof is measured 20, and mean values ZSAmu and ZSBmu of the impedance are adopted as reference impedances at the measuring point. Mean square values sigmaSA and sigmaSB of the mean values ZSAmu and ZSBmu and the measured data on the impedance are calculated, and values alpha1A = 3sigmaSA + ZSAmu X 2% and alpha1B = 3sigmaSB + ZSBmu X 2%, for instance, are set as tolerances for the irregularity of the test board 3. Moreover, a variable rho relating to a value of digitally- converted data is calculated for the positive and negative half waves, a value alpha2 = Zmu X k3rho (k3 is a constant) is added to a value alpha1 automatically as a measuring error accompanying the quantization of A/D converters 18 and 19, and a value thus obtained is taken as a tolerance for determination of the quality of the board 3.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子部品等が実装された回路基板の良否を
検査する回路基板検査方法に係り、特に、測定用交流信
号の正の半波と負の半波に対して異なったインピーダン
スを有する素子等が装着された回路基板に好適な検査方
法に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a circuit board inspection method for inspecting the quality of a circuit board on which electronic components, etc. are mounted. The present invention relates to a testing method suitable for a circuit board on which elements having different impedances for negative half-waves and the like are mounted.

〔従 来 例〕[Conventional example]

電子部品等が実装された回路基板の検査にインサーキッ
トテスタと称される回路基板検査装置が利用されるよう
になってきた。
BACKGROUND ART Circuit board testing devices called in-circuit testers have come to be used to test circuit boards on which electronic components and the like are mounted.

第7図にその一例が示されているが、例えば信号源1か
ら所定周波数の測定用交流電圧を発し、増幅器2を介し
て被検査回路基板(以下、「テスト基板」と言う、)3
に加えると、同基板3にはそのインピーダンスZxの大
きさに逆比例した電流が流れる。この電流は例えば電流
検出器4に取り込まれて検出され、ここで電圧に変換さ
れたのちA/Dコンバータ5にてディジタル変換され測
定部6に加えられる。測定部6はこの変換データを利用
して1七テスト基板3のインピーダンス2Xを演算によ
り求め、あらかじめメモリに記憶させておいた基準値Z
、と比較する。この場合、下記の式で示されるように所
定の許容差±α内に入っていれば良、許容差外であれば
不良と判定し、判定結果は表示器7などへ表示するよう
になっている。
An example of this is shown in FIG. 7. For example, a signal source 1 emits a measuring AC voltage of a predetermined frequency, and a circuit board to be inspected (hereinafter referred to as "test board") 3 is transmitted via an amplifier 2.
In addition, a current flows through the substrate 3 that is inversely proportional to the magnitude of its impedance Zx. This current is taken in and detected by, for example, a current detector 4, converted into a voltage there, and then digitally converted by an A/D converter 5 and applied to a measuring section 6. The measurement unit 6 calculates the impedance 2X of the test board 3 using this conversion data, and calculates the impedance 2X of the test board 3 using the reference value Z stored in the memory in advance.
, compared with. In this case, as shown in the formula below, if it is within a predetermined tolerance ±α, it is determined to be good, and if it is outside the tolerance, it is determined to be defective, and the determination result is displayed on the display 7 etc. There is.

「良」の判定  Zs−α≦ZX≦ZS+α「不良」の
判定 Zx<Zs−α 又は Zx>Zs+α 〔発明が解決しようとする課題〕 この従来の基板検査における良否判定方法は単純である
という利点を有している。ところで、ディジタル測定系
を備えた回路基板検査装置においてはよく知られている
ように、例えばA−D変換の際アナログ入力電圧にIL
SB相当の電圧変化があってもディジタルデータは変化
しないという不感幅があり、いわゆる量子化誤差が生じ
る。
Judgment of "good" Zs-α≦ZX≦ZS+α Judgment of "defective"Zx<Zs-α or Zx>Zs+α [Problem to be solved by the invention] The advantage of this conventional pass/fail judgment method in board inspection is that it is simple. have. By the way, as is well known in circuit board inspection equipment equipped with a digital measurement system, for example, during A-D conversion, IL is applied to the analog input voltage.
There is a dead margin in which the digital data does not change even if there is a voltage change equivalent to SB, and a so-called quantization error occurs.

この場合、テスト基板に流れる電流が比較的大きい値で
あればA/Dコンバータの入力電圧も大きいからそれほ
ど問題とはならないが、流れる電流が小さくなるとA/
Dコンバータの入力電圧に占める不感幅電圧の割合が大
きくなって測定誤差が増大し無視できなくなる。しかし
ながら、従来の基板検査においてはこの点について必ず
しも考慮されていないため、例えばZ、の値は2.±α
の範囲に入っていても測定値としては量子化誤差に基づ
く測定誤差が加わわってその範囲を逸脱し、「良」をr
不良」と誤判定することがある。
In this case, if the current flowing through the test board is relatively large, the input voltage of the A/D converter is also large, so it is not a big problem, but if the current flowing through the test board is small, the A/D
The ratio of the dead width voltage to the input voltage of the D converter increases, and measurement errors increase and cannot be ignored. However, in conventional board inspections, this point is not necessarily taken into account, so the value of Z, for example, is 2. ±α
Even if it is within the range, the measurement error due to quantization error will be added to the measured value and it will deviate from the range, making it difficult to say "good".
It may be incorrectly determined that the product is defective.

この発明は上記の事情に鑑みなされたもので。This invention was made in view of the above circumstances.

その目的は、被測定インピーダンスZX本来のばらつき
に対する許容差に上記量子化誤差に基づく測定誤差分を
ディジタル変換されたデータの大きさに応じて自動的に
加算し、誤判定を防止するようにした高精度の回路基板
検査方法を提供することにある。
The purpose of this is to automatically add the measurement error based on the quantization error to the tolerance for the original variation in the impedance to be measured ZX according to the size of the digitally converted data, thereby preventing misjudgments. An object of the present invention is to provide a highly accurate circuit board inspection method.

〔課題を解決するための手段〕[Means to solve the problem]

この発明の実施例が示されている第1図を参照すると、
上記の課題を解決するため次に示すイないしハの手段を
備えている。
Referring to FIG. 1, an embodiment of the invention is shown.
In order to solve the above problems, the following means A to C are provided.

イ0例えばあらかじめ良品と確認されているn個の回路
基板について信号源から1つの測定点ごとに1サイクル
の測定用交流電圧を加え、十の半波期間と−の半波期間
に流れる電流の平均値をそれぞれ測定して十半波期間及
び−半波期間の電流平均値に対応するインピーダンス2
μS^及びZμssを求め、この値を当該測定点におけ
る基準インピーダンスZsA及びzsmとして保持する
基準データメモリ20c及び測定データメモリ20d。
For example, one cycle of measurement AC voltage is applied from a signal source to each measurement point on n circuit boards that have been confirmed to be good in advance, and the current flowing during the ten half-wave period and the negative half-wave period is measured. Impedance 2 corresponding to the current average value during the 10-half wave period and the -half wave period by measuring the average value, respectively.
A reference data memory 20c and a measurement data memory 20d that determine μS^ and Zμss and hold these values as reference impedances ZsA and zsm at the measurement points.

口、上記各測定点の十半波期間及び−半波期間における
電流データとその平均値とからそれぞれ自乗平均値σを
求め、例えばこの自乗平均値σに基づいて十半波期間及
び−半波期間における被測定インピーダンスZXA及び
Z811のばらつきに対する許容差α0.、α11Iを
設定するとともに、上記インピーダンスZ、の量子化に
伴う測定誤差、すなわちリーディング誤差分としては例
えばZ、の測定値のディジタル変換データの大きさに関
連する許容差α2^、α2+1を設定する許容差設定手
段20a。
First, calculate the root mean square value σ from the current data and the average value in the ten and a half wave period and the -half wave period at each of the above measurement points, and for example, calculate the ten half wave period and the -half wave based on this root mean square value σ. Tolerance α0 for variations in impedances to be measured ZXA and Z811 during the period. , α11I are set, and as a measurement error due to quantization of the impedance Z, that is, a reading error, for example, tolerances α2^ and α2+1 related to the magnitude of digital conversion data of the measured value of Z are set. Tolerance setting means 20a.

ハ9例えば十半波期間及び−半波期間のインピーダンス
測定に上記ばらつきの許容差α、とリーディング誤差α
2を自動的に加算し、次の式によりインピーダンス比較
を行ってテスト基板3の良否を判定する比較手段20b
C9 For example, in the impedance measurement during the ten-half wave period and the -half wave period, the above-mentioned variation tolerance α and reading error α
Comparing means 20b automatically adds 2 and performs impedance comparison according to the following formula to determine the quality of the test board 3.
.

(判 定 式) %式% 上記の手段を備えることにより、インピーダンス測定値
に量子化による測定誤差が含まれていてもテスト基板の
良否は正しく判定される。
(Judgment formula) % formula % By providing the above means, the quality of the test board can be correctly determined even if the impedance measurement value includes a measurement error due to quantization.

〔実 施 例〕〔Example〕

この実施例においては、まず、あらかじめ良品と確認さ
れている複数の基板を測定してそのデータを収集し、次
にそれと同一方法でテスト基板を測定したのち両者のデ
ータを比較して良否判定を行うようになっている。
In this example, first, multiple boards that have been previously confirmed to be good are measured and their data is collected, then a test board is measured using the same method, and the data from both are compared to determine pass/fail. It is supposed to be done.

上記第1図と併せて第2図を参照すると、例えば信号源
11から第2図(イ)に示されるような1サイクルの測
定用交流電圧が発せられ、増幅器12を介して良品基板
3に加えられる。これにより、同基板3にはそのインピ
ーダンスZ8の大きさに逆比例した電流が流れる。この
場合、基板3にダイオードなどが装着されていると測定
用交流電圧の正の半波に対しては低インピーダンスで、
負の半波に対しては高インピーダンスとなるから流れる
電流は第2図(ロ)のようになる。この電流は例えば電
流/電圧変換器13にて検出されたのち第2図(ハ)に
示されるように所定の利得で電圧に変換され、スイッチ
14へ加えられる。
Referring to FIG. 2 in conjunction with FIG. 1 above, for example, one cycle of measurement AC voltage as shown in FIG. Added. As a result, a current flows through the substrate 3 in inverse proportion to the magnitude of the impedance Z8. In this case, if a diode or the like is installed on the board 3, it will have a low impedance for the positive half wave of the AC voltage for measurement.
For negative half-waves, the impedance is high, so the current that flows is as shown in Figure 2 (b). This current is detected by a current/voltage converter 13, for example, and then converted into a voltage with a predetermined gain as shown in FIG. 2(c), and applied to a switch 14.

この実施例においては、上記信号源11と電流/電圧変
換器13の動作は例えば測定部20により制御され、信
号源11は所定周波数の交流電圧を上記したように1サ
イクル送出する。また、電流/電圧変換器13は基板に
流れる正方向の電流と負方向の電流を検出し、一定の利
得でそれぞれ正又は負の同一極性の電圧に変換するよう
になっている。なお、切換制御器15は例えば信号源1
1から発せられる測定用交流電圧の正の半波と負の半波
をそれぞれ方形波電圧に波形整形し、その出力で上記ス
イッチ14を第2図(ニ)に示されるように正の半波期
間は接点A側に駆動し、負の半波期間は接点B側へ駆動
するようになっている。
In this embodiment, the operations of the signal source 11 and the current/voltage converter 13 are controlled, for example, by the measuring section 20, and the signal source 11 sends out an alternating current voltage of a predetermined frequency for one cycle as described above. Further, the current/voltage converter 13 detects a positive current and a negative current flowing through the substrate, and converts them into positive or negative voltages of the same polarity with a constant gain. Note that the switching controller 15 is configured to switch between signal sources 1 and 1, for example.
The positive half wave and negative half wave of the AC voltage for measurement emitted from 1 are waveform-shaped into square wave voltages, respectively, and the output of the waveform is used to turn the switch 14 into a positive half wave as shown in FIG. 2 (d). During the period, the contact is driven toward the A side, and during the negative half-wave period, the contact is driven toward the B side.

これにより、上記基板3に流れた電流の一方の半波期間
O〜πにおける変換電圧は例えば第2図(ホ)に示され
るように積分器16により積分され、他方の半波期間π
〜2πにおける変換電圧は同図(へ)に示されるように
積分器17にて積分される。
As a result, the converted voltage during one half-wave period O to π of the current flowing through the substrate 3 is integrated by the integrator 16 as shown in FIG.
The converted voltage at ~2π is integrated by an integrator 17 as shown in FIG.

これら良品基板の積分電圧をVS^*V8Bとすると、
この2つの積分電圧は同図(ト)及び(チ)に示される
ようにそれぞれA/Dコンバータ18及び19にてディ
ジタル変換され、測定部20に送られる。測定部20は
これらの積分電圧データにより測定用交流電圧の正、負
の各半波に対する良品基板の中心インピーダンスZSA
μ及びZSaμを演算するとともに、テスト基板のイン
ピーダンスのばらつきに対する許容差α、^、α1Bを
例えば許容差設定手段20aにて求め、それと同時的に
量子化誤差による許容差加算分α2^、α2Bをとり終
わると、テスト基板3について上記と同一方法により正
の半波と負の半波におけるインピーダンスZXA+ Z
XBが測定され、式(la) 、 (Lb)によりデー
タの比較が行われたのち、良、不良の判定結果や測定デ
ータが記録・表示部21に送られて表示、記録される。
If the integrated voltage of these good boards is VS^*V8B, then
These two integrated voltages are digitally converted by A/D converters 18 and 19, respectively, as shown in FIGS. The measurement unit 20 uses these integrated voltage data to determine the center impedance ZSA of the good board for each positive and negative half-wave of the AC voltage for measurement.
In addition to calculating μ and ZSaμ, the tolerances α, ^, α1B for impedance variations of the test board are determined, for example, by the tolerance setting means 20a, and at the same time, the tolerance additions α2^, α2B due to quantization errors are calculated. When the test board 3 is finished, the impedance ZXA+ Z at the positive half wave and negative half wave is determined using the same method as above.
After the XB is measured and the data are compared using equations (la) and (Lb), the results of judgment of good or bad and the measurement data are sent to the recording/display section 21 to be displayed and recorded.

この場合、式(la)、 (lb)におけるインピーダ
ンスのばらつきに対する許容差α1と量子化に伴う測定
誤差の加算値α、は、例えば次の式%式%(2) にて求めるようになっている。なお、上式中k l l
k g −k 3は定数で、ρは正、負各半波のディジ
タル変換データの大きさに関連する変数である。
In this case, the tolerance α1 for impedance variations in equations (la) and (lb) and the addition value α of measurement error due to quantization are calculated using, for example, the following equation (%). There is. In addition, in the above formula, k l l
k g −k 3 is a constant, and ρ is a variable related to the magnitude of digitally converted data of each positive and negative half wave.

以下、上記α1.α、の求め方について説明する。Hereinafter, the above α1. We will explain how to find α.

いま、NピクトのA/Dコンバータにてフルスケール入
力電圧vpsをディジタル変換すると2N個のディジタ
ルデータが得られる。この場合、隣り合うデータ間では
最小ビットすなわちLSHに1デイジツトの大きさの差
がある。この大きさの差をアナログ入力電圧ΔVに換算
するとよく知られているように、 ΔV = V ps X 2 ’          
−−(4)で表され、フルスケール入力電圧■F8と変
換ビット数Nで定まる一定値となる。
Now, when the full-scale input voltage vps is digitally converted by an A/D converter of N pictographs, 2N pieces of digital data are obtained. In this case, there is a one-digit difference in the minimum bit, or LSH, between adjacent data. When converting this magnitude difference into an analog input voltage ΔV, as is well known, ΔV = V ps X 2'
--(4), and is a constant value determined by the full-scale input voltage ■F8 and the number of conversion bits N.

したがって、A/Dコンバータに入力する被変換アナロ
グ電圧がΔV以下の範囲で変化してもそのディジタルデ
ータは変わらず、この電圧ΔVがA/Dコンバータの不
感幅となる。上記2−Nは一般にA/Dコンバータの分
解能と言われ、また、ディジタルデータが不感幅電圧Δ
Vの中央値と一致するように調整された理想的なA/D
コンバータでは、±ΔV/2に対応する±ILSB/2
が量子化誤差と称されている。
Therefore, even if the converted analog voltage input to the A/D converter changes within a range of ΔV or less, the digital data does not change, and this voltage ΔV becomes the dead width of the A/D converter. The above 2-N is generally called the resolution of the A/D converter, and the digital data is the dead width voltage Δ
Ideal A/D adjusted to match the median value of V
In the converter, ±ILSB/2 corresponding to ±ΔV/2
is called the quantization error.

ここで、第3図に示されるように上記フルスケ−ルミ圧
vpsより低い電圧をV8Aμ、そのディジタル変換デ
ータを08Aとすると、この電圧VIAμを含む幅ΔV
内の他の電圧VSAI VIIA’等も同様にデータI
)sAに変換されることになる。
Here, as shown in FIG. 3, if the voltage lower than the full-scale voltage vps is V8Aμ and its digital conversion data is 08A, then the width ΔV including this voltage VIAμ is
Similarly, other voltages VSAI VIIA', etc. in data I
) will be converted to sA.

よって、電圧V8Aμe Vl!lAt V8A tΔ
vに対応するインピーダンスの真値をそれぞれI)sA
μ。
Therefore, the voltage V8Aμe Vl! lAt V8A tΔ
The true value of the impedance corresponding to v is I) sA
μ.

D8A、D8A’ *ΔDAとすると、108^−D$
A′l≦ΔD^ の範囲では当然のことながら DsA=DsA′=Ds八μと測定され、量子へ誤差が
生じる。
D8A, D8A' *If ΔDA, 108^-D$
In the range of A'l≦ΔD^, it is a matter of course that the measurement is DsA=DsA'=Ds8μ, and an error occurs in the quantum.

よって、ディジタルデータ化に基づくリーディング誤差
、すなわちデータ読み取り値に対する量子化誤差の割合
をε^とすると、 i A: D8A −D$Aμ/DsAμ又は (A=IDsA −DSAμl/DIIAμであり、こ
れをアナログ電圧で表すと I A= 1VsAVs^μl / VsxJA又は 5、W  VsA  −VIIAμ /VIAμとなる
Therefore, if the reading error based on digital data conversion, that is, the ratio of the quantization error to the data read value is ε^, then i A: D8A − D$Aμ/DsAμ or (A=IDsA − DSAμl/DIIAμ, which is When expressed as an analog voltage, IA=1VsAVs^μl/VsxJA or 5, WVsA−VIIAμ/VIAμ.

最大誤差は上式右辺の分子がΔ■に等しくなった場合で
あるから、一般には EA=ΔV / VsAμ・” ”’ (5)となる、
この場合、右辺の分子ΔVは式(4)の説明で述べたよ
うに一定値であるから、リーディング誤差を小さくする
ためには分母のV、Aμを大きくすればよい。
The maximum error occurs when the numerator on the right side of the above equation is equal to Δ■, so in general, EA=ΔV / VsAμ・” ”’ (5)
In this case, the numerator ΔV on the right side is a constant value as described in the explanation of equation (4), so in order to reduce the reading error, the denominators V and Aμ may be increased.

式(5)に式(4)を代入して書き変えると。Substituting equation (4) into equation (5) and rewriting it.

i A= Vpg X 2−N/ VSA uここで、
VFgはフルケース入力電圧であるから、NビットA/
Dコンバータの変換データ、では2Nに対応する。また
、vsAμは同様にDsAμに対応するから、上式を i 、: 2’X 2−N/ DgAJ’      
・、、、、151)と置き換えることができる。
i A= Vpg X 2-N/ VSA uwhere,
Since VFg is the full case input voltage, N bits A/
The conversion data of the D converter corresponds to 2N. Also, since vsAμ similarly corresponds to DsAμ, the above formula can be written as i: 2'X 2-N/DgAJ'
, , , , 151).

したがって、リーディング誤差ε^を例えば1%以内と
すると上式のεえ=0.01とおいてD11A/J=1
00(01100100)が得られ、A/Dコンバータ
の入力電圧(K)はこれを満足するように設定すればよ
いことになる。
Therefore, if the reading error ε^ is, for example, within 1%, then D11A/J=1 when εe=0.01 in the above equation.
00 (01100100) is obtained, and the input voltage (K) of the A/D converter can be set to satisfy this.

この実施例においては例えば測定部20がA/Dコンバ
ータ18の変換データ(第2図(ト))を監視し、その
入力すなわち積分1918の出力(第2図(ホ))が上
記にとなるように電流/電圧変換器13の利得を制御し
て固定するようになっている。
In this embodiment, for example, the measurement section 20 monitors the conversion data (FIG. 2 (G)) of the A/D converter 18, and its input, that is, the output of the integral 1918 (FIG. 2 (E)) is as shown above. The gain of the current/voltage converter 13 is controlled and fixed in this manner.

第4図(イ)には、あらかじめ良品として確認されてい
るn個の基板の同一測定点を仮りにアナログで測定した
として、その半波期間O〜πにおける積分電圧vsAi
の平均値Vs^μを例えば(i=1.2.  ・・・n
) により求め、この平均値に対する各積分電圧の分布をプ
ロットした場合の例が示されている。ただし、同図の横
軸はアナログの電圧、縦軸は測定データ数(基板数)を
表すものとする。ここで、nを適当な大きさにするとデ
ータ数の分布状態は例えば実線で示されるように平均値
V、八μに対して左右対称の正規分布に近似する。
Figure 4 (a) shows the integrated voltage vs Ai during the half-wave period O to
For example, the average value Vs^μ of (i=1.2....n
), and the distribution of each integrated voltage is plotted against this average value. However, in the figure, the horizontal axis represents analog voltage, and the vertical axis represents the number of measurement data (number of boards). Here, if n is set to an appropriate size, the distribution state of the number of data approximates a normal distribution that is bilaterally symmetrical with respect to the average value V, 8μ, as shown by the solid line, for example.

よって、その自乗平均値σS^を から求めると、供試基板数nの99%強が±3σS^の
範囲内に入り、この範囲から外れる数はよく知られてい
るように1%以下となる。
Therefore, if we calculate the root mean square value σS^ from, over 99% of the number n of test boards falls within the range of ±3σS^, and as is well known, the number that falls outside this range is less than 1%. .

この場合、供試基板にはすべて良品が用いられているの
で、±3びわから外れた1%以下の数も良品として判定
する必要がある。
In this case, since all the test boards used are non-defective products, it is necessary to judge the number of 1% or less outside the range of ±3 deviations as non-defective products.

ここで、各アナログ電圧データV3Aiをビット数の極
めて大きいA/Dコンバータでディジタル変換し、量子
化による測定誤差が無視できるようにしてインピーダン
スを求めると、例えば第5図の(イ)の実線で示される
ように上記第4図(イ)と相似のインピーダンス分布図
が得られる。しかし、実際には8ビツトのA/Dコンバ
ータを用い、1%の量子化に伴う測定誤差、すなわちリ
ーディング誤差を許すことにしているから、インピーダ
ンスZsAiに対応するディジタル変換データの読み値
DsAiの分布は同図の点線で示されるようになる。
Here, if each analog voltage data V3Ai is converted into digital data by an A/D converter with an extremely large number of bits, and the impedance is determined by making the measurement error due to quantization negligible, for example, the solid line in (a) in Figure 5 As shown, an impedance distribution diagram similar to that shown in FIG. 4(a) above is obtained. However, in reality, an 8-bit A/D converter is used and a 1% measurement error due to quantization, that is, a reading error, is allowed, so the distribution of the reading value DsAi of the digital conversion data corresponding to the impedance ZsAi is shown by the dotted line in the figure.

そこでこの実施例においては測定誤差等も考慮し、例え
ば式(2)のに□を3、k3を2%とおき、リーディン
グ誤差を無視できるとすると、となるから a L = 3 a 8A + 0.02 Z SAμ
[Ω]・・・−(2a)又は αz=(3ffaA/ ZsAμ+0.02)X100
[%]  ・(2b)に設定されている。
Therefore, in this embodiment, measurement errors are taken into account, and if, for example, □ is set to 3 and k3 is set to 2% in equation (2), and the reading error can be ignored, then a L = 3 a 8A + 0 .02 Z SAμ
[Ω]...-(2a) or αz=(3ffaA/ZsAμ+0.02)X100
[%] - Set to (2b).

次に、量子化に伴う測定誤差、すなわちリーディング誤
差に対する許容差への加算分α2について説明する。上
記第2図に示されるように、例えばダイオードにプラス
の電圧を加えたときとマイナスの電圧を加えたときとで
は、そのインピーダンスが著しく異なる。いま、十半波
側のディジタル変換データ(同図(ト))がほぼ100
カウント(01100100)となるように第1図の電
流/電圧変換器13の利得を制御すると、−半波側のデ
ィジタル変換データ(第2図(チ))は100カウント
をかなり下回る値となり、したがって、そのリーディン
グ誤差は大きくなる。
Next, the measurement error due to quantization, that is, the addition α2 to the tolerance for the reading error will be explained. As shown in FIG. 2 above, for example, when a positive voltage is applied to a diode and when a negative voltage is applied to the diode, its impedance is significantly different. Currently, the digital conversion data on the half-wave side (Figure (G)) is approximately 100.
When the gain of the current/voltage converter 13 in Fig. 1 is controlled so that the count becomes (01100100), the digital conversion data on the -half wave side (Fig. 2 (H)) becomes a value considerably lower than 100 counts, and therefore, , the reading error becomes large.

一半波側のインピーダンスのばらつきが正規分布とみな
せる場合、その分布は例えば第4図(ロ)のようにプロ
ットできる。しかし、このような分布特性を有する電圧
のディジタル変換したデータをプロットすると、変換デ
ータ値が大きい場合には第5図(ロ)の実線のようにな
るが、データ値が小さい場合にはリーディング誤差の影
響により同図の点線で示されるようにばらつきが大きく
なる。
If the impedance variation on the one-half wave side can be regarded as a normal distribution, the distribution can be plotted, for example, as shown in FIG. 4 (b). However, when digitally converted data of voltage having such distribution characteristics is plotted, if the converted data value is large, it will look like the solid line in Figure 5 (b), but if the data value is small, a reading error will occur. Due to the influence of

このばらつきの増加は、本来、上記α1の計算時にα1
に取り込まれるべきものであるが、良品基板のサンプル
数nが小さいときなどでは必ずしもすべて吸収しきれず
、無視できなくなる。
This increase in variation is originally caused by α1 when calculating α1 above.
However, when the number of samples of non-defective substrates n is small, it is not always possible to absorb all of it and it cannot be ignored.

この場合、リーディング誤差ε8は、その中心値をDS
IIμとすると、式(5′)にならいs @=17 D
H1μ         −−−−−−(6)これ%表
示し、変数ρを用いて表すと ε3=ρX100(%〕           ・・・
・・・(7)ただし、p=1/(DssμX 100)
となる。
In this case, the leading error ε8 has its center value as DS
If IIμ, then according to formula (5'), s @=17 D
H1μ −−−−−−(6) Expressing this as a percentage and using the variable ρ, ε3=ρX100(%)...
...(7) However, p=1/(DssμX 100)
becomes.

この誤差分をリーディング誤差に伴う許容差α2とし、
−膜化すると α2=ε8=ρX100(%〕      ・・・・・
・(3a)となる。中心インピーダンスZμに対しては
α、=2μ・k、・ρ〔Ω〕      ・・・・・・
(3b)となり、上記式(3)と等価な式が得られる。
This error is defined as the tolerance α2 due to the reading error,
- When formed into a film, α2 = ε8 = ρX100 (%)...
・It becomes (3a). For the center impedance Zμ, α, = 2μ・k,・ρ[Ω] ・・・・・・
(3b), and an equation equivalent to the above equation (3) is obtained.

ここでに3は通常、1である。Here, 3 is usually 1.

このようにして、良品基板の実測データによりインピー
ダンスのばらつきに対する許容差α1とA/Dコンバー
タの変換誤差に対する許容差α。
In this way, the tolerance α1 for the impedance variation and the tolerance α for the conversion error of the A/D converter are determined based on the actual measurement data of the non-defective board.

を設定した後、テスト基板のインピーダンス測定に入る
After setting, start measuring the impedance of the test board.

なお、基板上のダイオードが上記説明の状態と逆方向に
接続されている場合には、十半波期間でリーディング誤
差が増大することになるから、実用上はプラス、マイナ
スの各半波期間ごとにα、(αiAt αtl)とα2
(α、、αam)を設定する必要がある。
Note that if the diodes on the board are connected in the opposite direction to the state explained above, the reading error will increase during the 10-half wave period, so in practice it is necessary to α, (αiAt αtl) and α2
It is necessary to set (α,,αam).

上記の説明中、定数kl、 k、、 k、等の値は一例
を示したものであり、検査の実行に当ってはそれぞれ実
情に合わせ適宜調整してよい、α1.α2についても同
様であって、支障が無ければ演算により求めた値の端数
を丸めるなどして検査の簡単化を図ることが望ましい。
In the above explanation, the values of the constants kl, k, , k, etc. are shown as examples, and may be adjusted as appropriate depending on the actual situation when performing the inspection. The same applies to α2, and if there is no problem, it is desirable to simplify the inspection by rounding off the fraction of the value obtained by calculation.

なお、第6図には上記ばらつきに対する許容差α1と測
定誤差に対する加算値α2を測定部20にて自動設定す
る場合の一例が流れ線図で示されている。
In addition, FIG. 6 shows a flow diagram of an example in which the measurement section 20 automatically sets the tolerance α1 for the variation and the addition value α2 for the measurement error.

〔効   果〕〔effect〕

以上、詳細に説明したように、この発明においては良品
と確認されている回路基板の各測定点に1サイクルの測
定用交流信号を加え、その正及び負の各半波に対して流
れる電流に対応するインピーダンスを測定し、その平均
値Z、Aμ及びZSBμを当該測定点の基準インピーダ
ンスとするとともに平均値ZSAμeZ&Bμと上記イ
ンピーダンス測定データとの自乗平均値σS^、σ、B
の3倍すなわち3σSAp 3σ8Bを算出し、これに
例えば平均値Z8Aμ及びZSmμの2%を加えた値α
い=3σ0+Zs^μ×2%、 a1B= 3 σlB
+ ZBBμ×2%をテスト基板のばらつきに対する許
容差として設定するようになっている。
As explained above in detail, in the present invention, one cycle of a measurement AC signal is applied to each measurement point of a circuit board that has been confirmed to be good, and the current flowing for each positive and negative half wave is Measure the corresponding impedance, and use the average values Z, Aμ, and ZSBμ as the reference impedance of the measurement point, and also calculate the root mean square values σS^, σ, B of the average value ZSAμeZ&Bμ and the above impedance measurement data.
3 times that is, 3σSAp 3σ8B, and add, for example, 2% of the average values Z8Aμ and ZSmμ to this value α
i=3σ0+Zs^μ×2%, a1B=3σlB
+ZBBμ×2% is set as the tolerance for variations in the test board.

更に、正及び負の半波に対し、ディジタル変換されタデ
ータの値に関連する変数ρを算出し、この変数ρと既知
の定数に3及びインピーダンスZμとの積α2=ZμX
k、ρをA/Dコンバータの量子化に伴う測定誤差とし
て上記α、へ自動的に加算し、テスト基板に対する良否
判定の許容差とするようになっている。
Furthermore, for the positive and negative half waves, a variable ρ related to the value of the digitally converted data is calculated, and the product α2 of this variable ρ, the known constant 3, and the impedance Zμ is α2=ZμX
k and ρ are automatically added to α as measurement errors due to quantization of the A/D converter, and are used as tolerances for determining the quality of the test board.

したがってこの回路基板検査方法によれば、テスト基板
が有する本来のインピーダンスのばらつきに対してはも
とより、A−D変換に伴う測定誤差も含めて正確な良否
判定を自動的に行うことができる。
Therefore, according to this circuit board testing method, it is possible to automatically perform accurate pass/fail judgments, taking into account measurement errors associated with AD conversion as well as variations in the original impedance of the test board.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図ないし第6図はこの発明の実施例に係り、第1図
はこの発明が適用された回路基板検査装置の構成の一例
を示すブロック線図、第2図は各部の動作説明図、第3
図は量子化に伴う測定誤差の説明図、第4図及び第5図
は良否判定許容差α1゜α2の設定原理説明図、第6図
は許容差αL、α□を測定部にて自動的に設定する場合
の一例を示すフローチャート、第7図は従来装置の構成
を示すブロック線図である。 図中、11は信号源、3は被検査回路基板、13は電流
/電圧変換器、16.17は積分器、18.19はA/
Dコンバータ、20は測定部である。
1 to 6 relate to embodiments of the present invention; FIG. 1 is a block diagram showing an example of the configuration of a circuit board inspection device to which the present invention is applied; FIG. 2 is an explanatory diagram of the operation of each part; Third
The figure is an illustration of measurement error due to quantization, Figures 4 and 5 are illustrations of the principle of setting the pass/fail judgment tolerance α1゜α2, and Figure 6 is an illustration of the tolerance αL, α□ automatically in the measurement unit. FIG. 7 is a block diagram showing the configuration of a conventional device. In the figure, 11 is a signal source, 3 is a circuit board to be tested, 13 is a current/voltage converter, 16.17 is an integrator, and 18.19 is an A/V converter.
The D converter 20 is a measuring section.

Claims (1)

【特許請求の範囲】[Claims] (1)信号源から被検査回路基板に測定用交流信号を加
えて得られる応答信号を電圧に変換して積分し、そのデ
ィジタル変換データにより測定部にて上記基板のインピ
ーダンスを測定するとともに該測定値をあらかじめ良品
基板から取り込んだ基準値と比較し、所定の許容差内に
あるか否かにより上記基板の良否を判定する回路基板検
査方法において、 上記基板のインピーダンスのばらつきに対しては上記良
品基板のインピーダンス分布特性の3σに所定値を加え
た許容差を設定し、上記応答信号のディジタル変換に伴
う量子化誤差に起因するインピーダンス測定誤差に対し
ては、上記測定用交流信号の正の半波期間における応答
信号と負の半波期間における応答信号のディジタル変換
されたデータの大きさに応じて所定値を上記許容差に自
動的に加算し良否判定を行うことを特徴とする回路基板
検査方法。
(1) A response signal obtained by applying a measurement AC signal from a signal source to a circuit board under test is converted into a voltage and integrated, and the impedance of the board is measured in a measurement section using the digital conversion data. In a circuit board inspection method that compares the value with a reference value taken in advance from a non-defective board and determines whether the board is good or bad based on whether it is within a predetermined tolerance, the impedance variation of the board is compared with the standard value taken from a non-defective board. A tolerance is set by adding a predetermined value to 3σ of the impedance distribution characteristic of the board, and the positive half of the AC signal for measurement is used for impedance measurement errors caused by quantization errors associated with digital conversion of the response signal. A circuit board inspection characterized in that a predetermined value is automatically added to the above-mentioned tolerance according to the magnitude of digitally converted data of a response signal in a wave period and a response signal in a negative half-wave period to determine pass/fail. Method.
JP63205320A 1988-08-18 1988-08-18 Circuit board inspection method Expired - Fee Related JPH0758314B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63205320A JPH0758314B2 (en) 1988-08-18 1988-08-18 Circuit board inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63205320A JPH0758314B2 (en) 1988-08-18 1988-08-18 Circuit board inspection method

Publications (2)

Publication Number Publication Date
JPH0254186A true JPH0254186A (en) 1990-02-23
JPH0758314B2 JPH0758314B2 (en) 1995-06-21

Family

ID=16504995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63205320A Expired - Fee Related JPH0758314B2 (en) 1988-08-18 1988-08-18 Circuit board inspection method

Country Status (1)

Country Link
JP (1) JPH0758314B2 (en)

Also Published As

Publication number Publication date
JPH0758314B2 (en) 1995-06-21

Similar Documents

Publication Publication Date Title
US6300771B1 (en) Electrical inspection device for detecting a latent defect
JPH0254186A (en) Inspecting method of circuit board
CN115616293B (en) Volume resistivity measuring device for semiconductive buffer layer
US4904946A (en) Method for evaluating insulating films
JPS5817377A (en) Continuity testing device for flat cable
US4213087A (en) Method and device for testing electrical conductor elements
JPH01277778A (en) Inspecting method for circuit board
US3967196A (en) Method and apparatus for measuring the void content of a solid dielectric
JPH03154879A (en) Substrate inspecting device
JPS63196870A (en) Circuit board inspector
JP2580064Y2 (en) Four-terminal measurement circuit
JPH0271174A (en) Method for setting allowable difference to identify device for inspecting circuit board
US1186765A (en) Electrical measuring device.
JP2972291B2 (en) Inspection method of diode characteristics
JPS637506A (en) Insulation resistance testing method for winding core
JPH0419505Y2 (en)
JPH021570A (en) Inspecting method for circuit board
JPH01100474A (en) Circuit board inspector
JPH06160461A (en) Method for testing lightning impulse
JPS5856834B2 (en) Contact state detection method
SU1241170A1 (en) Method of calibration checking of meters of non-linearity factor of varistors
JPS60111973A (en) Circuit board connection discriminating apparatus
SU538346A1 (en) Contact monitoring device
JPH032267B2 (en)
JPH07151611A (en) Method for adjusting display of physical quantity measuring instrument

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees