JPH0756976A - 論理回路のシミュレーション装置 - Google Patents

Abstract

(57)【要約】 【目的】 容量のみの出力負荷モデルで配線の抵抗成分
を考慮した遅延時間の計算，タイミング検証を行える論
理回路のシミュレーション装置を得る。 【構成】 セルをトランジスタレベルに展開して配線モ
デルを設定し、その配線長を変更してそれぞれの配線長
における最大，最小遅延時間を負荷容量に依存する一次
式で近似することにより得られた遅延パラメータを用い
て、上記セルの出力負荷モデルを容量のみのモデルと
し、その配線抵抗が最小，最大のときの遅延値の２つの
遅延値と所定の係数とにより上記集積回路内の全てのセ
ルの最小，最大遅延時間を計算する遅延時間シミュレー
タと、所要のセルに対しその前段にあるセルに上記２つ
の遅延値を用いてその動作時期をシミュレーションし、
上記所要のセルのタイミング検証をする論理シミュレー
タとを備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は論理回路のシミュレー
ション装置に関し、特に、容量のみの出力負荷モデルを
用いて論理回路の遅延時間計算，論理シミュレーション
および動作タイミングの検証を行う論理回路のシミュレ
ーション装置に関するものである。

【０００２】

【従来の技術】例えば従来、ＣＡＤシステム等を用いて
集積回路の設計を行う場合、該集積回路を構成するセル
のレイアウトを決めた後、論理回路のシミュレーション
装置を用いて、各セルの固有係数等を入力することによ
りその出力負荷を設定（以下、モデリングと称す）して
上記セルの遅延時間を算出し、この算出したセルの遅延
時間を上記集積回路に適用して該集積回路全体の遅延時
間の計算を行い、さらに、論理シミュレーションと、所
要のセルの動作タイミング検証とを同時に行い、その後
これらの結果を用いて上記集積回路の動作シミュレーシ
ョンを行って所望の動作が得られるかを検証するもので
ある。

【０００３】図９は、従来の論理回路のシミュレーショ
ン装置を示すブロック図であり、図９において、１００
は遅延時間シミュレータであり、これは、セルに固有な
遅延パラメータ２１と、ＭＡＸ，ＭＩＮ条件係数２２と
を記憶させておくセル設定条件記憶手段２０，容量のみ
の出力負荷モデルを作成するための実配線情報設定手段
４０，遅延パラメータ２１と、容量のみの出力負荷モデ
ルとによりセルの遅延値を算出する遅延値算出手段３
０，該遅延値算出手段３０で算出した遅延値と、ＭＡ
Ｘ，ＭＩＮ条件係数２２とによりセルの遅延時間を算出
するセル遅延時間算出手段５０，該セル遅延時間算出手
段５０の算出結果により集積回路内の各セルの遅延時間
ファイルを作成する遅延時間ファイル作成手段６０によ
り構成されている。また、２００は論理シミュレータで
あり、これは、遅延時間ファイル作成手段６０で作成し
た遅延時間ファイルと、セル構成動作情報記憶手段７１
に記憶されているセルのプリミティブな構成，動作とを
用いて論理シミュレーションを行う論理シミュレーショ
ン実行手段７０，論理シミュレーション実行中にタイミ
ング検証すべきイベントが発生したとき、タイミングチ
ェック値記憶手段８１に記憶されているセルの基準とな
る動作時期と、遅延値算出手段３０で算出した遅延値を
用いてシミュレーションしたセルの動作時期とを比較，
判定する動作時期比較判定手段８０により構成されてい
る。

【０００４】次に、動作について説明する。まず、図８
を用いて遅延シミュレータ１００における遅延時間の算
出動作について述べる。図８に示したように、実配線情
報設定手段４０を用いてセルＡ１（インバータを例示）
の出力負荷を容量Ｃ2 でモデリングすると、該セルＡ１
の遅延値ｔpdは次式で近似することができる。 ｔpd＝Ｋ1 ＋Ｋ2 Ｃ 上式において、Ｋ1 ，Ｋ2 は上記セルＡ１に固有かつ典
型的な遅延パラメータ２１であり、集積回路を構成する
全てのセルの遅延パラメータがセル設定条件記憶手段２
０に記憶されており、遅延値算出手段３０で上記遅延値
ｔpdの算出を全てのセルに対して行う。

【０００５】そして、セル遅延時間算出手段５０におい
て、上記セルＡ１の遅延時間が最大になるＭＡＸ条件，
最小になるＭＩＮ条件における最大遅延時間Ｔpd−max
，最小遅延時間Ｔpd−min が、上記遅延値算出手段３
０で算出した遅延値ｔpdと、上記セル設定条件記憶手段
２０に記憶されているセルの動作電圧，動作時の温度，
製造プロセスに依存するＭＡＸ，ＭＩＮ条件係数（Ｋma
x ，Ｋmin ）２２とにより、以下の式でそれぞれ算出さ
れる。 Ｔpd−max ＝Ｋmax ×ｔpd （Ｋmax ＞１） Ｔpd−min ＝Ｋmin ×ｔpd （Ｋmin ＜１） 上記セル遅延時間算出手段５０では、上記の２つの式を
用いて集積回路を構成する全てのセルの上記最大遅延時
間Ｔpd−max と上記最小遅延時間Ｔpd−min とを算出す
る。そして、上記セル遅延時間算出手段５０での算出結
果を用いて、遅延時間ファイル作成手段６０により、上
記集積回路内の各セルのＭＡＸ条件下での遅延時間と、
ＭＩＮ条件下での遅延時間とを有する遅延時間ファイル
を作成する。

【０００６】次に、論理シミュレータ２００は、上記遅
延時間ファイル内の各セルの遅延時間の情報と、セル構
成動作情報記憶手段７１に記憶させている各セルの情報
とを基に論理シミュレーション実行手段７０により各セ
ルの論理シミュレーションを行うとともに、フリップフ
ロップ回路等のセルに対して、その前段のセルに上記遅
延値ｔpdを適用してその動作時期をシミュレーション
し、それがタイミングチェック値記憶手段８１に記憶さ
れている上記フリップフロップ回路等のセルの基準とな
る動作時期を満たしているかを動作時期比較判定手段８
０で比較判定することで動作タイミングの検証を行う。

【０００７】

【発明が解決しようとする課題】従来の論理回路のシミ
ュレーション装置は、以上のように構成されており、遅
延時間シミュレータにおいて、集積回路を構成するセル
の出力負荷を容量のみでモデリングして、該セルおよび
集積回路の遅延時間を計算していたため、上記セルの配
線抵抗成分が考慮されないことにより正確な遅延時間の
シミュレーションを行うことができず、さらに、論理シ
ミュレータにおいて、上記セルの動作タイミングを検証
するときに容量のみの出力負荷モデルを用いると、正確
に動作時期をシミュレーションすることができないとい
う問題があり、そこで、上記容量のみの出力負荷モデル
を用いて配線抵抗成分を含めた遅延時間のシミュレーシ
ョンを行おうとすると、上記セルのレイアウト後にその
配線長から容量，抵抗成分を抽出して該抵抗成分の遅延
値を算出し、この遅延値に応じた遅延素子を集積回路内
に挿入して遅延時間の計算を行わなければならず、この
結果、計算すべき素子数が増えてシミュレーション時間
が増大してしまい、また、上記セルの出力負荷を容量と
配線抵抗とでモデリングすると、新たにこの出力負荷モ
デルの遅延パラメータの抽出を行う必要があり、その
後、上記配線長からの容量，抵抗成分の抽出と上記遅延
値の計算とを行うため、出力負荷モデルの設定時間およ
び設定作業の負担が増大し、かつ遅延計算式が複雑化し
て上記集積回路の遅延時間の計算処理に長時間が必要と
なる等の問題があった。

【０００８】この発明は上記のような問題点を解消する
ためになされたもので、集積回路を構成するセルの出力
負荷モデルを容量のみの出力負荷モデルとしたままで、
上記セルの配線抵抗成分を考慮した遅延時間の計算と、
論理シミュレーション及び動作タイミングの検証とを行
うことができる論理回路のシミュレーション装置を得る
ことを目的とする。

【０００９】

【課題を解決するための手段】この発明に係る論理回路
のシミュレーション装置は、集積回路の設計における，
該集積回路のセルのレイアウト後に各セルが有する遅延
値を設定し、上記集積回路内の全てのセルの遅延時間の
計算と、各セルにテストデータを順次入力してそれに対
する出力データを検証する論理シミュレーション，およ
び該論理シミュレーション中に所要のセルの動作タイミ
ング検証とを行う論理回路のシミュレーション装置にお
いて、上記セルをトランジスタレベルに展開して配線モ
デルを設定し、該配線モデルの配線長を様々に変更して
それぞれの配線長における最大および最小遅延時間を該
セルの負荷容量に依存する式で近似することにより上記
セルの遅延パラメータを算出する最大／最小遅延パラメ
ータ算出手段と、上記セルの出力負荷モデルを容量のみ
のモデルとし、上記遅延パラメータを用いてその配線抵
抗が最小のときの遅延値および配線抵抗が最大のときの
遅延値の２つの遅延値を算出し、該２つの遅延値と所定
の係数とにより上記集積回路内の全てのセルの最小遅延
時間，最大遅延時間を計算する遅延時間シミュレータ
と、上記論理シミュレーションを実行し、所要のセルに
対しその前段にあるセルに上記２つの遅延値を用いてそ
の動作時期をシミュレーションし、上記所要のセルの動
作タイミングを検証する論理シミュレータとを備えたも
のである。

【００１０】また、この発明に係る論理回路のシミュレ
ーション装置は、上記遅延時間シミュレータは、上記最
大／最小遅延パラメータ算出手段で算出した上記セルの
遅延パラメータと、所定の最小条件係数，最大条件係数
とを記憶しているセル設定条件記憶手段と、上記容量の
みの出力負荷モデルを作成するために実配線情報を設定
する手段と、上記セルの遅延パラメータを用いて、上記
容量のみの出力負荷モデルで、上記セルの配線抵抗が最
小のときの遅延値，および配線抵抗が最大のときの遅延
値の２つの遅延値を算出する最大／最小遅延値算出手段
と、上記最小条件係数と、上記配線抵抗が最小のときの
遅延値とにより上記セルの最小遅延時間を算出し、上記
最大条件係数と、上記配線抵抗が最大のときの遅延値と
により上記セルの最大遅延時間を算出するセル遅延時間
算出手段と、上記セル遅延時間算出手段で算出したセル
の最小遅延時間および最大遅延時間を記憶させたファイ
ルを作成する遅延時間ファイル作成手段とを有するもの
としたものである。

【００１１】また、この発明に係る論理回路のシミュレ
ーション装置は、上記論理シミュレータは、論理シミュ
レーションを実行する手段と、動作タイミング検証を行
うべきセルの基準となる動作時期の値を記憶しているタ
イミングチェック値記憶手段と、上記セルの動作時期が
所要の動作時期を満たしているかを比較，判定する動作
時期比較判定手段とを有し、その上記動作タイミング検
証は、上記論理シミュレーションの実行中、データ端子
とクロック端子とを有するフリップフロップに対し、上
記データ端子およびクロック端子の前段に接続された２
つのセルにそれぞれ上記２つの遅延値を適用し、上記フ
リップフロップの動作時期をシミュレーションすること
によりそのセットアップ時間およびホールド時間と、上
記タイミングチェック値記憶手段のそれらとを比較し、
それぞれ所要の動作時期を満たしているかを判定するも
のとしたものである。

【００１２】また、この発明に係る論理回路のシミュレ
ーション装置は、上記論理シミュレータにおける上記動
作タイミング検証は、上記２つの遅延値を上記データ端
子の前段の１つのセル，および上記クロック端子の前段
に接続するセルから入力バッファの次段に接続するセル
までの全てのセルに対して適用し、行うものとしたもの
である。

【００１３】

【作用】この発明においては、上記セルをトランジスタ
レベルに展開して配線モデルを設定し、該配線モデルの
配線長を様々に変更して、それぞれの配線長における最
大および最小遅延時間を該セルの負荷容量に依存する式
で近似することにより上記セルの遅延パラメータを算出
する最大／最小遅延パラメータ算出手段と、上記セルの
出力負荷モデルを容量のみのモデルとし、上記遅延パラ
メータを用いて、その配線抵抗が最小のときの遅延値お
よび配線抵抗が最大のときの遅延値の２つの遅延値を算
出し、該２つの遅延値と所定の係数とにより、上記集積
回路内の全てのセルの最小遅延時間，最大遅延時間を計
算する遅延時間シミュレータと、上記論理シミュレーシ
ョンを実行し、所要のセルに対しその前段にあるセルに
上記２つの遅延値を用いてその動作時期をシミュレーシ
ョンし、上記所要のセルの動作タイミングを検証する論
理シミュレータとを備えたから、上記遅延時間シミュレ
ータでは、上記容量のみの出力負荷モデルで上記セルの
出力負荷の抵抗成分を考慮した遅延計算を行うこととな
り、これにより上記出力負荷モデルの設定時間を短縮、
およびその設定作業を軽減でき、集積回路の遅延時間の
計算時間を短縮することができ、また、上記論理シミュ
レータでは、セルの動作条件を厳しいものにして動作タ
イミングの検証を行うこととなり、これにより上記フリ
ップフロップが誤動作する原因を予め抽出することがで
きる。

【００１４】

【実施例】

実施例１．以下、この発明の第１の実施例を図について
説明する。図１(a) は本発明の実施例１による論理回路
のシミュレーション装置を示したブロック図である。図
１(a) において、１５はセルに固有な最大および最小の
遅延パラメータを算出する最大／最小遅延パラメータ算
出手段である。１００は遅延時間シミュレータであり、
これは、最大／最小遅延パラメータ算出手段１５で算出
した各セルの最大／最小遅延パラメータ２１’と、ＭＡ
Ｘ，ＭＩＮ条件係数２２とを記憶させておくセル設定条
件記憶手段２０，容量のみの出力負荷モデルを作成する
ための実配線情報設定手段４０，最大／最小遅延パラメ
ータ２１’と、容量のみの出力負荷モデルとによりセル
の２つの遅延値を算出する最大／最小遅延値算出手段３
０’，該最大／最小遅延値算出手段３０’で算出した２
つの遅延値と、ＭＡＸ，ＭＩＮ条件係数２２とによりセ
ルの遅延時間を算出するセル遅延時間算出手段５０，該
セル遅延時間算出手段５０の算出結果を用いて集積回路
内の各セルの遅延時間ファイルを作成する遅延時間ファ
イル作成手段６０により構成されている。また、２００
は論理シミュレータであり、これは、遅延時間ファイル
作成手段６０で作成した遅延時間ファイルと、セル構成
動作情報記憶手段７１に記憶されているセルのプリミテ
ィブな構成，動作とを用いて論理シミュレーションを行
う論理シミュレーション実行手段７０，論理シミュレー
ション実行中にタイミング検証すべきイベントが発生し
たとき、タイミングチェック値記憶手段８１に記憶され
ているセルの基準となる動作時期と、遅延値算出手段３
０で算出した遅延値を用いてシミュレーションしたセル
の動作時期とを比較，判定する動作時期比較判定手段８
０により構成されている。

【００１５】また、図１(b) は最大／最小遅延パラメー
タ算出手段１５をさらに詳しく示したブロック図、図２
は最大／最小遅延パラメータ算出手段１５および遅延シ
ミュレータ１００の動作を示したフローチャートであ
り、図３(a) 〜(d) はセルＡ１の最大，最小遅延値の算
出動作を説明するための図である。さらに、図４は論理
シミュレータ２００の動作を示したフローチャートであ
り、図５(a) 〜(c),図６はフリップフロップ回路（以
下、Ｆ／Ｆと略す）４のセットアップ時間ｔｓ，ホール
ド時間ｔｈを変更することによる該Ｆ／Ｆの動作タイミ
ングの検証について説明するための図である。

【００１６】以下に、本実施例１による論理回路のシミ
ュレーション装置の動作について説明する。まず、最大
／最小遅延パラメータ算出手段１５の動作について述べ
る。図３(a) に示したように、セルＡ１の出力負荷を容
量Ｃ1(２1)〜Ｃ3(２3)と、配線の抵抗Ｒ1(３1)〜Ｒ2(３
2)とでモデリングすると出力負荷モデル１０ａのように
なり、Ｘ点においては、出力負荷が容量Ｃ1(２1)のみと
なり配線抵抗が最小の場合の遅延値ｔpd−min を示し、
Ｚ点においては、出力負荷が容量Ｃ1(２1)〜Ｃ3(２3)と
抵抗Ｒ1(３1)〜Ｒ2(３2)とからなり配線抵抗が最大の場
合の遅延値ｔpd−max を示すものとなる。ここで該出力
負荷モデル１０ａのＸ点，Ｙ点，Ｚ点におけるそれぞれ
の遅延値の関係を示すと次のようになる。 Ｘ点の遅延値（最小）＜Ｙ点の遅延値＜Ｚ点の遅延値
（最大） そこで、図１(b),図２に示したように、セル展開手段１
５ａで上記セルＡ１をマクロレベルからトランジスタレ
ベルにまで展開して配線モデル１５ｂを図３(a) に示し
た上記出力負荷モデル１０ａのような構成の回路とし、
この配線モデル１５ｂを用いて、配線長変更手段１５ｃ
で数種類の配線長を適用してそれぞれの配線長における
配線容量と配線抵抗とをモデリングすることによりそれ
ぞれの最小遅延値および最大遅延値を遅延時間模擬手段
１５ｄで求める。そして、遅延値近似手段１５ｅでそれ
らの値を図３(c),(d) に示すようにプロットし、上記セ
ルＡ１の負荷容量に依存する一次式 ｔpd＝Ｋ１＋Ｋ２Ｃ で近似して、遅延パラメータ抽出手段１５ｆで最小の遅
延パラメータＫ1'，Ｋ2'および最大の遅延パラメータＫ
1"，Ｋ2"を求める。この動作を集積回路を構成する全て
のセルに対して行い、これらを遅延時間シミュレータ１
００のセル設定条件記憶手段２０に最大／最小遅延パラ
メータ２１’として格納しておく。

【００１７】次に、上記遅延時間シミュレータ１００の
動作について述べる。図３(b) に示したように、実配線
情報設定手段４０で上記セルＡ１の出力負荷を容量Ｃ1
(２1)〜Ｃ3(２3)の総和である容量２C のみでモデリン
グし、この出力負荷モデル１０にセル設定情報記憶手段
２０に記憶されている上記最小の遅延パラメータＫ1'，
Ｋ2'あるいはＫ1"，Ｋ2"（最大／最小遅延パラメータ２
１’）を用いると、図３(a) に示した上記出力負荷モデ
ル１０ａのＸ点における配線抵抗が最小の場合の遅延値
ｔpd−min と、Ｚ点における配線抵抗が最大の場合の遅
延値ｔpd−max とをそれぞれ以下の２つの式で近似する
ことができる。

【００１８】

【数１】

【００１９】この遅延値ｔpd−min ，遅延値ｔpd−max
の算出を各セル毎の最大／最小遅延パラメータ２１’を
用いて最大／最小遅延値算出手段３０’で全セルに対し
て行う。

【００２０】さらに、セル遅延時間算出手段５０におい
て、上記セルＡ１の遅延時間が最大になるＭＡＸ条件，
最小になるＭＩＮ条件における最大遅延時間Ｔpd−max
，最小遅延時間Ｔpd−min を、上記最大／最小遅延値
算出手段３０’で算出した上記遅延値ｔpd−max ，ｔpd
−min と、セル設定条件記憶手段２０に記憶されている
動作電圧，動作時の温度，製造プロセスに依存するＭＡ
Ｘ，ＭＩＮ条件係数（Ｋmax ，Ｋmin ）２２とにより、
以下の式でそれぞれ算出する。 Ｔpd−max ＝Ｋmax ×ｔpd−max Ｔpd−min ＝Ｋmin ×ｔpd−min 上記セル遅延時間算出手段５０では、上記の２つの式を
用いて、集積回路を構成する全てのセルの上記最大遅延
時間Ｔpd−max と、上記最小遅延時間Ｔpd−min とを算
出する。そして、上記セル遅延時間算出手段５０での算
出結果により、遅延時間ファイル作成手段６０で上記集
積回路内の各セルのＭＡＸ条件下での遅延時間と、ＭＩ
Ｎ条件下での遅延時間とを有する遅延時間ファイルを作
成する。

【００２１】次に、論理シミュレータ２００の動作につ
いて述べる。図１(a) ，図４に示したように、上記論理
シミュレータ２００はセル構成動作情報記憶手段７１に
記憶している論理シミュレーションを行う集積回路の各
セルのプリミティブな構成および動作情報と、上記遅延
時間シミュレータ１００で作成した遅延時間ファイルと
を用い、論理シミュレーション実行手段７０で各セル毎
に順次、与えた入力データに対して得られる出力データ
をシミュレーションして行く。そしてこの論理シミュレ
ーションの実行中、図５(a) に示したようなデータ端子
（Ｄ）とクロック端子（Ｔ）とを有するＦ／Ｆ４等があ
った場合、上記遅延時間シミュレータ１００の遅延値算
出手段３０’で求めた上記遅延値ｔpd−min ，ｔpd−ma
x を用いてその動作時期をシミュレーションし、これに
より得た値が、タイミングチェック値記憶手段８１に記
憶させている上記Ｆ／Ｆ４の基準となる動作時期を示す
値を満たしているかを動作時期比較判定手段８０により
判定する動作タイミング検証を行う。

【００２２】即ち、図５(b) ，(c) に示したように、上
記Ｆ／Ｆ４のセットアップ時間ｔｓは上記データ端子
（Ｄ）に入力されるデータ信号が変化（ｔ1 ）してから
上記クロック端子（Ｔ）に入力されるクロック信号が立
ち上がる（ｔ2 ）までの時間、ホールド時間ｔｈは上記
クロック端子（Ｔ）に入力されるクロック信号が立ち上
がって（ｔ3 ）から上記データ端子（Ｄ）に入力される
データ信号が変化（ｔ4）するまでの時間であり、上記
Ｆ／Ｆ４が誤動作しないためには上記セットアップ時間
ｔｓと、上記ホールド時間ｔｈとが所要の時間幅以上で
ある必要があり、タイミング検証では、上記Ｆ／Ｆ４の
動作時期を示す上記セットアップ時間ｔｓおよびホール
ド時間ｔｈが最小になるようシミュレーションし、それ
らの値と、上記タイミングチェック値記憶手段８１に記
憶させている上記Ｆ／Ｆ４が誤動作しない最小のセット
アップ時間Ｔｓ，ホールド時間Ｔｈとが次式に示したよ
うな関係になることを検証する。 ｔｓ＞Ｔｓ ｔｈ＞Ｔｈ 従って、図６に示したような上記Ｆ／Ｆ４（セルＦ）の
データ端子（Ｄ）にセルＤ５（インバータ）を、クロッ
ク端子（Ｔ）にセルＴ6 （インバータ）をそれぞれ接続
した構成において、上記最大／最小遅延値算出手段３
０’で算出された上記セルＤ５および上記セルＴ6 の遅
延値がそれぞれｔpd−min ，ｔpd−max およびｔpd−mi
n'，ｔpd−max'であるとすると、上記セットアップ時間
ｔｓが短くなる時は、図５(b) における上記データ端子
（Ｄ）に入力されるデータ信号Ｄの変化時刻ｔ1 が遅
れ、上記クロック端子（Ｔ）に入力されるクロック信号
Ｔの変化時刻ｔ2 が早くなる時であるから、最小の上記
セットアップ時間ｔｓをシミュレーションするには、上
記セルＤ５に上記遅延値ｔpd−max を、上記セルＴ6 に
上記遅延値ｔpd−min'を用いれば良く、また、上記ホー
ルド時間ｔｈが短くなる時は、図５(c) における上記デ
ータ端子（Ｄ）に入力されるデータ信号Ｄの変化時刻ｔ
4 が早くなり、上記クロック端子（Ｔ）に入力されるク
ロック信号Ｔの変化時刻ｔ3 が遅れる時であるから、最
小の上記ホールド時間ｔｈをシミュレーションするに
は、上記セルＤ５に上記遅延値ｔpd−min を、上記セル
Ｔ6 に上記遅延値ｔpd−max'を用いれば良い。これによ
り最も厳しい条件を設定することができるため、この条
件で上記Ｆ／Ｆ４のセットアップ時間ｔｓ，ホールド時
間ｔｈをシミュレーションし、それぞれ上記の不等式を
満たすか否かを上記動作時期比較判定手段８０で判定す
る。

【００２３】以上のように本実施例１によれば、上記遅
延時間シミュレータ１００において、上記セルＡ１の出
力負荷モデルを上記容量２C のみの出力負荷モデル１０
として、上記抵抗Ｒ1(３1)〜Ｒ2(３2)，容量Ｃ1(２1)〜
Ｃ3(２3)からなる出力負荷モデル１０ａにおける配線抵
抗が最小もしくは最大のときの遅延値を、上記遅延パラ
メータＫ1'，Ｋ2'あるいはＫ1"，Ｋ2"により近似させた
遅延値ｔpd−min ，ｔpd−max を用いて上記最小遅延時
間Ｔpd−min ，最大遅延時間Ｔpd−max を算出するよう
にしたので、上記容量２C のみの出力負荷モデル１０で
上記セルＡ１の出力負荷の抵抗成分を考慮した計算を行
うことができ、一般的な回路規模を有する集積回路の遅
延時間を配線抵抗を含めた上記出力負荷モデル１０ａを
用いて計算する場合の約１／５に短縮することができ
る。さらに、抵抗成分の遅延素子の集積回路内への挿入
や新たな遅延パラメータの抽出等を行う必要がなく、出
力負荷モデルの設定時間を短縮、およびその設定作業を
軽減する効果を得ることができる。また、上記論理シミ
ュレータ２００において、上記Ｆ／Ｆ４（セルＦ）の前
段に接続する上記セルＤ５および上記セルＴ6 に上記遅
延値ｔpd−min ，ｔpd−max およびｔpd−min'，ｔpd−
max'を用いて最小の上記セットアップ時間ｔｓと、最小
の上記ホールド時間ｔｈとをシミュレーションし、上記
Ｆ／Ｆ４（セルＦ）の動作タイミングを検証するように
したので、厳しい動作条件を設定して上記Ｆ／Ｆ４（セ
ルＦ）の動作タイミングの検証を行うことができ、誤動
作する原因を予め抽出することができる。

【００２４】実施例２．上記実施例１では、上記論理シ
ミュレータ２００において、上記Ｆ／Ｆ４（セルＦ）の
データ端子（Ｄ），クロック端子（Ｔ）に接続する前段
の上記セルＤ５，上記セルＴ6 にのみ遅延値ｔpd−min
，ｔpd−max およびｔpd−min'，ｔpd−max'を適用し
て上記Ｆ／Ｆ４（セルＦ）の動作タイミング検証を行っ
たが、本実施例２は、図７に示す上記クロック端子
（Ｔ）に接続する入力バッファ７の次段のセルＴ0(６0)
から該クロック端子（Ｔ）の前段のセルＴn(６n)までの
全てのセルに上記遅延シミュレータ１００の最大／最小
遅延値算出手段３０’で求めた各セルＴ0(６0)〜Ｔn(６
n)の最大遅延値ｔpd−max ，最小遅延値ｔpd−min を適
用して上記論理シミュレータ２００で上記Ｆ／Ｆ４（セ
ルＦ）の動作タイミング検証を行うようにしたものであ
る。

【００２５】本実施例２によれば、上記Ｆ／Ｆ４（セル
Ｆ）のクロックライン、即ちＴ端子に接続する全セルを
入力バッファまでさかのぼり、それらの全てに上記最大
／最小遅延値算出手段３０’で算出した最小遅延値ｔpd
−min および最大遅延値ｔpd−max を適用して上記Ｆ／
Ｆ４（セルＦ）の動作時期をシミュレーションし、動作
タイミング検証を行うようにしたので、これにより最も
厳しい条件で動作タイミング検証を行うことができ、正
確に上記Ｆ／Ｆ４（セルＦ）が誤動作する原因を抽出す
ることができる。

【００２６】

【発明の効果】以上のように、この発明によれば、集積
回路の設計における，該集積回路のセルのレイアウト後
に各セルが有する遅延値を設定し、上記集積回路内の全
てのセルの遅延時間の計算と、各セルにテストデータを
順次入力してそれに対する出力データを検証する論理シ
ミュレーション，および該論理シミュレーション中に所
要のセルの動作タイミング検証とを行う論理回路のシミ
ュレーション装置において、上記セルをトランジスタレ
ベルに展開して配線モデルを設定し、該配線モデルの配
線長を様々に変更して、それぞれの配線長における最大
および最小遅延時間を該セルの負荷容量に依存する式で
近似することにより上記セルの遅延パラメータを算出す
る最大／最小遅延パラメータ算出手段と、上記セルの出
力負荷モデルを容量のみのモデルとし、上記遅延パラメ
ータを用いて、その配線抵抗が最小のときの遅延値およ
び配線抵抗が最大のときの遅延値の２つの遅延値を算出
し、該２つの遅延値と所定の係数とにより、上記集積回
路内の全てのセルの最小遅延時間，最大遅延時間を計算
する遅延時間シミュレータと、上記論理シミュレーショ
ンを実行し、所要のセルに対しその前段にあるセルに上
記２つの遅延値を用いてその動作時期をシミュレーショ
ンし、上記所要のセルの動作タイミングを検証する論理
シミュレータとを備えたので、上記容量のみの出力負荷
モデルで上記セルの出力負荷の抵抗成分を考慮した遅延
計算を行うことができ、上記出力負荷モデルの設定時間
を短縮、およびその設定作業を軽減でき、集積回路の遅
延時間の計算時間を短縮することができる遅延時間シミ
ュレータと、セルの動作条件を厳しいものにして動作タ
イミング検証を行うことができ、上記フリップフロップ
が誤動作する原因を予め抽出することができる論理シミ
ュレータとを備えた論理回路のシミュレーション装置を
得ることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例による論理回路のシミ
ュレーション装置を示すブロック図。

【図２】この発明の第１の実施例による論理回路シミュ
レーション装置が備えた遅延時間シミュレータの動作を
示すフローチャート。

【図３】この発明の第１の実施例におけるセルの最大，
最小遅延値の算出動作を説明するための図。

【図４】この発明の第１の実施例による論理回路シミュ
レーション装置が備えた論理シミュレータの動作を示す
フローチャート。

【図５】この発明の第１の実施例におけるフリップフロ
ップ回路のセットアップ時間ｔｓ，ホールド時間ｔｈの
変更について説明するための図。

【図６】この発明の第１の実施例におけるフリップフロ
ップ回路の動作タイミングの検証について説明するため
の図。

【図７】この発明の第２の実施例におけるフリップフロ
ップ回路の動作タイミングの検証について説明するため
の図。

【図８】従来の出力負荷モデルを示す図。

【図９】従来の論理回路のシミュレーション装置を示し
たブロック図。

【符号の説明】

１ セルＡ（インバータ） ２1 〜２3,２C 容量 ３1,３2 抵抗 ４ フリップフロップ（セルＦ） ５ セルＤ（インバータ） ６ セルＴ（インバータ） ６0 〜６ｎ セルＴ0 〜Ｔn （インバータ） ７ 入力バッファ １０，１０ａ 出力負荷モデル ｔｓ セットアップ時間 ｔｈ ホールド時間 Ｄ データ信号 Ｔ クロック信号 １５ 最大／最小遅延パラメータ算出手段 １５ａ セル展開手段 １５ｂ 配線モデル １５ｃ 配線長変更手段 １５ｄ 遅延時間模擬手段 １５ｅ 遅延値近似手段 １５ｆ 遅延パラメータ抽出手段 ２０ セル設定条件記憶手段 ２１ 遅延パラメータ ２１’ 最大／最小遅延パラメータ ２２ ＭＡＸ，ＭＩＮ条件係数 ３０ 遅延値算出手段 ３０’ 最大／最小遅延値算出手段 ４０ 実配線情報設定手段 ５０ セル遅延時間算出手段 ６０ 遅延時間ファイル作成手段 ７０ 論理シミュレーション実行手段 ７１ セルの構成動作情報記憶手段 ８０ 動作時期比較判定手段 ８１ タイミングチェック値記憶手段 １００ 遅延時間シミュレータ ２００ 論理シミュレータ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 集積回路の設計における，該集積回路の
   構成素子（以下、セルと称す）のレイアウト後に各セル
   が有する遅延値を設定し、上記集積回路内の全てのセル
   の遅延時間の計算と、各セルにテストデータを順次入力
   してそれに対する出力データを検証する論理シミュレー
   ション，および該論理シミュレーション中に所要のセル
   の動作タイミング検証を行う論理回路のシミュレーショ
   ン装置において、 上記セルをトランジスタレベルに展開して配線モデルを
   設定し、該配線モデルの配線長を様々に変更して、それ
   ぞれの配線長における最大および最小遅延時間を該セル
   の負荷容量に依存する式で近似することにより上記セル
   の遅延パラメータを算出する最大／最小遅延パラメータ
   算出手段と、 上記セルの出力負荷モデルを容量のみのモデルとし、上
   記遅延パラメータを用いて、その配線抵抗が最小のとき
   の遅延値および配線抵抗が最大のときの遅延値の２つの
   遅延値を算出し、該２つの遅延値と所定の係数とによ
   り、上記集積回路内の全てのセルの最小遅延時間，最大
   遅延時間を計算する遅延時間シミュレータと、 上記論理シミュレーションを実行し、所要のセルに対し
   その前段にあるセルに上記２つの遅延値を用いてその動
   作時期をシミュレーションし、上記所要のセルの動作タ
   イミングを検証する論理シミュレータとを備えたことを
   特徴とする論理回路のシミュレーション装置。
2. 【請求項２】 請求項１記載の論理回路のシミュレーシ
   ョン装置において、 上記遅延時間シミュレータは、上記最大／最小遅延パラ
   メータ算出手段で算出した上記セルの遅延パラメータ
   と、所定の最小条件係数，最大条件係数とを記憶してい
   るセル設定条件記憶手段と、上記容量のみの出力負荷モ
   デルを作成するために実配線情報を設定する手段と、上
   記セルの遅延パラメータを用いて、上記容量のみの出力
   負荷モデルで、上記セルの配線抵抗が最小のときの遅延
   値，および配線抵抗が最大のときの遅延値の２つの遅延
   値を算出する最大／最小遅延値算出手段と、上記最小条
   件係数と、上記配線抵抗が最小のときの遅延値とにより
   上記セルの最小遅延時間を算出し、上記最大条件係数
   と、上記配線抵抗が最大のときの遅延値とにより上記セ
   ルの最大遅延時間を算出するセル遅延時間算出手段と、
   上記セル遅延時間算出手段で算出したセルの最小遅延時
   間および最大遅延時間を記憶させたファイルを作成する
   遅延時間ファイル作成手段とを有するものであることを
   特徴とする論理回路のシミュレーション装置。
3. 【請求項３】 請求項１または２記載の論理回路のシミ
   ュレーション装置において、 上記論理シミュレータは、論理シミュレーションを実行
   する手段と、動作タイミング検証を行うべきセルの基準
   となる動作時期の値を記憶しているタイミングチェック
   値記憶手段と、上記セルの動作時期が所要の動作時期を
   満たしているかを比較，判定する動作時期比較判定手段
   とを有し、 その上記動作タイミング検証は、上記論理シミュレーシ
   ョンの実行中、データ端子とクロック端子とを有するフ
   リップフロップに対し、上記データ端子およびクロック
   端子の前段に接続された２つのセルにそれぞれ上記２つ
   の遅延値を適用し、上記フリップフロップの動作時期を
   シミュレーションすることによりそのセットアップ時間
   およびホールド時間と、上記タイミングチェック値記憶
   手段のそれらとを比較し、それぞれ所要の動作時期を満
   たしているかを判定するものであることを特徴とする論
   理回路のシミュレーション装置。
4. 【請求項４】 請求項３記載の論理回路のシミュレーシ
   ョン装置において、 上記論理シミュレータにおける上記動作タイミング検証
   は、上記２つの遅延値を、上記データ端子の前段の１つ
   のセル，および上記クロック端子の前段に接続するセル
   から入力バッファの次段に接続するセルまでの全てのセ
   ルに対して適用し、行うものであることを特徴とする論
   理回路のシミュレーション装置。