JPH0756514Y2 - Ｌｓｉテストシステム - Google Patents

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、被試験対象（IC,LSIなど）に入力パターンを
入力し、被試験対象からの出力を期待値と比較し、比較
結果により被試験対象の良否を判定するLSIテストシス
テムに関し、特にコンパレータ回路の回路規模縮小に関
するものである。

〈従来の技術〉 LSIテストシステムは、被試験対象に入力パターンを入
力し、被試験対象からの出力を期待値と比較して、被試
験対象からの出力信号が期待値と一致したならば良品と
判定し、不一致ならば不良品と判定することにより被試
験対象の試験を行っている。ここで、入力パターンと期
待値とは、電圧レベルによるハイレベルとローレベルの
組合せ情報からなり、被試験対象の機能によって決まる
ものである。そして、入力パターンと期待値とは一対を
なすものであり、入力パターンに対応して、被試験対象
が出力すると予測される値により期待値も決まる。

このようなLSIテストシステムにおける被試験対象から
の信号と期待値との比較構成を以下に示す。

第３図は従来のLSIテストシステムのコンパレータ回路
の構成を示した図である。

図において、１は信号出力回路で、被試験対象であるデ
バイスからの信号を出力する。２は差動出力コンパレー
タ（以後、HIGHコンパレータと称する）で、信号出力回
路１からの信号とハイレベルのリファレンス電圧（Vref
H）と比較し、結果を出力する。すなわち、HIGHコンパ
レータ２は、デバイスの出力する信号がハイレベルの信
号であるかどうかの判定を行う。３は差動出力コンパレ
ータ（以後、LOWコンパレータと称する）で、信号出力
回路１からの信号とローレベルのリファレンス電圧（Vr
efL）と比較し、結果を出力する。すなわち、LOWコンパ
レータ３は、デバイスの出力する信号がローレベルの信
号であるかどうかの判定を行う。４は比較回路で、HIGH
コンパレータ２とLOWコンパレータ３の比較結果を入力
し、期待値と比較する。５は判定回路で、判定ストロー
ブのタイミングで、比較回路４の比較結果を保持し、判
定結果として出力する。

上記の装置の動作を以下で説明する。

第４図は、第３図の装置のタイミングチャートである。

図において、（ａ）は信号出力回路１が出力する入力信
号波形、（ｂ）はHIGHコンパレータ２の出力、（ｃ）は
LOWコンパレータ３の出力、（ｄ）は判定回路５が出力
する判定結果である。

デバイスから信号を受けて、信号出力回路１が信号を出
力する。そして、HIGHコンパレータ２は、信号出力回路
１からの信号がVrefHを超えるときは、デバイスの出力
信号をハイレベルの信号として、ハイレベルの信号を出
力し、超えないときは、デバイスの出力する信号はハイ
レベルの信号でないとして、ローレベルとする。LOWコ
ンパレータ３は、信号出力回路１からの信号がVrefLを
超えるときは、デバイスの出力信号をローレベルの信号
ないとして、ローレベルの信号を出力し、超えないとき
は、デバイスの出力信号をローレベルの信号として、ハ
イレベルの信号を出力する。このHIGHコンパレータ２あ
るいはLOWコンパレータ３の比較結果と期待値とにより
比較回路４が比較を行う。判定回路５は比較回路４の比
較結果を入力し、判定ストローブのタイミングで比較結
果を保持し、判定結果として出力する。

次に比較回路４の動作について詳細に説明する。

例えば、図において、t1までの区間で期待値がローレベ
ルのとき、比較回路４はLOWコンパレータ３の出力を選
択する。そして、LOWコンパレータ３の出力がハイレベ
ルであるので、期待値とデバイスの出力が一致したとし
て、比較回路４は一致信号である“Pass"信号を出力す
る。

t1からt2までの区間では、HIGHコンパレータ2,LOWコン
パレータ３の出力は両方ともにローレベルとなるので、
デバイスの出力信号はハイレベル，ローレベルのどちら
とも判定されない。これにより、比較回路４がどちらの
コンパレータの出力を選択しても、つまり、期待値がハ
イレベル，ローレベルのどちらの場合でも、比較結果は
一致しないので、不一致信号である“Fail"信号を出力
する。

t2からt3までの区間で、期待値がハイレベルのとき、比
較回路４はHIGHコンパレータ２の出力を選択する。そし
て、HIGHコンパレータ３の出力がハイレベルであるの
で、期待値とデバイスの出力が一致したとして、比較回
路４は一致信号である“Pass"信号を出力する。

t3からt4までの区間は、t1からt2までの区間と同様に、
HIGHコンパレータ2,LOWコンパレータ３の出力は両方と
もにローレベルとなるので、デバイスの出力信号はハイ
レベル，ローレベルのどちらとも判定されない。これに
より、比較回路４がどちらのコンパレータの出力を選択
しても、つまり、期待値がハイレベル，ローレベルのど
ちらの場合でも、比較結果は一致しないので、不一致信
号である“Fail"信号を出力する。

t4以降の区間で、期待値がローレベルのとき、t1までの
区間と同様に、比較回路４はLOWコンパレータ３の出力
を選択する。そして、LOWコンパレータ３の出力がハイ
レベルであるので、期待値とデバイスの出力が一致した
として、比較回路４は一致信号である“Pass"信号を出
力する。

〈考案が解決しようとする課題〉 このようにLSIテストシステムでは、被試験対象からの
信号がハイレベルかどうかを検出するHIGHコンパレータ
２と、被試験対象からの信号がローレベルかどうかを検
出するLOWコンパレータ３とが必要であり、２つのコン
パレータ間に特性差が生じ、正確な判定ができないとい
う問題点があった。また、コンパレータが２個必要でコ
ストがかかってしまう。

本考案は、このような問題点を解決するためになされた
もので、１個のコンパレータで、被試験対象が出力する
信号がハイレベルかローレベルかの判定ができ、回路規
模が縮小されるLSIテストシステムを提供することを目
的とする。

〈課題を解決するための手段〉 本考案は、 被試験対象に入力パターンを入力し、被試験対象からの
出力を期待値と比較し、比較結果により被試験対象の良
否を判定するLSIテストシステムにおいて、 前記期待値がハイレベルのときはハイレベルの検出を行
う電圧を出力し、ローレベルのときはローレベルの検出
を行う電圧を出力する切り替え回路と、 この切り替え回路が出力する電圧と、前記被試験対象が
出力する信号とを比較し、比較結果をハイレベル検出信
号とし、比較結果の反転出力をローレベル検出信号とし
て出力するコンパレータと、 このコンパレータの信号を入力し、期待値がハイレベル
のときは、ハイレベル検出信号が出力されたときに期待
値と一致とし、期待値がローレベルのときは、ローレベ
ル検出信号が出力されたときに期待値と一致する比較回
路と、 を有することを特徴とするものである。

〈作用〉 本考案においては、切り替え回路が期待値に従ってハイ
レベルあるいはローレベルの検出を行う電圧を選択して
出力する。そして、コンパレータは、切り替え回路から
の電圧と、被試験対象が出力する信号とを比較し、ハイ
レベル検出信号とローレベル検出信号とを出力する。比
較回路は、期待値がハイレベルのときは、ハイレベル検
出信号が出力されたときに期待値と一致とし、期待値が
ローレベルレベルのときは、ローレベル検出信号が出力
されたときに期待値と一致する。

〈実施例〉 以下図面を用いて、本考案の一実施例を詳細に説明す
る。

第１図は、本考案に係わるLSIテストシステムのコンパ
レータ回路の一実施例を示した構成図である。第１図
で、第３図と同一のものは同一符号を付し、説明を省略
する。

図において、７は切り替え回路であるリファレンス電圧
切り替えスイッチで、図示しない回路からの期待値を入
力し、期待値がハイレベルのときはハイレベルの検出を
行う電圧（VrefH）を出力し、ローレベルのときはロー
レベルの検出を行う電圧（VrefL）を出力する。８はコ
ンパレータで、リファレンス電圧切り替えスイッチ７が
出力する電圧と、信号出力回路１が出力する信号とを比
較し、、比較結果をハイレベル検出信号（CMPH）とし、
比較結果の反転出力をローレベル検出信号（CMPL）とし
て出力する。比較回路４は、コンパレータ８の信号を入
力し、期待値がハイレベルのときは、ハイレベル検出信
号が検出されたとき、つまり、ハイレベルのときに期待
値と一致とし、期待値がローレベルのときは、ローレベ
ル検出信号が検出されたとき、つまり、ハイレベルのと
きに期待値と一致する。

このような装置の動作を以下で説明する。

第２図は、第１図の装置のタイミングチャートである。

図において、（ａ）は信号出力回路１が出力するコンパ
レータ８への入力信号eiの波形、（ｂ）はコンパレータ
８が出力するハイレベル検出信号（CMPH）、（ｃ）コン
パレータ８が出力するローレベル検出信号（CMPL）、
（ｄ）は期待値、（ｅ）は判定回路５に入力される判定
ストローブ信号、（ｆ）は判定回路５が出力する判定結
果である。

以下、図に示されるA,B,Cサイクルごとに説明する。

Ａサイクルにおいて、期待値がローレベルで、リファレ
ンス電圧切り替えスイッチ７はリファレンス電圧VrefL
を選択し、コンパレータ８に出力する。コンパレータ８
は入力信号eiとリファレンス電圧VrefLとを比較する。
その結果、ei＜VrefLであるから、CMPHはローレベル、C
MPLはハイレベルの信号を出力する。比較回路４は期待
値がローレベルであるので、CMPLを選択する。CMPLがハ
イレベルであるので、期待値とデバイスの出力が一致し
たとして、一致信号である“Pass"信号を出力する。そ
して、判定回路５が判定ストローブのタイミングで、
“Pass"信号を保持し、判定結果として出力する。

Ｂサイクルにおいて、期待値がハイレベルになり、リフ
ァレンス電圧切り替えスイッチ７はリファレンス電圧を
VrefLからVrefHに切り替え、コンパレータ８に出力す
る。コンパレータ８は入力信号eiとリファレンス電圧Vr
efHとを比較する。その結果、ei＜VrefHであるから、CM
PHはローレベル、CMPLはハイレベルの信号を出力する。
比較回路４は期待値がハイレベルであるので、CMPHを選
択する。CMPHがローレベルであるので、期待値とデバイ
スの出力が不一致であるとして、不一致信号である“fa
il"信号を出力する。そして、判定回路５が判定ストロ
ーブのタイミングで、“fail"信号を保持し、判定結果
として出力する。

Ｃサイクルにおいて、期待値は変化せずに、入力信号ei
が変化し、リファレンス電圧VrefHを越えると、コンパ
レータ８の出力が変化し、CMPHはハイレベル、CMPLはロ
ーレベルとなる。これにより、期待値（ハイレベル）と
デバイスの出力が一致することになり、比較回路４は一
致信号である“Pass"信号を出力する。そして、判定回
路５が判定ストローブのタイミングで、“Pass"信号を
保持し、判定結果として出力する。

このように、期待値に伴ってリファレンス電圧切り替え
スイッチ７が、コンパレータ８に比較する電圧を切り替
える構成にし、１つのコンパレータでデバイスの出力信
号のハイレベルとローレベルの検出ができるので、回路
規模を縮小させることができる。特にLSIテストシステ
ムでは、被試験対象のピン毎にコンパレータが必要とさ
れるので、効果が大きい。

また、コンパレータが１個となるために、HIGH側とLOW
側のコンパレータとによる特性差がなくなる。

さらに、被試験対象が高速MOSロジックデバイスのとき
は、負荷容量で動作スピードが制限されるので低入力容
量化を図らなければならないが、コンパレータを１個と
したために入力容量を小さくすることができる。

〈考案の効果〉 以上詳細に説明したように本考案は、以下のような効果
がある。

期待値に伴って切り替え回路が、コンパレータが比較す
る電圧を切り替える構成にし、１つのコンパレータで被
試験対象の出力信号のハイレベルとローレベルの検出が
できるので、回路規模を縮小させることができる。特に
LSIテストシステムでは、被試験対象のピン毎にコンパ
レータが必要とされるので、効果が大きい。

また、コンパレータが１個となるために、HIGH側とLOW
側のコンパレータとによる特性差がなくなる。

さらに、被試験対象が高速MOSロジックデバイスのとき
は、負荷容量て動作スピードが制限されるので低入力容
量化を図らなければならないが、コンパレータを１個と
したために入力容量を小さくすることができる。

【図面の簡単な説明】

第１図は本考案に係わるLSIテストシステムのコンパレ
ータ回路の一実施例を示した構成図、第２図は第１図の
装置のタイミングチャート、第３図は従来のLSIテスト
システムのコンパレータ回路の構成を示した図、第４図
は第３図の装置のタイミングチャートである。 １…信号出力回路、４…比較回路、５…判定回路 ７…リファレンス電圧切り替えスイッチ、８…コンパレ
ータ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】被試験対象に入力パターンを入力し、被試
   験対象からの出力を期待値と比較し、比較結果により被
   試験対象の良否を判定するLSIテストシステムにおい
   て、 前記期待値がハイレベルのときはハイレベルの検出を行
   う電圧を出力し、ローレベルのときはローレベルの検出
   を行う電圧を出力する切り替え回路と、 この切り替え回路が出力する電圧と、前記被試験対象が
   出力する信号とを比較し、比較結果をハイレベル検出信
   号とし、比較結果の反転出力をローレベル検出信号とし
   て出力するコンパレータと、 このコンパレータの信号を入力し、期待値がハイレベル
   のときは、ハイレベル検出信号が出力されたときに期待
   値と一致とし、期待値がローレベルのときは、ローレベ
   ル検出信号が出力されたときに期待値と一致とする比較
   回路と、 を有することを特徴とするLSIテストシステム。