JPH0753198Y2 - Microcomputer - Google Patents
MicrocomputerInfo
- Publication number
- JPH0753198Y2 JPH0753198Y2 JP1987159510U JP15951087U JPH0753198Y2 JP H0753198 Y2 JPH0753198 Y2 JP H0753198Y2 JP 1987159510 U JP1987159510 U JP 1987159510U JP 15951087 U JP15951087 U JP 15951087U JP H0753198 Y2 JPH0753198 Y2 JP H0753198Y2
- Authority
- JP
- Japan
- Prior art keywords
- rom
- instruction
- program
- power
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、不揮発性メモリ、例えばEEP−ROMやEP−ROM
を内蔵したワンチップマイクロコンピュータに関する。[Detailed Description of the Invention] (a) Field of Industrial Application The present invention relates to a non-volatile memory such as an EEP-ROM or an EP-ROM.
One-chip microcomputer with built-in
（ロ）従来の技術 通常ワンチップマイクロコンピュータには、データを記
憶するRAMとプログラムが固定的に格納されるROMを内蔵
しており、予め作成されたプログラムをワンチップマイ
クロコンピュータを製造する段階でマスクによりROM内
に書き込んでいる。(B) Conventional technology Normally, a one-chip microcomputer has a built-in RAM for storing data and a ROM in which a program is fixedly stored, and a pre-created program is used at the stage of manufacturing the one-chip microcomputer. It is written in ROM with a mask.
ところが、一度書き込まれたプログラムは、変更するこ
とが不可能であり、初めからマスクを作り替えなければ
ならなかった。そこで、マイクロコンピュータ内にROM
の代りにEP−ROMあるいはEEP−ROMを内蔵し、これらのE
P−ROMやEEP−ROMにプログラムを格納するワンチップマ
イクロコンピュータが実現されている。このマイクロコ
ンピュータを使用すれば、一度書き込んだプログラムを
容易に変更することが可能となる。However, it is impossible to change the program once written, and the mask had to be recreated from the beginning. Therefore, ROM in the microcomputer
Built-in EP-ROM or EEP-ROM instead of
One-chip microcomputers that store programs in P-ROM and EEP-ROM have been realized. By using this microcomputer, the program once written can be easily changed.
（ハ）考案が解決しようとする問題点 しかしながら、上述したEP−ROMあるいはEEP−ROMは、
最低動作電圧が3.0Vと高く、且つ、消費電力が大きい欠
点がある。このようなEP−ROMあるいはEEP−ROMを内蔵
したマイクロコンピュータは、ビデオテープレコーダ
（VTR）、オーディオ機器、電子炊飯ジャー、温風暖房
機等のタイマー機能を有するものには適していない。理
由は、停電時にも計時動作を行わせるために、マイクロ
コンピュータの電源をバックアップする必要があるた
め、消費電力の大きいEP−ROMあるいはEEP−ROM内蔵の
マイクロコンピュータでは、バックアップ電源を電圧が
高く且つ容量の大きいものとしなければならず、大型化
してしまうからであった。(C) Problems to be solved by the invention However, the above-mentioned EP-ROM or EEP-ROM is
It has the drawback that the minimum operating voltage is as high as 3.0V and the power consumption is large. Such a microcomputer incorporating an EP-ROM or EEP-ROM is not suitable for a video tape recorder (VTR), an audio device, an electronic rice cooker, a warm air heater, or the like having a timer function. The reason is that the power supply of the microcomputer needs to be backed up in order to perform the timekeeping operation even in the event of a power failure. This is because the capacity must be large and the size will increase.
（ニ）問題点を解決するための手段 本考案は上述した点に鑑みて創作されたものであり、プ
ログラムカウンタでアドレス指定される不揮発性メモリ
と、該不揮発性メモリのアドレスとは異なったアドレス
で前記プログラムカウンタでアドレス指定されるROM
と、前記不揮発性メモリあるいは前記ROMから読み出さ
れた命令コードを保持するインストラクションレジスタ
と、該インストラクションレジスタに保持された命令コ
ードに応じた制御信号を発生するインストラクションデ
コーダと、該インストラクションデコーダから所定命令
コードに応じて出力される制御信号に基いて前記不揮発
性メモリの電源を遮断する手段とを備えることにより、
停電時に不揮発性メモリの電源を遮断することで、低電
圧及び低消費電力で動作するマイクロコンピュータを提
供するものである。(D) Means for Solving the Problems The present invention was created in view of the above-mentioned points, and the nonvolatile memory addressed by the program counter and the address different from the address of the nonvolatile memory. ROM addressed by the program counter at
An instruction register for holding an instruction code read from the nonvolatile memory or the ROM, an instruction decoder for generating a control signal according to the instruction code held in the instruction register, and a predetermined instruction from the instruction decoder. By including means for cutting off the power supply of the nonvolatile memory based on the control signal output according to the code,
The present invention provides a microcomputer that operates at low voltage and low power consumption by cutting off the power supply of a non-volatile memory at the time of power failure.
（ホ）作用 上述の手段によれば、マイクロコンピュータが停電を検
出したとき、アドレスカウンタがROMに格納されたプロ
グラムをアドレス指定することでROMに格納された所定
命令が実行され、不揮発性メモリの電源が遮断される。
一方、停電中に必要な動作は、ROMに格納されたプログ
ラムを読み出すことによって為されるため、低電圧、且
つ、低消費電力の動作となる。これにより、バックアッ
プ電源の小型化が図れる。(E) Operation According to the above-mentioned means, when the microcomputer detects a power failure, the address counter addresses the program stored in the ROM to execute the predetermined instruction stored in the ROM, and the nonvolatile memory The power is cut off.
On the other hand, the operation required during the power failure is performed by reading the program stored in the ROM, so that the operation has low voltage and low power consumption. As a result, the backup power supply can be downsized.
（ヘ）実施例 第１図は本考案の実施例を示すブロック図であり、
（１）はEP−ROM、（２）はROM、（３）はプログラムカ
ウンタ、（４）はインストラクションレジスタ、（５）
はインストラクションデコーダ、（６）はＲ−SFF、
（７）は割込み制御回路である。(F) Embodiment FIG. 1 is a block diagram showing an embodiment of the present invention.
(1) EP-ROM, (2) ROM, (3) program counter, (4) instruction register, (5)
Is an instruction decoder, (6) is R-SFF,
(7) is an interrupt control circuit.
EP−ROM（１）は、周知の如く、電気的にプログラム可
能で紫外線によって消去できるものであり、動作電圧は
5.0Vで消費電流は10mA程度必要である。一方、ROM
（２）は、マイクロコンピュータの製造時にマスクによ
ってプログラムされるもので、動作電圧は1.0V以上で、
消費電流は数〜10μＡ程度である。このEP−ROM（１）
及びROM（２）は、プログラムカウンタ（３）でアドレ
ス指定されるプログラムメモリ領域を形成しており、EP
−ROM（１）は、アドレス「０」〜「ｍ」まで、ROM
（２）はアドレス「ｍ＋１」〜「ｎ」となっている。通
電状態で行うためのプログラムは、EP−ROM（１）に格
納され、停電状態で行うためのプログラム、例えば、計
時動作のためのプログラムは、ROM（２）に格納され
る。As is well known, EP-ROM (1) is electrically programmable and can be erased by ultraviolet light, and its operating voltage is
At 5.0V, current consumption is about 10mA. Meanwhile, ROM
(2) is programmed by a mask when the microcomputer is manufactured, and the operating voltage is 1.0 V or more,
The current consumption is about several to 10 μA. This EP-ROM (1)
And ROM (2) form a program memory area addressed by the program counter (3)
-ROM (1) is ROM from address "0" to "m"
(2) has addresses "m + 1" to "n". The program for performing in the energized state is stored in the EP-ROM (1), and the program for performing in the power failure state, for example, the program for timing operation is stored in the ROM (2).
EP−ROM（１）及びROM（２）の出力は、インストラクシ
ョンバス（８）に接続され、読み出された命令コード
は、インストラクションレジスタ（４）に保持される。
インストラクションレジスタ（４）は、実行中の命令コ
ードを保持するためのレジスタである。インストラクシ
ョンデコーダ（５）は、インストラクションレジスタ
（４）に保持された命令コードに対応して各種の制御信
号を出力する。また、本実施例に係わる命令には、EP−
ROM（１）の電源をオン及びオフする命令EPROMSET、及
びEPROMRESETが設けられており、インストラクションデ
コーダ（５）は、命令EPROMSETに対応して制御信号SET
を出力し、命令EPROMRESETに対応して制御信号RESETを
出力する。制御信号SETは、Ｒ−SFF（６）のセット入力
Ｓに印加され、制御信号RESETは、Ｒ−SFF（６）のリセ
ット入力Ｒに印加される。Ｐ−RFF（６）は、EP−ROM
（１）に電源VDDを供給するＰチャンネル型のMOSFET
（９）を制御している。即ち、Ｒ−SFF（６）がセット
されると出力によりMOSFET（９）がオンしてEP−ROM
（１）に電源が供給され、Ｒ−SFF（６）がリセットさ
れるとMOSFET（９）がオフしてEP−ROM（１）の電源が
遮断される。The outputs of the EP-ROM (1) and ROM (2) are connected to the instruction bus (8), and the read instruction code is held in the instruction register (4).
The instruction register (4) is a register for holding the instruction code being executed. The instruction decoder (5) outputs various control signals corresponding to the instruction code held in the instruction register (4). In addition, the instructions related to the present embodiment include EP-
Instructions EPROMSET and EPROMRESET for turning on and off the power of the ROM (1) are provided, and the instruction decoder (5) corresponds to the instruction EPROMSET and outputs a control signal SET.
And the control signal RESET corresponding to the instruction EPROM RESET. The control signal SET is applied to the set input S of R-SFF (6), and the control signal RESET is applied to the reset input R of R-SFF (6). P-RFF (6) is EP-ROM
P-channel type MOSFET that supplies power supply V DD to (1)
(9) is controlled. That is, when R-SFF (6) is set, the output turns on the MOSFET (9) and the EP-ROM
When the power is supplied to (1) and the R-SFF (6) is reset, the MOSFET (9) is turned off and the power of the EP-ROM (1) is cut off.
割込み制御回路（７）は、外部の割込み端子▲▼
に割込み要求信号が印加されたとき、プログラムカウン
タ（３）にROM（２）の所定アドレスを指定するデータ
をプリセットする機能を有する。もちろんプログラムカ
ウンタ（３）は、インストラクションデコーダ（５）に
よって制御され、命令で指定されるアドレスがプリセッ
トされる。The interrupt control circuit (7) has an external interrupt terminal ▲ ▼
When an interrupt request signal is applied to, the program counter (3) has a function of presetting data designating a predetermined address of the ROM (2). Of course, the program counter (3) is controlled by the instruction decoder (5), and the address designated by the instruction is preset.
第２図に停電時に於けるプログラムの流れを示す。割込
み端子▲▼にAC電源を整流して得られる直流電圧
を印加しておくことにより、停電すると割込み端子▲
▼の電圧が低下し接地レベルになる。これにより、
割込み制御回路（７）に割込み要求が印加される。もち
ろん、停電した場合にはバックアップ電源（図示されて
いない）から電源が供給される。割込み制御回路（７）
は、プログラムカウンタ（３）にROM（２）の所定アド
レスをプリセットするため、命令コードはROM（２）の
所定アドレスから読み出される。この命令をEPROMRESET
とすることにより、EP−ROM（１）の電源が遮断され
る。次に、ROM（２）内に格納されたプログラム、例え
ば、計時プログラムが実行される。更に、入力端子に整
流して得た直流電圧を印加しておき、この入力端子のレ
ベルを判定することにより電源が復帰したか否かを検出
する。電源復帰が検出されると、命令EPROMSETを実行し
て、EP−ROM（１）の電源を供給し、EP−ROM（１）の所
定アドレスへジャンプする。その後は、EP−ROM（１）
内に格納された通常動作のプログラムを実行する。もち
ろん、計時動作は、ROM（２）内の計時プログラムを読
み出して行う。Figure 2 shows the program flow at the time of power failure. By applying a DC voltage obtained by rectifying AC power to the interrupt terminal ▲ ▼, if there is a power failure, the interrupt terminal ▲
The voltage at ▼ drops to the ground level. This allows
An interrupt request is applied to the interrupt control circuit (7). Of course, in case of a power failure, power is supplied from a backup power supply (not shown). Interrupt control circuit (7)
Presets a predetermined address of the ROM (2) in the program counter (3), the instruction code is read from the predetermined address of the ROM (2). EPROM RESET this instruction
By doing so, the power of the EP-ROM (1) is cut off. Next, a program stored in the ROM (2), for example, a time counting program is executed. Furthermore, a DC voltage obtained by rectification is applied to the input terminal, and the level of this input terminal is determined to detect whether or not the power supply is restored. When the restoration of power is detected, the instruction EPROMSET is executed to supply power to EP-ROM (1) and jump to a predetermined address of EP-ROM (1). After that, EP-ROM (1)
Execute the normal operation program stored in. Of course, the timing operation is performed by reading the timing program in the ROM (2).
このように、プログラムを格納しているEP−ROM（１）
の電源をROM（２）内に格納された命令で遮断及び供給
の制御ができるので、停電時にEP−ROM（１）で消費す
る電流がなくなり、バックアップ電源が低電圧及び低容
量となる。In this way, the EP-ROM (1) that stores the program
Since the power supply of can be cut off and the supply can be controlled by the instruction stored in the ROM (2), the current consumed by the EP-ROM (1) at the time of power failure is eliminated, and the backup power supply has a low voltage and a low capacity.
尚、本実施例では、EP−ROM（１）の電源を直接制御す
るものであったが、EP−ROM（１）内のセンスアンプの
電流路を遮断して不動作状態にし、消費電力の低減を図
っても良い。Although the power source of the EP-ROM (1) is directly controlled in the present embodiment, the current path of the sense amplifier in the EP-ROM (1) is cut off to make it inoperative so that the power consumption is reduced. You may reduce.
（ト）考案の効果 上述の如く本考案によれば、停電時に低電圧及び低消費
電力で動作させることのできる不揮発性メモリ内蔵のマ
イクロコンピュータが得られるもので、バックアップ電
源が小型化できる利点を有している。(G) Effect of the Invention As described above, according to the present invention, a microcomputer with a built-in non-volatile memory that can operate at low voltage and low power consumption in the event of a power failure can be obtained, and the backup power supply can be miniaturized. Have
第１図は本考案の実施例を示すブロック図、第２図はプ
ログラムの流れを示すフロー図である。 （１）……EP−ROM、（２）……ROM、（３）……プログ
ラムカウンタ、（４）……インストラクションレジス
タ、（５）……インストラクションデコーダ、（６）…
…Ｒ−SFF、（７）……割込み制御回路、（８）……イ
ンストラクションバス、（９）……ＰチャンネルMOSFE
T。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a flow chart showing the flow of a program. (1) ... EP-ROM, (2) ... ROM, (3) ... program counter, (4) ... instruction register, (5) ... instruction decoder, (6) ...
... R-SFF, (7) ... interrupt control circuit, (8) ... instruction bus, (9) ... P-channel MOSFE
T.
Claims (1)
るプログラムカウンタと、 該プログラムカウンタでアドレス指定され、通電状態に
実行されるプログラムが書き込まれた電気的に書き込み
可能な読み出し専用の不揮発性メモリ（EP−ROMあるい
はEEP−ROM等）と、 電源バックアップ状態でも実行されるプログラムが書き
込まれ、前記不揮発性メモリのアドレスとは異なったア
ドレスで前記プログラムカウンタによってアドレス指定
されるリードオンメモリ（ROM）と、 前記不揮発性メモリあるいは前記ROMから読み出された
命令コードを保持するインストラクションレジスタと、 該インストラクションレジスタに保持された命令コード
に応じた制御信号を発生するインストラクションデコー
ダと、 電源遮断時に、前記ROMから読み出された所定の命令コ
ードに応じて前記インストラクションデコーダから出力
される制御信号に基づいて前記不揮発性メモリに流れる
電流を減じ不動作状態にする手段とを備え、 電源のバックアップ状態になった場合には、前記ROMの
動作を維持した状態で前記不揮発性メモリの動作を停止
することにより消費電力を低下することを特徴とするマ
イクロコンピュータ。1. A program counter for designating an address where a program is stored, and an electrically writable read-only nonvolatile memory in which a program addressed by the program counter and executed in an energized state is written. EP-ROM or EEP-ROM) and a read-on memory (ROM) in which a program executed even in the power backup state is written and which is addressed by the program counter at an address different from the address of the nonvolatile memory. An instruction register for holding an instruction code read from the non-volatile memory or the ROM, an instruction decoder for generating a control signal according to the instruction code held in the instruction register, and the ROM when the power is cut off. Predetermined read Means for reducing the current flowing in the non-volatile memory based on a control signal output from the instruction decoder in accordance with the instruction code of 1 to make it inactive, and when the power supply is in a backup state, the ROM A microcomputer characterized in that power consumption is reduced by stopping the operation of the non-volatile memory while maintaining the above operation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987159510U JPH0753198Y2 (en) | 1987-10-19 | 1987-10-19 | Microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987159510U JPH0753198Y2 (en) | 1987-10-19 | 1987-10-19 | Microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0164751U JPH0164751U (en) | 1989-04-25 |
| JPH0753198Y2 true JPH0753198Y2 (en) | 1995-12-06 |
Family
ID=31440786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987159510U Expired - Lifetime JPH0753198Y2 (en) | 1987-10-19 | 1987-10-19 | Microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0753198Y2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014146390A (en) * | 2013-01-28 | 2014-08-14 | Rohm Co Ltd | Semiconductor memory device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6322891B2 (en) * | 2013-02-20 | 2018-05-16 | 日本電気株式会社 | Computer apparatus suitable for intermittent operation and operation method thereof |
-
1987
- 1987-10-19 JP JP1987159510U patent/JPH0753198Y2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014146390A (en) * | 2013-01-28 | 2014-08-14 | Rohm Co Ltd | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0164751U (en) | 1989-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59162695A (en) | Storage device | |
| JPH0753198Y2 (en) | Microcomputer | |
| KR100249329B1 (en) | Microcomputer for preventing error-writing in nonvolatile memory | |
| JPH0537276Y2 (en) | ||
| JPH0131313B2 (en) | ||
| JPS6432302A (en) | Controller for air conditioner | |
| JPH03100848A (en) | Memory back-up device using eeprom | |
| JPH0373015B2 (en) | ||
| JPS60196810A (en) | Numerical control device | |
| JPH1011365A (en) | Protecting circuit for nonvolatile storage device | |
| JP2785997B2 (en) | Power on / off control method for information processing device | |
| JP5052221B2 (en) | Semiconductor integrated circuit | |
| JPH0816480A (en) | Memory card | |
| JPH0343803A (en) | Device controller | |
| JPH0519859Y2 (en) | ||
| JPS6385913A (en) | Automatic power source control system | |
| JPS6222116B2 (en) | ||
| GB2190769A (en) | Heating control system | |
| JPH04267448A (en) | Microcomputer | |
| JPH06150028A (en) | Microcomputer | |
| JPH01158314A (en) | Electronic measuring instrument | |
| JPS61163423A (en) | Processing unit with backup power feeding for memory | |
| JPH0675866A (en) | Memory control circuit | |
| JPH0218791A (en) | Non-volatile memory control circuit | |
| JPH0634123B2 (en) | Copier control device |