JPH0816480A - Memory card - Google Patents
Memory cardInfo
- Publication number
- JPH0816480A JPH0816480A JP6144833A JP14483394A JPH0816480A JP H0816480 A JPH0816480 A JP H0816480A JP 6144833 A JP6144833 A JP 6144833A JP 14483394 A JP14483394 A JP 14483394A JP H0816480 A JPH0816480 A JP H0816480A
- Authority
- JP
- Japan
- Prior art keywords
- analog switch
- memory card
- diode
- terminal
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
- Storage Device Security (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、データの記録・保持を
行うメモリーカードに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory card for recording / holding data.
【０００２】[0002]
【従来の技術】以下、従来のメモリーカードについて説
明する。2. Description of the Related Art A conventional memory card will be described below.
【０００３】従来のメモリーカードは図２に示すよう
に、電源入力端子１と、この電源入力端子１にそのアノ
ード側が接続された第１のダイオード２と、この第１の
ダイオード２のカソード側に接続された不揮発性メモリ
（以下ＳＲＡＭという）３と、前記第１のダイオード２
のカソード側にそのカソード側が接続された第２のダイ
オード４と、この第２のダイオード４のアノード側に正
電極が接続されるとともに負電極側はグランドに接続さ
れたリチウム電池５とで構成されていた。As shown in FIG. 2, a conventional memory card has a power source input terminal 1, a first diode 2 whose anode side is connected to the power source input terminal 1, and a cathode side of the first diode 2. Connected nonvolatile memory (hereinafter referred to as SRAM) 3 and the first diode 2
A second diode 4 having its cathode side connected to the cathode side thereof and a lithium battery 5 having a positive electrode connected to the anode side of the second diode 4 and a negative electrode side connected to the ground. Was there.
【０００４】以上のように構成されたメモリーカードに
ついて以下にその動作を説明する。メモリーカードを取
り付けた時、電源は電源入力端子１より第１のダイオー
ド２を介してＳＲＡＭ３に供給され、データの読み書き
を行う。The operation of the memory card configured as described above will be described below. When the memory card is attached, power is supplied from the power input terminal 1 to the SRAM 3 via the first diode 2 to read / write data.
【０００５】メモリーカードを取り外した時、電源入力
端子１は開放状態となり、リチウム電池５の電圧は第２
のダイオード４を介してＳＲＡＭ３に供給されＳＲＡＭ
３のデータはメモリーカードを電源供給部から取り外し
ても保持される。When the memory card is removed, the power input terminal 1 is opened and the voltage of the lithium battery 5 becomes the second level.
Is supplied to the SRAM 3 via the diode 4 of
The data of 3 is retained even if the memory card is removed from the power supply.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成では、メモリーカードのデータはメモリ
ーカードを取り外してもほぼ永久に保持されるので、た
とえば、あやまってメモリーカードを盗まれた時等にメ
モリーカードの中のデータを容易に読み出す事ができる
ので機密度の高い重要なデータをこのようなメモリーカ
ードに記憶することは安全面で問題があった。However, in such a conventional configuration, since the data of the memory card is retained almost permanently even if the memory card is removed, for example, when the memory card is stolen by mistake. Since the data in the memory card can be easily read out, there is a safety problem in storing sensitive and important data in such a memory card.
【０００７】本発明はこのような問題点を解決するもの
で、たとえメモリーカードが盗まれた時でも、一定時間
後に、そのメモリーカードに保持されていたデータが消
えるメモリーカードを提供することを目的としたもので
ある。The present invention solves such a problem, and an object of the present invention is to provide a memory card in which the data held in the memory card is erased after a certain time even if the memory card is stolen. It is what
【０００８】[0008]
【課題を解決するための手段】この目的を達成するため
に本発明のメモリーカードは、前記第１のダイオードの
カソード側と前記不揮発性メモリとの間に第１のアナロ
グスイッチを設けるとともに、前記電池の正電極側に一
方の端子が接続された第２のアナログスイッチと、この
第２のアナログスイッチの他方の端子と前記第１のアナ
ログスイッチの制御端子との間に接続された時間設定手
段とを有し、前記電源入力端子と前記第２のアナログス
イッチの制御端子とが接続された構成としたものであ
る。In order to achieve this object, a memory card of the present invention provides a first analog switch between the cathode side of the first diode and the nonvolatile memory, and A second analog switch having one terminal connected to the positive electrode side of the battery, and a time setting means connected between the other terminal of the second analog switch and the control terminal of the first analog switch. And a configuration in which the power supply input terminal and the control terminal of the second analog switch are connected.
【０００９】[0009]
【作用】この構成によりメモリーカードを取り外した
時、電池の電圧は第２のアナログスイッチを介して時間
設定手段の入力端子に供給され、一定時間経過後、前記
時間設定手段の出力端子により第１のアナログスイッチ
がオフ状態となり、不揮発性メモリにリチウム電池の電
圧が供給されなくなるので、メモリーカードに保持され
ていたデータが消える。したがって、たとえメモリーカ
ードが盗まれたとしてもメモリーカードの中のデータま
で盗まれることはない。With this configuration, when the memory card is removed, the voltage of the battery is supplied to the input terminal of the time setting means via the second analog switch, and after a certain period of time, the first terminal is output by the output terminal of the time setting means. The analog switch of is turned off, and the voltage of the lithium battery is not supplied to the non-volatile memory, so that the data held in the memory card is erased. Therefore, even if the memory card is stolen, the data in the memory card is not stolen.
【００１０】[0010]
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。An embodiment of the present invention will be described below with reference to the drawings.
【００１１】図１は、本発明の一実施例におけるメモリ
ーカードのブロック図である。図１において、本発明の
メモリーカードは電源入力端子１１と、この電源入力端
子１１にそのアノード側が接続された第１のダイオード
１２と、この第１のダイオード１２のカソード側に接続
された第１のアナログスイッチ１３と、この第１のアナ
ログスイッチ１３に接続されたＳＲＡＭ１４と、前記第
１のダイオード１２のカソード側にそのカソード側が接
続された第２のダイオード１５と、この第２のダイオー
ド１５のアノード側に正電極が接続されるとともに負電
極側はグランドに接続されたリチウム電池（電池の一例
として用いた）１６とを備えた構成となっている。ま
た、前記電池１６の正電極側には一方の端子が接続され
た第２のアナログスイッチ１７と、この第２のアナログ
スイッチ１７の他方の端子と前記第１のアナログスイッ
チ１２の制御端子との間に接続された時間設定手段１８
とを有するとともに前記電源入力端子１１と前記第２の
アナログスイッチ１７の制御端子とが接続されている。FIG. 1 is a block diagram of a memory card according to an embodiment of the present invention. In FIG. 1, the memory card of the present invention has a power input terminal 11, a first diode 12 whose anode side is connected to this power input terminal 11, and a first diode 12 which is connected to the cathode side of this first diode 12. Of the analog switch 13, the SRAM 14 connected to the first analog switch 13, the second diode 15 whose cathode side is connected to the cathode side of the first diode 12, and the second diode 15 A lithium battery (used as an example of a battery) 16 in which a positive electrode is connected to the anode side and a negative electrode side is connected to the ground is provided. A second analog switch 17 having one terminal connected to the positive electrode side of the battery 16, another terminal of the second analog switch 17 and a control terminal of the first analog switch 12 are provided. Time setting means 18 connected between
And the power supply input terminal 11 and the control terminal of the second analog switch 17 are connected.
【００１２】また、時間設定手段１８の詳細は以下のよ
うになっている。すなわち時間設定手段１８の入力端子
１９と、この入力端子１９に接続されたタイマー回路２
０と、このタイマー回路２０に接続されたカウンタ回路
２１と、このカウンタ回路２１の出力が一方の入力に接
続されたコンパレータ回路２２と、このコンパレータ回
路２２の出力に接続された時間設定手段１８の出力端子
２３と、データ登録入力端子２４と、このデータ登録入
力端子２４と前記コンパレータ回路２２の他方の入力と
の間に接続されたレジスタ回路２５とで構成されてい
る。The details of the time setting means 18 are as follows. That is, the input terminal 19 of the time setting means 18 and the timer circuit 2 connected to this input terminal 19
0, a counter circuit 21 connected to this timer circuit 20, a comparator circuit 22 to which the output of this counter circuit 21 is connected to one input, and a time setting means 18 connected to the output of this comparator circuit 22. It is composed of an output terminal 23, a data registration input terminal 24, and a register circuit 25 connected between the data registration input terminal 24 and the other input of the comparator circuit 22.
【００１３】以上のように構成されたメモリーカードに
ついて、以下にその動作を説明する。The operation of the memory card configured as described above will be described below.
【００１４】メモリーカードを電源供給部（図示せず）
に取り付けた時、電源入力端子１１には外部より電源が
供給され第２のアナログスイッチ１７の制御端子には電
圧が印加される。第２のアナログスイッチ１７は例えば
Ｐチャンネル型ＦＥＴで構成されており、制御端子に電
圧が印加されるので第２のアナログスイッチ１７はオフ
状態になる。A power supply unit (not shown) for the memory card
When it is attached to the power source, the power source input terminal 11 is supplied with power from the outside and a voltage is applied to the control terminal of the second analog switch 17. The second analog switch 17 is composed of, for example, a P-channel type FET, and since a voltage is applied to the control terminal, the second analog switch 17 is turned off.
【００１５】また、電源入力端子１１に供給された電源
は第１のダイオード１２を介して第１のアナログスイッ
チ１３の入力端子に印加される。第１のアナログスイッ
チ１３は例えばＮチャンネル型ＦＥＴで構成されてお
り、制御端子に抵抗１３ａを介して電圧が印加されるの
で第１のアナログスイッチ１３はオン状態になる。The power supplied to the power input terminal 11 is applied to the input terminal of the first analog switch 13 via the first diode 12. The first analog switch 13 is composed of, for example, an N-channel FET, and a voltage is applied to the control terminal via the resistor 13a, so that the first analog switch 13 is turned on.
【００１６】従ってメモリーカードを取り付けた時は、
電源入力端子１１に供給された電源は第１のダイオード
１２、第１のアナログスイッチ１３を介してＳＲＡＭ１
４に供給され、従来例と同様にＳＲＡＭ１４内のデータ
を読み書きできる。Therefore, when the memory card is attached,
The power supplied to the power input terminal 11 is passed through the first diode 12 and the first analog switch 13 to the SRAM 1
4 and can read and write data in the SRAM 14 as in the conventional example.
【００１７】メモリーカードを取り外した時、電源入力
端子１１には外部より電源が供給されなくなり、リチウ
ム電池１６の電圧が第２のダイオード１５を介して第１
のアナログスイッチ１３の制御端子に印加され、第１の
アナログスイッチ１３はオン状態となり、ＳＲＡＭ１４
にリチウム電池１６の電圧が印加され、ＳＲＡＭ１４内
のデータが保持される。When the memory card is removed, power is not supplied to the power input terminal 11 from the outside, and the voltage of the lithium battery 16 becomes the first voltage via the second diode 15.
Is applied to the control terminal of the analog switch 13, the first analog switch 13 is turned on, and the SRAM 14
The voltage of the lithium battery 16 is applied to, and the data in the SRAM 14 is held.
【００１８】また、このとき電源入力端子１１には外部
より電源が供給されなくなるので、第２のアナログスイ
ッチ１７の制御端子は抵抗１７ａを介してグランドに接
地され、第２のアナログスイッチ１７はオン状態にな
る。すると、リチウム電池１６の電圧は時間設定手段１
８の入力端子１９に供給され、タイマー回路２０が動作
し始める。Further, at this time, since power is not supplied from the outside to the power input terminal 11, the control terminal of the second analog switch 17 is grounded via the resistor 17a and the second analog switch 17 is turned on. It becomes a state. Then, the voltage of the lithium battery 16 is set to the time setting means 1
8 is supplied to the input terminal 19, and the timer circuit 20 starts operating.
【００１９】タイマー回路２０は時計用ＩＣ等で構成さ
れ、一定時間（例えば１分）毎にクロックを出力する。
タイマー回路２０から出力されたクロックはカウンタ回
路２１によって計数される。レジスタ回路２５には、あ
る数値を設定しておく。例えば数値の１００をレジスタ
回路２５に設定しておくとカウンタ回路２１によって１
００まで計数されるとコンパレータ回路２２でカウンタ
回路２１での計数値とレジスタ回路２５での設定値１０
０が比較され、カウンタ回路２１の計数値が１００にな
ると時間設定手段１８の出力端子２３に信号が出力さ
れ、第１のアナログスイッチ１３の制御端子に印加され
る。出力端子２３に出力される信号の電位をグランド電
位とすると第１のアナログスイッチ１３はオフ状態とな
り、リチウム電池１６の電圧はＳＲＡＭ１４に供給され
なくなるのでＳＲＡＭ１４内のデータは保持されなくな
る。The timer circuit 20 is composed of a clock IC or the like, and outputs a clock at fixed time intervals (for example, 1 minute).
The clock output from the timer circuit 20 is counted by the counter circuit 21. A certain numerical value is set in the register circuit 25. For example, if a numerical value of 100 is set in the register circuit 25, the counter circuit 21 sets 1
When counted up to 00, the comparator circuit 22 counts the counter circuit 21 and the register circuit 25 sets the value 10
When 0 is compared and the count value of the counter circuit 21 reaches 100, a signal is output to the output terminal 23 of the time setting means 18 and applied to the control terminal of the first analog switch 13. When the potential of the signal output to the output terminal 23 is set to the ground potential, the first analog switch 13 is turned off and the voltage of the lithium battery 16 is not supplied to the SRAM 14, so that the data in the SRAM 14 is not retained.
【００２０】タイマー回路２０から出力されるクロック
の周期を１分とするとメモリーカードを取り外して１０
０分後には第１のアナログスイッチがオフ状態になるの
でＳＲＡＭ１４内のデータは消える。If the period of the clock output from the timer circuit 20 is 1 minute, the memory card is removed and the
After 0 minutes, the first analog switch is turned off, so that the data in the SRAM 14 is erased.
【００２１】以上のように本実施例によればメモリーカ
ードを取り外して１００分後にメモリーカード内のデー
タは消えてしまうのでメモリーカードを盗まれてもメモ
リーカード内のデータを読み出されることがなくなる。As described above, according to this embodiment, the data in the memory card is erased 100 minutes after the memory card is removed, so that the data in the memory card will not be read even if the memory card is stolen.
【００２２】なおデータ登録入力端子２４を介してレジ
スタ回路２５の設定値を任意に設定する事ができるので
メモリーカードを取り外してからメモリーカード内のデ
ータが消えてしまう時間を任意に設定できる。Since the set value of the register circuit 25 can be arbitrarily set through the data registration input terminal 24, the time during which the data in the memory card disappears after the memory card is removed can be arbitrarily set.
【００２３】[0023]
【発明の効果】以上のように、本発明メモリーカードは
第１のダイオードのカソード側と不揮発性メモリとの間
に第１のアナログスイッチを設けるとともに電池の正電
極側に一方の端子が接続された第２のアナログスイッチ
と、この第２のアナログスイッチの他方の端子と前記第
１のアナログスイッチの制御端子との間に接続された時
間設定手段とを有し、電源入力端子と前記第２のアナロ
グスイッチの制御端子とが接続された構成としているの
で、メモリーカードを取り外した時、電池の電圧は第２
のアナログスイッチを介して時間設定手段の入力端子に
供給され、一定時間経過後、前記時間設定手段の出力端
子により第１のアナログスイッチがオフ状態となり不揮
発性メモリに前記電池の電圧が供給されなくなるのでメ
モリーカードに保持されていたデータが消える。したが
って、たとえメモリーカードが盗まれたとしてもメモリ
ーカードの中のデータまで盗まれる事はない。As described above, in the memory card of the present invention, the first analog switch is provided between the cathode side of the first diode and the non-volatile memory, and one terminal is connected to the positive electrode side of the battery. A second analog switch, and time setting means connected between the other terminal of the second analog switch and the control terminal of the first analog switch, the power input terminal and the second analog switch. Since it is configured to be connected to the control terminal of the analog switch of, when the memory card is removed, the voltage of the battery is
Is supplied to the input terminal of the time setting means via the analog switch, and after a lapse of a certain time, the first analog switch is turned off by the output terminal of the time setting means and the voltage of the battery is not supplied to the non-volatile memory. Therefore, the data stored in the memory card will be erased. Therefore, even if the memory card is stolen, the data in the memory card will not be stolen.
【００２４】またデータ登録入力端子によりレジスタ回
路の設定値を任意に設定すればメモリーカードの中のデ
ータが消えるまでの時間を任意に設定できる。Further, if the set value of the register circuit is arbitrarily set by the data registration input terminal, the time until the data in the memory card is erased can be arbitrarily set.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明の一実施例によるメモリーカードのブロ
ック図FIG. 1 is a block diagram of a memory card according to an embodiment of the present invention.
【図２】従来のメモリーカードのブロック図FIG. 2 is a block diagram of a conventional memory card.
１１ 電源入力端子 １２ 第１のダイオード １３ 第１のアナログスイッチ １４ ＳＲＡＭ １５ 第２のダイオード １６ リチウム電池 １７ 第２のアナログスイッチ １８ 時間設定手段 11 power input terminal 12 first diode 13 first analog switch 14 SRAM 15 second diode 16 lithium battery 17 second analog switch 18 time setting means
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｋ 19/10 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location G06K 19/10
Claims (2)
のアノード側が接続された第１のダイオードと、この第
１のダイオードのカソード側に接続された不揮発性メモ
リと、前記第１のダイオードのカソード側にそのカソー
ド側が接続された第２のダイオードと、この第２のダイ
オードのアノード側に正電極が接続されるとともに負電
極側はグランドに接続された電池とを備え、前記第１の
ダイオードのカソード側と前記不揮発性メモリの間に第
１のアナログスイッチを設けるとともに、前記電池の正
電極側に一方の端子が接続された第２のアナログスイッ
チと、この第２のアナログスイッチの他方の端子と前記
第１のアナログスイッチの制御端子との間に接続された
時間設定手段とを有し、前記電源入力端子と前記第２の
アナログスイッチの制御端子とが接続されたメモリーカ
ード。1. A power supply input terminal, a first diode whose anode side is connected to the power supply input terminal, a non-volatile memory connected to the cathode side of the first diode, and a first diode of the first diode. The first diode includes a second diode having a cathode side connected to the cathode side, and a battery having a positive electrode connected to the anode side of the second diode and a negative electrode side connected to the ground. A first analog switch is provided between the cathode side of the battery and the non-volatile memory, and a second analog switch having one terminal connected to the positive electrode side of the battery and the other of the second analog switch. A time setting means connected between a terminal and a control terminal of the first analog switch, the power input terminal and the second analog switch A memory card that is connected to the control terminal.
子と、この入力端子に接続されたタイマー回路と、この
タイマー回路に接続されたカウンタ回路と、このカウン
タ回路の出力が一方の入力に接続されたコンパレータ回
路と、このコンパレータ回路の出力に接続された時間設
定手段の出力端子と、データ登録入力端子と、このデー
タ登録入力端子と前記コンパレータ回路の他方の入力と
の間に接続されたレジスタ回路とを有する請求項１記載
のメモリーカード。2. The time setting means includes an input terminal of the time setting means, a timer circuit connected to the input terminal, a counter circuit connected to the timer circuit, and an output of the counter circuit to one input. Connected to the comparator circuit, the output terminal of the time setting means connected to the output of the comparator circuit, the data registration input terminal, and the data registration input terminal and the other input of the comparator circuit. The memory card according to claim 1, further comprising a register circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6144833A JPH0816480A (en) | 1994-06-27 | 1994-06-27 | Memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6144833A JPH0816480A (en) | 1994-06-27 | 1994-06-27 | Memory card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0816480A true JPH0816480A (en) | 1996-01-19 |
Family
ID=15371504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6144833A Pending JPH0816480A (en) | 1994-06-27 | 1994-06-27 | Memory card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0816480A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000242565A (en) * | 1999-02-19 | 2000-09-08 | Nec Corp | Radio portable terminal |
| JP2006195719A (en) * | 2005-01-13 | 2006-07-27 | Nec Corp | Nonvolatile memory device, nonvolatile memory system, data erasure method, program, and storage medium |
| JP2008242924A (en) * | 2007-03-28 | 2008-10-09 | Casio Comput Co Ltd | Terminal equipment and program |
-
1994
- 1994-06-27 JP JP6144833A patent/JPH0816480A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000242565A (en) * | 1999-02-19 | 2000-09-08 | Nec Corp | Radio portable terminal |
| JP2006195719A (en) * | 2005-01-13 | 2006-07-27 | Nec Corp | Nonvolatile memory device, nonvolatile memory system, data erasure method, program, and storage medium |
| JP2008242924A (en) * | 2007-03-28 | 2008-10-09 | Casio Comput Co Ltd | Terminal equipment and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0151223B1 (en) | Electronic device having ferroelectric memory | |
| JPH07109864B2 (en) | Static RAM | |
| JPH0816480A (en) | Memory card | |
| GB1401101A (en) | Data storage device | |
| US4081664A (en) | Calculator operation time period counter in a combination of electronic timepiece and electronic calculator | |
| JPH0533419B2 (en) | ||
| JPS63172143A (en) | Film counter for camera | |
| JPH05166541A (en) | Discharge device | |
| JPH04124790A (en) | Ram card | |
| JP3053270B2 (en) | Power supply backup method and device | |
| JPH0150926B2 (en) | ||
| JPS62260427A (en) | Nonvolatile counter device | |
| JPH0517082A (en) | Controller for elevator | |
| JPS5958699A (en) | Data storage system of nonvolatile ram | |
| JPS58182575A (en) | Electronic timepiece | |
| JPH0325544A (en) | Memory control circuit | |
| JPH0863204A (en) | Power circuit of nonvolatile memory | |
| JPH023834A (en) | Micro computer system | |
| JP3096371B2 (en) | Information processing apparatus control method | |
| JPH0675866A (en) | Memory control circuit | |
| JPS59168586A (en) | Card incorporating ic | |
| JPH04119413A (en) | Power source backup circuit | |
| JPS5856177B2 (en) | magnetic bubble storage device | |
| JPH0519883A (en) | Electronic equipment | |
| JPS59112188U (en) | program timer |