JPH0752979B2 - 時分割通話路装置 - Google Patents
時分割通話路装置Info
- Publication number
- JPH0752979B2 JPH0752979B2 JP62177902A JP17790287A JPH0752979B2 JP H0752979 B2 JPH0752979 B2 JP H0752979B2 JP 62177902 A JP62177902 A JP 62177902A JP 17790287 A JP17790287 A JP 17790287A JP H0752979 B2 JPH0752979 B2 JP H0752979B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- switch
- multiplex
- primary
- highway
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、時分割交換機の時分割通話路に関する。
本発明は、時分割交換機の通話路において、 １次時間スイッチと２次時間スイッチとの間をそれぞれ
がループ状に接続されたインサータとドロッパの縦続接
続をもつ複数の接続回路を挿入することにより、「Ｔ−
Ｓ−Ｔ」型通話路に比べて拡張を容易に行うことができ
るようにしたものである。
がループ状に接続されたインサータとドロッパの縦続接
続をもつ複数の接続回路を挿入することにより、「Ｔ−
Ｓ−Ｔ」型通話路に比べて拡張を容易に行うことができ
るようにしたものである。
従来、大容量の時分割通話路の構成は１次時間スイッチ
と２次時間スイッチの間に時分割空間スイッチを配置し
たいわゆる「Ｔ−Ｓ−Ｔ」型の構成が一般的に用いられ
ている。第４図にこの構成の概念図を示す。
と２次時間スイッチの間に時分割空間スイッチを配置し
たいわゆる「Ｔ−Ｓ−Ｔ」型の構成が一般的に用いられ
ている。第４図にこの構成の概念図を示す。
なお、時分割交換機ではこの１次時間スイッチの前でマ
ルチプレクサによりＮ多重処理し、２次時間スイッチの
後でＮ多重分離処理を行っており、１次時間スイッチお
よび２次時間スイッチは一般的にはＮ多重時間スイッチ
である。このような処理は、例えば特開昭61-35090号公
報等に示されるように周知である。
ルチプレクサによりＮ多重処理し、２次時間スイッチの
後でＮ多重分離処理を行っており、１次時間スイッチお
よび２次時間スイッチは一般的にはＮ多重時間スイッチ
である。このような処理は、例えば特開昭61-35090号公
報等に示されるように周知である。
しかし、「Ｔ−Ｓ−Ｔ」型通話路で小容量から大容量に
至るまで経済的な容量拡張を実現するビルディングブロ
ック構成を採用しようとすると、空間スイッチを分割す
る必要が生じ、各ビルディングブロック間の接続ケーブ
ル本数は著しく増加し、かつ接続用のハードウェア量も
増加する欠点がある。
至るまで経済的な容量拡張を実現するビルディングブロ
ック構成を採用しようとすると、空間スイッチを分割す
る必要が生じ、各ビルディングブロック間の接続ケーブ
ル本数は著しく増加し、かつ接続用のハードウェア量も
増加する欠点がある。
本発明はこのような欠点を除去するもので、規模拡張に
伴う接続用ハードウェア量の増加が従来例に比べて少な
い時分割通話路を提供することを目的とする。
伴う接続用ハードウェア量の増加が従来例に比べて少な
い時分割通話路を提供することを目的とする。
第一の発明は、ｍ個の１次時間スイッチと、ｍ個の２次
時間スイッチと、上記１次時間スイッチの出力データを
上記２次時間スイッチのいずれかに与える接続手段とを
備えた時分割通話路装置において、上記接続手段は、複
数ｍ個の接続回路とこのｍ個の接続回路をループ状に接
続するｍ多重時分割ハイウェイ伝送路によって構成さ
れ、上記接続回路は、上記１次時間スイッチに対応して
設けられ、この１次時間スイッチの出力データをｍ多重
時分割ハイウェイ上のｍタイムスロットごとの固定タイ
ムスロットに挿入する第１手段と、上記２次時間スイッ
チに対応して設けられ、ｍ多重時分割ハイウェイ上のあ
らかじめ指定するひとつのタイムスロットをｍタイムス
ロット毎に選択し、この選択されたタイムスロット上の
データを分岐して自手段に対応する２次時間スイッチに
与える第二手段とを備え、上記接続回路の上記第一手段
は前段の接続回路の上記第二手段に上記ｍ多重時分割ハ
イウェイ伝送路で接続されたことを特徴とする。
時間スイッチと、上記１次時間スイッチの出力データを
上記２次時間スイッチのいずれかに与える接続手段とを
備えた時分割通話路装置において、上記接続手段は、複
数ｍ個の接続回路とこのｍ個の接続回路をループ状に接
続するｍ多重時分割ハイウェイ伝送路によって構成さ
れ、上記接続回路は、上記１次時間スイッチに対応して
設けられ、この１次時間スイッチの出力データをｍ多重
時分割ハイウェイ上のｍタイムスロットごとの固定タイ
ムスロットに挿入する第１手段と、上記２次時間スイッ
チに対応して設けられ、ｍ多重時分割ハイウェイ上のあ
らかじめ指定するひとつのタイムスロットをｍタイムス
ロット毎に選択し、この選択されたタイムスロット上の
データを分岐して自手段に対応する２次時間スイッチに
与える第二手段とを備え、上記接続回路の上記第一手段
は前段の接続回路の上記第二手段に上記ｍ多重時分割ハ
イウェイ伝送路で接続されたことを特徴とする。
第二の発明は、ｍ個の１次時間スイッチと、ｍ個の２次
時間スイッチと、上記１次時間スイッチの出力データを
上記２次時間スイッチのいずれかに与える接続手段とを
備えた時分割通話路装置において、上記接続手段は、複
数ｍ個の接続回路とこのｍ個の接続回路をループ状に接
続するｍ多重時分割ハイウェイ伝送路によって構成さ
れ、上記接続回路は、上記１次時間スイッチに対応して
設けられ、この１次時間スイッチの出力データをｍ多重
時分割ハイウェイ上のｍタイムスロット毎にあらかじめ
指定するひとつのタイムスロットに挿入する第１手段
と、上記２次時間スイッチに対応して設けられ、ｍ多重
時分割ハイウェイ上の固定タイムスロットをｍタイムス
ロット毎に選択し、この選択されたタイムスロット上の
データを分岐して自手段に対応する２次時間スイッチに
与える第二手段とを備え、上記接続回路の上記第一手段
は前段の接続回路の上記第二手段に上記ｍ多重時分割ハ
イウェイ伝送路で接続されたことを特徴とする。
時間スイッチと、上記１次時間スイッチの出力データを
上記２次時間スイッチのいずれかに与える接続手段とを
備えた時分割通話路装置において、上記接続手段は、複
数ｍ個の接続回路とこのｍ個の接続回路をループ状に接
続するｍ多重時分割ハイウェイ伝送路によって構成さ
れ、上記接続回路は、上記１次時間スイッチに対応して
設けられ、この１次時間スイッチの出力データをｍ多重
時分割ハイウェイ上のｍタイムスロット毎にあらかじめ
指定するひとつのタイムスロットに挿入する第１手段
と、上記２次時間スイッチに対応して設けられ、ｍ多重
時分割ハイウェイ上の固定タイムスロットをｍタイムス
ロット毎に選択し、この選択されたタイムスロット上の
データを分岐して自手段に対応する２次時間スイッチに
与える第二手段とを備え、上記接続回路の上記第一手段
は前段の接続回路の上記第二手段に上記ｍ多重時分割ハ
イウェイ伝送路で接続されたことを特徴とする。
第一の発明では、ｍ個の１次時間スイッチから同じ時間
位置で読出されたデータが順番にｍ多重され、このｍ多
重されたｍ組のデータの中から指定のひとつのデータを
選択分岐する。これによりｍ×１の空間スイッチが実現
される。ｍ組の第１手段と第２手段が時分割多重ハイウ
ェイによって縦続接続されることによりｍ×ｍの空間ス
イッチが実現される。
位置で読出されたデータが順番にｍ多重され、このｍ多
重されたｍ組のデータの中から指定のひとつのデータを
選択分岐する。これによりｍ×１の空間スイッチが実現
される。ｍ組の第１手段と第２手段が時分割多重ハイウ
ェイによって縦続接続されることによりｍ×ｍの空間ス
イッチが実現される。
第二の発明では、ｍ個の１次時間スイッチから指定され
たひとつの時間位置で読出されたデータがｍ多重され、
このｍ多重されたｍ個のデータの中から同じ時間位置の
データを選択分岐して、ｍ×１の空間スイッチを実現
し、ｍ組の接続回路の従属接続によりｍ×ｍの空間スイ
ッチを実現する。
たひとつの時間位置で読出されたデータがｍ多重され、
このｍ多重されたｍ個のデータの中から同じ時間位置の
データを選択分岐して、ｍ×１の空間スイッチを実現
し、ｍ組の接続回路の従属接続によりｍ×ｍの空間スイ
ッチを実現する。
以下、本発明の一実施例を図面に基づき説明する。
第１図は、第一の発明にかかわる第一実施例の構成を示
すブロック構成図である。なお、ここでは１次時間スイ
ッチおよび２次時間スイッチは従来例で説明したように
Ｎ多重時間スイッチであり、多重時分割ハイウェイはＮ
×ｍ時分割ハイウェイであるものとして説明する。
すブロック構成図である。なお、ここでは１次時間スイ
ッチおよび２次時間スイッチは従来例で説明したように
Ｎ多重時間スイッチであり、多重時分割ハイウェイはＮ
×ｍ時分割ハイウェイであるものとして説明する。
この第一実施例は、第１図に示すように、ｍ個のＮ多重
１次時間スイッチPSW1、……、PSWmと、ｍ個のＮ多重２
次時間スイッチSSW1、……、SSWmと、１次時間スイッチ
PSW1、……、PSWmに対応して設けられ、この１次時間ス
イッチPSW1、……、PSWmの出力データをＮ×ｍ多重時分
割ハイウェイ上のＮ個の固定タイムスロットに挿入する
第１手段であるインサータINS1、……、INSmと、２次時
間スイッチSSW1、……、SSWmに対応して設けられ、Ｎ×
ｍ多重時分割ハイウェイ上のあらかじめ指定するタイム
スロットを先頭からｍ個単位のタイムスロット群の中か
ら順次１個ずつ選択し、この選択されたタイムスロット
上のデータを分岐して自手段に対応する２次時間スイッ
チに与える第二手段であるドロッパDRP1、……、DRPmお
よび保持メモリHM1、……、HMmとを備え、第一手段にＮ
×ｍ多重時分割ハイウェイで第二手段を縦続接続したｍ
組の接続回路はＮ×ｍ多重ハイウェイを介してループ状
に接続される。
１次時間スイッチPSW1、……、PSWmと、ｍ個のＮ多重２
次時間スイッチSSW1、……、SSWmと、１次時間スイッチ
PSW1、……、PSWmに対応して設けられ、この１次時間ス
イッチPSW1、……、PSWmの出力データをＮ×ｍ多重時分
割ハイウェイ上のＮ個の固定タイムスロットに挿入する
第１手段であるインサータINS1、……、INSmと、２次時
間スイッチSSW1、……、SSWmに対応して設けられ、Ｎ×
ｍ多重時分割ハイウェイ上のあらかじめ指定するタイム
スロットを先頭からｍ個単位のタイムスロット群の中か
ら順次１個ずつ選択し、この選択されたタイムスロット
上のデータを分岐して自手段に対応する２次時間スイッ
チに与える第二手段であるドロッパDRP1、……、DRPmお
よび保持メモリHM1、……、HMmとを備え、第一手段にＮ
×ｍ多重時分割ハイウェイで第二手段を縦続接続したｍ
組の接続回路はＮ×ｍ多重ハイウェイを介してループ状
に接続される。
すなわち、この実施例は、１次時間スイッチPSW1、…
…、PSWmと、２次時間スイッチSSW1、……、SSWmと、イ
ンサータINS1、……、INSmと、ドロッパDRP1、……、DR
Pmと、多重度Ｎ×ｍの入力ハイウェイHWI1、……、HWIm
と、多重度Ｎ×ｍの出力ハイウェイHWO1、……、HWO
mと、保持メモリHM1、……、HMmとを備える。保持メモ
リHM1、……、HMmのそれぞれは出力ハイウェイHWO1、…
…、HWOm上の選択分岐すべきタイムスロット番号を格納
しており、それぞれ各ドロッパDRP1、……、DRPmに対し
てｍタイムスロット毎に選択すべきタイムスロット番号
を与える。また、第３図に示すように、出力ハイウェイ
HWO1は入力ハイウェイHWI2に、出力ハイウェイHWO2は入
力ハイウェイHWI3に、……、出力ハイウェイHWOm-1は入
力ハイウェイHWImに、出力ハイウェイHWOmは入力ハイウ
ェイHWI1に接続され１つのループを形成する。
…、PSWmと、２次時間スイッチSSW1、……、SSWmと、イ
ンサータINS1、……、INSmと、ドロッパDRP1、……、DR
Pmと、多重度Ｎ×ｍの入力ハイウェイHWI1、……、HWIm
と、多重度Ｎ×ｍの出力ハイウェイHWO1、……、HWO
mと、保持メモリHM1、……、HMmとを備える。保持メモ
リHM1、……、HMmのそれぞれは出力ハイウェイHWO1、…
…、HWOm上の選択分岐すべきタイムスロット番号を格納
しており、それぞれ各ドロッパDRP1、……、DRPmに対し
てｍタイムスロット毎に選択すべきタイムスロット番号
を与える。また、第３図に示すように、出力ハイウェイ
HWO1は入力ハイウェイHWI2に、出力ハイウェイHWO2は入
力ハイウェイHWI3に、……、出力ハイウェイHWOm-1は入
力ハイウェイHWImに、出力ハイウェイHWOmは入力ハイウ
ェイHWI1に接続され１つのループを形成する。
１次時間スイッチPSWk（１≦ｋ≦ｍ）の出力データの伝
送速度と２次時間スイッチSSWk（１≦ｋ≦ｍ）への入力
データの伝送速度は共に入力ハイウェイHWIk（１≦ｋ≦
ｍ）あるいは出力ハイウェイHWOk（１≦ｋ≦ｍ）の伝送
速度の1/mである。
送速度と２次時間スイッチSSWk（１≦ｋ≦ｍ）への入力
データの伝送速度は共に入力ハイウェイHWIk（１≦ｋ≦
ｍ）あるいは出力ハイウェイHWOk（１≦ｋ≦ｍ）の伝送
速度の1/mである。
１次時間スイッチPSWkの出力データはインサータINSkで
Ｎ×ｋからＮ×（ｋ＋１）−１番目のタイムスロットに
挿入される。ドロッパDRPkはＮ×ｍタイムスロット構成
の各フレーム毎に保持メモリHMkから読出されたタイム
スロット指定データに基づき、指定タイムスロットを選
択分岐し、２次時間スイッチSSWkへ送出する。
Ｎ×ｋからＮ×（ｋ＋１）−１番目のタイムスロットに
挿入される。ドロッパDRPkはＮ×ｍタイムスロット構成
の各フレーム毎に保持メモリHMkから読出されたタイム
スロット指定データに基づき、指定タイムスロットを選
択分岐し、２次時間スイッチSSWkへ送出する。
すなわち、入力ハイウェイHWIk上には各１次時間スイッ
チPSW1、……、PSWmから同じ時間位置（同じチャンネル
番号）で読出されたデータが順番にＮ×ｍ多重され、ド
ロッパDRPkでＮ×ｍ多重されたＮ×ｍ個のタイムスロッ
トの先頭からｍ個単位のタイムスロット群の中から任意
の１つのタイムスロットを選択分岐するので、インサー
タINSkとドロッパDRPkの１つのペアでｍ×１の空間スイ
ッチが実現される。したがって、インサータINS1、…
…、INSmとドロッパDRP1、……、DRPmでｍ×ｍの空間ス
イッチが実現され、従来の「Ｔ−Ｓ−Ｔ」型通話路と論
理的に同じ構成になる。
チPSW1、……、PSWmから同じ時間位置（同じチャンネル
番号）で読出されたデータが順番にＮ×ｍ多重され、ド
ロッパDRPkでＮ×ｍ多重されたＮ×ｍ個のタイムスロッ
トの先頭からｍ個単位のタイムスロット群の中から任意
の１つのタイムスロットを選択分岐するので、インサー
タINSkとドロッパDRPkの１つのペアでｍ×１の空間スイ
ッチが実現される。したがって、インサータINS1、…
…、INSmとドロッパDRP1、……、DRPmでｍ×ｍの空間ス
イッチが実現され、従来の「Ｔ−Ｓ−Ｔ」型通話路と論
理的に同じ構成になる。
ここで具体的な例とし、１次時間スイッチおよび２次時
間スイッチの多重度Ｎおよび数量ｍが共に４の場合につ
きインサータとドロッパの動作を第５図を用いて説明す
る。
間スイッチの多重度Ｎおよび数量ｍが共に４の場合につ
きインサータとドロッパの動作を第５図を用いて説明す
る。
第５図において、PSW1の出力データが先頭タイムスロッ
トから順にA0、A1、A2、A3で収容されており、PSW4の出
力データが先頭タイムスロットから順にD0、D1、D2、D3
で収容されている場合を示している。PSW1の出力データ
A0〜A3は、インサータINS1において、16多重のループハ
イウェイ上の先頭タイムスロットから４タイムスロット
毎に順に収容される。PSW4の出力データD0〜D3は、イン
サータINS4において、16多重のループハイウェイ上の４
番目のタイムスロットから４タイムスロット毎に順に収
容される。一方ドロッパDRPでは、先頭から４タイムス
ロット単位のタイムスロット群の中から１つのタイムス
ロットを選択しSSWへの入力データを作り出す。このタ
イムスロットの選択においては、保持メモリHMが用いら
れる。第５図のHM1とHM4のアドレスとそのアドレスに書
かれているデータによりタイムスロットの選択動作は次
のとおりとなる。
トから順にA0、A1、A2、A3で収容されており、PSW4の出
力データが先頭タイムスロットから順にD0、D1、D2、D3
で収容されている場合を示している。PSW1の出力データ
A0〜A3は、インサータINS1において、16多重のループハ
イウェイ上の先頭タイムスロットから４タイムスロット
毎に順に収容される。PSW4の出力データD0〜D3は、イン
サータINS4において、16多重のループハイウェイ上の４
番目のタイムスロットから４タイムスロット毎に順に収
容される。一方ドロッパDRPでは、先頭から４タイムス
ロット単位のタイムスロット群の中から１つのタイムス
ロットを選択しSSWへの入力データを作り出す。このタ
イムスロットの選択においては、保持メモリHMが用いら
れる。第５図のHM1とHM4のアドレスとそのアドレスに書
かれているデータによりタイムスロットの選択動作は次
のとおりとなる。
すなわち、HM1のアドレス１には“1"のデータが書かれ
ているため、ループハイウェイの先頭４タイムスロット
の中から１番目のタイムスロットA0を選択する。次にHM
1のアドレス２には“3"の数字が書かれているため、ル
ープハイウェイの第２群の４タイムスロットの中から３
番目のタイムスロットC1が選択される。以下順にB2、D3
が選択され、SSW1に入力される。HM4も同様にループハ
イウェイから順にC0、B1、A2、D3を選択し、SSW4に入力
するデータを作成していく。
ているため、ループハイウェイの先頭４タイムスロット
の中から１番目のタイムスロットA0を選択する。次にHM
1のアドレス２には“3"の数字が書かれているため、ル
ープハイウェイの第２群の４タイムスロットの中から３
番目のタイムスロットC1が選択される。以下順にB2、D3
が選択され、SSW1に入力される。HM4も同様にループハ
イウェイから順にC0、B1、A2、D3を選択し、SSW4に入力
するデータを作成していく。
なお、前述の第一の実施例に対して、保持メモリHMkを
ドロッパDRPkではなくINSkに接続し、INSkで任意のタイ
ムスロットに挿入できるようにし、ドロッパDRPkではあ
る固定タイムスロットを選択分岐するようにした構成が
第二実施例である。
ドロッパDRPkではなくINSkに接続し、INSkで任意のタイ
ムスロットに挿入できるようにし、ドロッパDRPkではあ
る固定タイムスロットを選択分岐するようにした構成が
第二実施例である。
すなわち、第二実施例は、第２図に示すように、ｍ個の
Ｎ多重１次時間スイッチPSW1、……、PSWmと、ｍ個のＮ
多重２次時間スイッチSSW1、……、SSWmと、上記１次時
間スイッチPSW1、……、PSWmに対応して設けられ、この
１次時間スイッチPSW1、……、PSWmの出力データをＮ×
ｍ多重時分割ハイウェイ上のあらかじめ指定するＮ個の
タイムスロットに挿入する第１手段であるインサータIN
S1、……、INSmおよび保持メモリHM1、……、HMmと、２
次時間スイッチSSW1、……、SSWmに対応して設けられ、
Ｎ×ｍ多重時分割ハイウェイ上のＮ個の固定タイムスロ
ットを選択し、このタイムスロット上のデータを分岐し
て自手段に対応する２次時間スイッチに与える第二手段
であるドロッパDRP1、……、DRPmとを備え、上記第一手
段にｍ多重時分割ハイウェイで上記第二手段を縦続接続
したｍ組の複合手段はＮ×ｍ多重ハイウェイを介してル
ープ状に接続される。
Ｎ多重１次時間スイッチPSW1、……、PSWmと、ｍ個のＮ
多重２次時間スイッチSSW1、……、SSWmと、上記１次時
間スイッチPSW1、……、PSWmに対応して設けられ、この
１次時間スイッチPSW1、……、PSWmの出力データをＮ×
ｍ多重時分割ハイウェイ上のあらかじめ指定するＮ個の
タイムスロットに挿入する第１手段であるインサータIN
S1、……、INSmおよび保持メモリHM1、……、HMmと、２
次時間スイッチSSW1、……、SSWmに対応して設けられ、
Ｎ×ｍ多重時分割ハイウェイ上のＮ個の固定タイムスロ
ットを選択し、このタイムスロット上のデータを分岐し
て自手段に対応する２次時間スイッチに与える第二手段
であるドロッパDRP1、……、DRPmとを備え、上記第一手
段にｍ多重時分割ハイウェイで上記第二手段を縦続接続
したｍ組の複合手段はＮ×ｍ多重ハイウェイを介してル
ープ状に接続される。
本発明は、以上説明したように、１次時間スイッチと２
次時間スイッチの間にインサータとドロッパを設置し、
このインサータとドロッパとの複数個を１つのループ状
に接続することにより、従来の「Ｔ−Ｓ−Ｔ」型通話路
と論理的に同じ構成でありながらビルディングブロック
型の構成が容易に採用でき、接続ケーブルも各ブロック
の増加毎に１本のみ増加するだけであり、ケーブル本数
は大きく削減できる効果がある。さらに、ドロッパの制
御に用いる保持メモリに要求される動作速度は従来の空
間スイッチで用いる保持メモリの動作速度と同一でよ
く、メモリの動作速度の限界に制約されることなくドロ
ッパを高速化できるので、容量の時分割通話路を実現で
きる効果がある。
次時間スイッチの間にインサータとドロッパを設置し、
このインサータとドロッパとの複数個を１つのループ状
に接続することにより、従来の「Ｔ−Ｓ−Ｔ」型通話路
と論理的に同じ構成でありながらビルディングブロック
型の構成が容易に採用でき、接続ケーブルも各ブロック
の増加毎に１本のみ増加するだけであり、ケーブル本数
は大きく削減できる効果がある。さらに、ドロッパの制
御に用いる保持メモリに要求される動作速度は従来の空
間スイッチで用いる保持メモリの動作速度と同一でよ
く、メモリの動作速度の限界に制約されることなくドロ
ッパを高速化できるので、容量の時分割通話路を実現で
きる効果がある。
第１図は第一の発明の実施例の構成を示すブロック構成
図。 第２図は第二の発明の実施例の構成を示すブロック構成
図。 第３図は出力ハイウェイと入力ハイウェイとの接続を示
す接続図。 第４図は従来例の構成を示すブロック構成図。 第５図は第一の発明の実施例の動作を説明する図。 PSW1、……、PSWm……１次時間スイッチ、SSW1、……、
SSWm……２次時間スイッチ、INS1、……、INSm……イン
サータ、DRP1、……、DRPm……ドロッパ、HM1、……、H
Mm……保持メモリ、HWI1、……、HWIm……入力ハイウェ
イ、HWO1、……、HWOm……出力ハイウェイ、SPSW……空
間スイッチ、CC1、CC2、……、CCm……接続回路。
図。 第２図は第二の発明の実施例の構成を示すブロック構成
図。 第３図は出力ハイウェイと入力ハイウェイとの接続を示
す接続図。 第４図は従来例の構成を示すブロック構成図。 第５図は第一の発明の実施例の動作を説明する図。 PSW1、……、PSWm……１次時間スイッチ、SSW1、……、
SSWm……２次時間スイッチ、INS1、……、INSm……イン
サータ、DRP1、……、DRPm……ドロッパ、HM1、……、H
Mm……保持メモリ、HWI1、……、HWIm……入力ハイウェ
イ、HWO1、……、HWOm……出力ハイウェイ、SPSW……空
間スイッチ、CC1、CC2、……、CCm……接続回路。
Claims (2)
- 【請求項１】ｍ個の１次時間スイッチと、ｍ個の２次時
間スイッチと、上記１次時間スイッチの出力データを上
記２次時間スイッチのいずれかに与える接続手段とを備
えた時分割通話路装置において、 上記接続手段は、複数ｍ個の接続回路とこのｍ個の接続
回路をループ状に接続するｍ多重時分割ハイウェイ伝送
路によって構成され、 上記接続回路は、 上記１次時間スイッチに対応して設けられ、この１次時
間スイッチの出力データをｍ多重時分割ハイウェイ上の
ｍタイムスロットごとの固定タイムスロットに挿入する
第１手段と、 上記２次時間スイッチに対応して設けられ、ｍ多重時分
割ハイウェイ上のあらかじめ指定するひとつのタイムス
ロットをｍタイムスロット毎に選択し、この選択された
タイムスロット上のデータを分岐して自手段に対応する
２次時間スイッチに与える第二手段と を備え、 上記接続回路の上記第一手段は前段の接続回路の上記第
二手段に上記ｍ多重時分割ハイウェイ伝送路で接続され
た ことを特徴とする時分割通話路装置。 - 【請求項２】ｍ個の１次時間スイッチと、ｍ個の２次時
間スイッチと、上記１次時間スイッチの出力データを上
記２次時間スイッチのいずれかに与える接続手段とを備
えた時分割通話路装置において、 上記接続手段は、複数ｍ個の接続回路とこのｍ個の接続
回路をループ状に接続するｍ多重時分割ハイウェイ伝送
路によって構成され、 上記接続回路は、 上記１次時間スイッチに対応して設けられ、この１次時
間スイッチの出力データをｍ多重時分割ハイウェイ上の
ｍタイムスロット毎にあらかじめ指定するひとつのタイ
ムスロットに挿入する第１手段と、 上記２次時間スイッチに対応して設けられ、ｍ多重時分
割ハイウェイ上の固定タイムスロットをｍタイムスロッ
ト毎に選択し、この選択されたタイムスロット上のデー
タを分岐して自手段に対応する２次時間スイッチに与え
る第二手段とを備え、 上記接続回路の上記第一手段は前段の接続回路の上記第
二手段に上記ｍ多重時分割ハイウェイ伝送路で接続され
た ことを特徴とする時分割通話路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62177902A JPH0752979B2 (ja) | 1987-07-15 | 1987-07-15 | 時分割通話路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62177902A JPH0752979B2 (ja) | 1987-07-15 | 1987-07-15 | 時分割通話路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6420794A JPS6420794A (en) | 1989-01-24 |
| JPH0752979B2 true JPH0752979B2 (ja) | 1995-06-05 |
Family
ID=16039059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62177902A Expired - Lifetime JPH0752979B2 (ja) | 1987-07-15 | 1987-07-15 | 時分割通話路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752979B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135090A (ja) * | 1984-07-27 | 1986-02-19 | Hitachi Ltd | 時間スイツチバス接続方式 |
-
1987
- 1987-07-15 JP JP62177902A patent/JPH0752979B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6420794A (en) | 1989-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1579470A3 (ru) | Цифрова система св зи | |
| US6285675B1 (en) | ATM cell switching system | |
| US4771420A (en) | Time slot interchange digital switched matrix | |
| KR20010052097A (ko) | 시분할 멀티플렉스 네트워크의 비트스트림 사이에서데이타를 스위칭하기 위한 방법 및 장치 | |
| US4680752A (en) | Time switch in a time division switching network | |
| JPH0548560A (ja) | Ｐｃｍ伝送路におけるデータのフレーム遅延補正方式 | |
| JPH0752979B2 (ja) | 時分割通話路装置 | |
| US20010028652A1 (en) | ATM cell switching system | |
| US20030048777A1 (en) | Communication multistage switching techniques | |
| US4406005A (en) | Dual rail time control unit for a T-S-T-digital switching system | |
| US4399369A (en) | Dual rail time and control unit for a duplex T-S-T-digital switching system | |
| US4402077A (en) | Dual rail time and control unit for a duplex T-S-T-digital switching system | |
| EP0635987A2 (en) | Private branch exchange and line card to be used in such a private branch exchange | |
| JPH0936868A (ja) | Ａｔｍスイッチのアドレス生成回路 | |
| EP0116386B1 (en) | Time division switching system | |
| US4392223A (en) | Dual rail time and control unit for a T-S-T-digital switching system | |
| KR0168921B1 (ko) | 동기식 전송시스템에서 시험액세스를 위한 24x3교차 스위치 회로 | |
| RU2249849C1 (ru) | Модуль для обмена сообщениями | |
| KR100338627B1 (ko) | 광통신시스템에서신호경로선택제어장치및방법 | |
| JPS6121036B2 (ja) | ||
| JPH05344087A (ja) | 多重信号のクロスコネクト装置 | |
| JPS6161319B2 (ja) | ||
| JPH0654908B2 (ja) | 多元交換方式 | |
| JPS5829679B2 (ja) | 時分割通話路制御方式 | |
| JP2600494B2 (ja) | 分割ｈチャンネル交換伝送方式 |