JPH0752919B2 - Video signal contour correction device - Google Patents
Video signal contour correction deviceInfo
- Publication number
- JPH0752919B2 JPH0752919B2 JP59056743A JP5674384A JPH0752919B2 JP H0752919 B2 JPH0752919 B2 JP H0752919B2 JP 59056743 A JP59056743 A JP 59056743A JP 5674384 A JP5674384 A JP 5674384A JP H0752919 B2 JPH0752919 B2 JP H0752919B2
- Authority
- JP
- Japan
- Prior art keywords
- contour correction
- signal
- circuit
- video signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 [発明の技術分野] この発明は、映像信号の輪郭補正装置の改良に関する。Description: TECHNICAL FIELD OF THE INVENTION The present invention relates to an improvement in a contour correction device for a video signal.
[従来技術] 第1図は、従来の映像信号の輪郭補正装置を示す。図に
おいて、映像信号源1よりの原映像信号S1は、必要に応
じて増幅回路2を通じて、加算回路3の一方入力に与え
られる。この原映像信号S1は、輪郭補正信号発生回路6
にも与えられる。輪郭補正信号発生回路6は、直列接続
された2つの微分回路4および5からなる。微分回路4
は、原映像信号S1の映像期間中の成分を微分し、微分回
路5は、その出力を再度微分する。したがって、輪郭補
正信号発生回路6の出力である輪郭補正信号E1は、原映
像信号S1の映像期間中の成分の2次微分である。輪郭補
正信号E1は、加算回路3の他方入力に与えられて、その
一方入力から与えられる原映像信号S1と合成される。こ
のようにして、加算回路3から、輪郭補正された映像信
号S2が出力される。[Prior Art] FIG. 1 shows a conventional contour correction apparatus for video signals. In the figure, the original video signal S1 from the video signal source 1 is applied to one input of the adder circuit 3 through the amplifier circuit 2 as required. This original video signal S1 is the contour correction signal generation circuit 6
Also given to. The contour correction signal generating circuit 6 is composed of two differentiating circuits 4 and 5 connected in series. Differentiator circuit 4
Differentiates the component of the original video signal S1 during the video period, and the differentiating circuit 5 again differentiates the output. Therefore, the contour correction signal E1, which is the output of the contour correction signal generation circuit 6, is the second derivative of the component of the original video signal S1 during the video period. The contour correction signal E1 is given to the other input of the adding circuit 3 and is combined with the original video signal S1 given from the one input. In this way, the adder circuit 3 outputs the contour-corrected video signal S2.
次に、第2図の波形図を参照して、第1図に示された従
来装置の動作について説明する。今、映像信号源1より
の原映像信号S1は、たとえば第2図Aに示すように、各
水平同期区間においてパルス波として得られるものと仮
定する。この場合、輪郭補正信号発生回路6から得られ
る輪郭補正信号E1は、第2図Bに示すように、パルス波
である原映像信号S1の立ち上がりおよび立ち下がり位置
における2次微分波として得られる。原映像信号S1(波
形A)および輪郭補正信号E1(波形B)は加算回路3に
おいて合成されて、第2図Cに示すような波形の輪郭補
正された映像信号S2が得られる。第2図Cから明らかな
ように、この輪郭補正された映像信号S2は、パルス波で
ある原映像信号S1の立ち上がりおよび立ち下がり位置
に、その2次微分波が合成されたものである。このよう
にして得られた輪郭補正された映像信号S2を用いて、表
示装置(図示せず)上で画像を得れば、その画像の輪郭
は、原映像信号S1をそのまま用いて画像を得た場合と比
べて、より明瞭なものとなる。Next, the operation of the conventional apparatus shown in FIG. 1 will be described with reference to the waveform chart of FIG. Now, it is assumed that the original video signal S1 from the video signal source 1 is obtained as a pulse wave in each horizontal synchronization section, as shown in FIG. 2A, for example. In this case, the contour correction signal E1 obtained from the contour correction signal generation circuit 6 is obtained as a secondary differential wave at the rising and falling positions of the original video signal S1 which is a pulse wave, as shown in FIG. 2B. The original video signal S1 (waveform A) and the contour correction signal E1 (waveform B) are combined in the adder circuit 3 to obtain a contour-corrected video signal S2 having a waveform as shown in FIG. 2C. As is clear from FIG. 2C, the contour-corrected video signal S2 is a combination of the secondary differential waves at the rising and falling positions of the original video signal S1 which is a pulse wave. If an image is obtained on a display device (not shown) using the contour-corrected video signal S2 thus obtained, the contour of the image is obtained by using the original video signal S1 as it is. It becomes clearer than the case of
ところがこのような従来装置においては、原映像信号S1
の内容によっては、輪郭補正を行なうとかえって画面が
見づらくなるという場合がある。そのことは特に、2次
微分波中に含まれる正または負極性のパルス状波(以下
単にパルスという)の1垂直同期区間あたりの数が比較
的大きい場合に顕著である。その場合には、輪郭補正さ
れた映像信号S2を用いて得られる表示装置上の画面はい
わゆる「チリチリ」としたものとなり、見づらくなる。However, in such a conventional device, the original video signal S1
Depending on the contents of the above, the screen may become difficult to see if contour correction is performed. This is particularly remarkable when the number of positive or negative pulsed waves (hereinafter simply referred to as pulses) included in the second derivative wave per vertical synchronization section is relatively large. In that case, the screen on the display device obtained by using the contour-corrected video signal S2 becomes a so-called "dusty" image, which is difficult to see.
[発明の概要] それゆえにこの発明の目的は、上述のような従来装置の
欠点を除去し、輪郭補正を行なうことによって画面が見
づらくなるということがない映像信号の輪郭補正装置を
提供することである。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to eliminate the drawbacks of the conventional device as described above, and to provide a contour correction apparatus for a video signal in which the contour is not made difficult to see. is there.
本願発明は映像信号の輪郭補正を行なうための輪郭補正
装置であって、前記映像信号を受けてその輪郭補正のた
めの輪郭補正信号を発生する輪郭補正信号発生手段と、
前記輪郭補正信号を受けてこれを垂直同期信号から次の
垂直同期信号までの間カウントする手段と、前記カウン
ト手段のカウント出力をサンプリングし垂直同期信号か
ら次の垂直同期信号までの間ホールドするサンプルホー
ルド手段と、前記輪郭補正信号を受け、前記サンプルホ
ールド手段出力に応答して、前記輪郭補正信号をクリッ
プするクリップ手段と、前記クリップ手段の出力を前記
映像信号に合成する合成手段とを備えている。The present invention is a contour correction device for performing contour correction of a video signal, and contour correction signal generating means for receiving the video signal and generating a contour correction signal for the contour correction,
Means for receiving the contour correction signal and counting it from the vertical synchronizing signal to the next vertical synchronizing signal; and a sample for sampling the count output of the counting means and holding it from the vertical synchronizing signal to the next vertical synchronizing signal. Holding means; clipping means for receiving the contour correction signal and clipping the contour correction signal in response to the output of the sample holding means; and synthesizing means for synthesizing the output of the clipping means with the video signal. There is.
[発明の実施例] 第3図は、この発明による映像信号の輪郭補正装置の好
ましい一実施例を示すブロック図である。第1図と同一
の部分には同一の参照数字を付して、その説明を省略す
る。第1図に示された従来装置と異なり、この発明によ
る映像信号の輪郭補正装置は、輪郭補正信号発生回路6
と加算回路3との間に、クリップ幅可変クリップ回路9
を有する。クリップ幅可変クリップ回路9は、輪郭補正
信号発生回路6に接続された入力端子8aと、加算回路3
に接続された出力端子8bと、制御端子8cとを有する。輪
郭補正信号発生回路6と制御端子8cとの間には、輪郭補
正信号E1を受けてクリップ幅可変クリップ回路9を制御
するための出力信号V2を与える制御信号発生回路10が接
続されている。[Embodiment of the Invention] FIG. 3 is a block diagram showing a preferred embodiment of a contour correction apparatus for video signals according to the present invention. The same parts as those in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted. Unlike the conventional device shown in FIG. 1, the contour correction device for a video signal according to the present invention includes a contour correction signal generation circuit 6
And the adder circuit 3 between the clip width variable clip circuit 9
Have. The variable clip width clipping circuit 9 includes an input terminal 8a connected to the contour correction signal generating circuit 6 and an adding circuit 3
It has an output terminal 8b connected to and a control terminal 8c. A control signal generation circuit 10 which receives the contour correction signal E1 and provides an output signal V2 for controlling the clip width variable clip circuit 9 is connected between the contour correction signal generation circuit 6 and the control terminal 8c.
制御信号発生回路10は、次のように構成されている。す
なわち、原映像信号S1の2次微分波である輪郭補正信号
E1は、検波回路11に与えられて、輪郭補正信号E1中に含
まれているパルスのうちたとえば正極性のパルスのみが
検波される。検波回路11において検波されたパルスP1
は、カウント用パルス発生回路12に与えられて整形さ
れ、カウント用パルスP2として出力される。カウント用
パルスP2は計数回路15においてカウントされる。計数回
路15は、Nビットの2進数PC1,PC2,…PCNを、D/A変換器
16にカウント出力として与える。計数回路15は、リセッ
ト用パルス発生回路13からのリセット用パルスP3によ
り、ゼロにリセットされる。2進数PC1,PC2,…PCNのデ
ィジタル値は、D/A変換器16に与えられて、アナログ値V
1に変換される。アナログ値V1は、サンプルホールド回
路18に与えられる。サンプルホールド回路18は、サンプ
リング用パルス発生回路17からのサンプリング用パルス
P5の入力された時刻でアナログ値V1をサンプリングし、
次のサンプル用パルスP5が入力されるまでその値V2を出
力し続ける。リセット用パルス発生回路13とサンプリン
グ用パルス発生回路17とは、垂直同期パルスP4を受け、
それによりリセット用パルスP3とサンプリング用パルス
P5とは垂直同期パルスP4と同期するようにされている。
垂直同期パルスP4は、制御信号発生回路10とは別に設け
られた垂直同期パルス発生回路14から与えられる。垂直
同期パルス発生回路14は、原映像信号S1の垂直同期に周
期した垂直同期パルスP4を与えるようにされている。サ
ンプルホールド回路18の出力(つまり制御信号発生回路
10の出力)V2は、クリップ幅可変クリップ回路9の制御
端子8cに与えられる。The control signal generation circuit 10 is configured as follows. That is, the contour correction signal which is the second derivative of the original video signal S1.
E1 is supplied to the detection circuit 11 and, for example, only the pulse of positive polarity is detected among the pulses included in the contour correction signal E1. Pulse P1 detected in the detection circuit 11
Is applied to the counting pulse generation circuit 12, shaped, and output as a counting pulse P2. The counting pulse P2 is counted by the counting circuit 15. The counting circuit 15 converts the N-bit binary numbers PC1, PC2, ... PCN into a D / A converter.
It is given to 16 as a count output. The counting circuit 15 is reset to zero by the reset pulse P3 from the reset pulse generating circuit 13. The digital values of the binary numbers PC1, PC2, ... PCN are given to the D / A converter 16 and the analog value V
Converted to 1. The analog value V1 is given to the sample hold circuit 18. The sample and hold circuit 18 uses the sampling pulse from the sampling pulse generation circuit 17.
The analog value V1 is sampled at the input time of P5,
The value V2 is continuously output until the next sample pulse P5 is input. The reset pulse generating circuit 13 and the sampling pulse generating circuit 17 receive the vertical synchronizing pulse P4,
As a result, reset pulse P3 and sampling pulse
P5 is synchronized with the vertical synchronization pulse P4.
The vertical synchronizing pulse P4 is given from a vertical synchronizing pulse generating circuit 14 provided separately from the control signal generating circuit 10. The vertical sync pulse generation circuit 14 is adapted to give a vertical sync pulse P4 which is synchronized with the vertical sync of the original video signal S1. Output of sample hold circuit 18 (that is, control signal generation circuit
The output 10) V2 is given to the control terminal 8c of the clip width variable clip circuit 9.
第4図は、第3図に示されたクリップ幅可変クリップ回
路9の一例を示す。第4図において、入力端子8aには、
第3図の輪郭補正信号発生回路6の出力E1が与えられ
る。制御端子8cには、第3図の制御信号発生回路10の出
力V2が与えられる。制御端子8cは、非反転増幅回路とし
て使用されている演算増幅器91のプラス入力と接続され
ている。電源Vccとグラウンドとの間には、ノイズクリ
ップ用の1対のNPNトランジスタ93および94と、同じく
ノイズクリップ用の1対のPNPトランジスタ95および96
がそれぞれ接続されている。演算増幅器91および92の出
力は、NPNトランジスタ94のベースが与えられるととも
に、PNPトランジスタ96のベースに与えられる。入力端
子8aからの輪郭補正信号E1は、NPNトランジスタ93のベ
ースおよびPNPトランジスタ95のベースにそれぞれ与え
られる。ノイズクリップ用の1対のNPNトランジスタ93
および94の出力、および同じく1対のPNPトランジスタ9
5および96の出力は、それぞれNPNトランジスタ97を含む
エミッタフォロア回路を介して、出力端子8bへ導かれ
る。FIG. 4 shows an example of the clip width variable clip circuit 9 shown in FIG. In FIG. 4, the input terminal 8a is
The output E1 of the contour correction signal generation circuit 6 of FIG. 3 is given. The output V2 of the control signal generating circuit 10 shown in FIG. 3 is applied to the control terminal 8c. The control terminal 8c is connected to the plus input of an operational amplifier 91 used as a non-inverting amplifier circuit. A pair of NPN transistors 93 and 94 for noise clipping and a pair of PNP transistors 95 and 96 for noise clipping are also connected between the power supply V cc and ground.
Are connected respectively. The outputs of the operational amplifiers 91 and 92 are supplied to the base of the NPN transistor 94 and the base of the PNP transistor 96. The contour correction signal E1 from the input terminal 8a is given to the base of the NPN transistor 93 and the base of the PNP transistor 95, respectively. A pair of NPN transistors 93 for noise clipping
And 94 outputs, and also a pair of PNP transistors 9
The outputs of 5 and 96 are guided to the output terminal 8b via the emitter follower circuit including the NPN transistor 97, respectively.
この回路のクリップ幅をEcとしれば、このクリップ幅Ec
は演算増幅器91および92の出力電位差によって決められ
ていることがわかる。If the clip width of this circuit is Ec, this clip width Ec
Is determined by the output potential difference of the operational amplifiers 91 and 92.
Ec=Ea−Eb(ただしEa>Eb) …(1) ここで、EaおよびEbはそれぞれ、演算増幅器91および92
の出力電圧である。Ec = Ea−Eb (where Ea> Eb) (1) where Ea and Eb are operational amplifiers 91 and 92, respectively.
Is the output voltage of.
演算増幅器91の出力電圧Eaは、制御端子8cの入力電圧V2
の値に従って変化する。また演算増幅器91の利得は、抵
抗値R1を有する抵抗98と抵抗値R2を有する抵抗99を適当
に選択することによって決定される。すなわち演算増幅
器91の出力電圧Eaは、次式で表わされる。The output voltage Ea of the operational amplifier 91 is the input voltage V2 of the control terminal 8c.
Changes according to the value of. Further, the gain of the operational amplifier 91 is determined by appropriately selecting the resistor 98 having the resistance value R1 and the resistor 99 having the resistance value R2. That is, the output voltage Ea of the operational amplifier 91 is expressed by the following equation.
Ea=(1+R2/R1)V2 …(2) (1)式を考慮して、クリップ幅Ecは次式で決定され
る。Ea = (1 + R2 / R1) V2 (2) Considering the equation (1), the clip width Ec is determined by the following equation.
Ec=(1+R2/R1)V2−Eb …(3) 次に、第4図に示されたクリップ幅可変クリップ回路の
動作を説明する。クリップ動作は次のようにして達成さ
れる。すなわち、入力端子8aからの入力信号(輪郭補正
信号E1)は、NPNトランジスタ93のベースに与えられ
る。一方、NPNトランジスタ94のベースには、クリップ
レベルの基準となる直流電圧(基準電圧)が与えられて
いる。NPNトランジスタ93のベース電圧がNPNトランジス
タ94のベース電圧よりも高い場合には、NPNトランジス
タ94はカットオフ状態になり、一方NPNトランジスタ93
は動作し、そのエミッタよりNPNトランジスタ97を介し
て出力が取出される。Ec = (1 + R2 / R1) V2-Eb (3) Next, the operation of the clip width variable clip circuit shown in FIG. 4 will be described. The clip operation is achieved as follows. That is, the input signal (contour correction signal E1) from the input terminal 8a is given to the base of the NPN transistor 93. On the other hand, the base of the NPN transistor 94 is supplied with a DC voltage (reference voltage) that serves as a reference for the clip level. When the base voltage of the NPN transistor 93 is higher than that of the NPN transistor 94, the NPN transistor 94 is in the cutoff state, while the NPN transistor 93 is in the cutoff state.
Operates and its output is taken out from its emitter through the NPN transistor 97.
次に、上述の場合とは逆に、NPNトランジスタ93のベー
ス電圧がNPNトランジスタ94のベース電圧よりも低い場
合について考える。この場合には、NPNトランジスタ93
はカットオフ状態となり、一方NPNトランジスタ94は動
作状態となって、そのベースに与えられた基準電圧によ
ってエミッタの電位は一定となる。この一定の電位は、
NPNトランジスタ97を介して、出力端子8bから取出され
る。このようにして、或るレベル以下の電圧をクリップ
して、一定電位とすることができる。Next, conversely to the above case, consider a case where the base voltage of the NPN transistor 93 is lower than the base voltage of the NPN transistor 94. In this case, the NPN transistor 93
Is in a cut-off state, while the NPN transistor 94 is in an operating state, and the potential of the emitter becomes constant by the reference voltage applied to its base. This constant potential is
It is taken out from the output terminal 8b via the NPN transistor 97. In this way, a voltage below a certain level can be clipped to a constant potential.
以上の基準電圧よりも負側に対するクリップについて説
明したが、正側についてもPNPトランジスタ95および96
を用いることにより同様の動作を達成することができる
のは明らかである。Although the clip for the negative side of the reference voltage is explained above, the PNP transistors 95 and 96 are also used for the positive side.
It is clear that a similar operation can be achieved by using
第5図は、クリップ幅可変クリップ回路9の入力信号と
出力信号との関係を表わす波形図である。第5図Aで示
されたクリップ幅可変クリップ回路9の入力信号(輪郭
補正信号E1)は、クリップ幅可変クリップ回路9におい
て図示のクリップ幅Ecだけクリップされて、第5図Bに
示すように出力信号E2として出力される。上述の(3)
式により明らかなように、クリップ幅Ecは、制御端子8c
に与えられる制御信号発生回路10の出力V2に比例して増
減する。FIG. 5 is a waveform diagram showing the relationship between the input signal and the output signal of the clip width variable clip circuit 9. The input signal (contour correction signal E1) of the clip width variable clipping circuit 9 shown in FIG. 5A is clipped by the clip width variable clipping circuit 9 by the clip width Ec shown in FIG. It is output as the output signal E2. Above (3)
As is clear from the equation, the clip width Ec is
It increases or decreases in proportion to the output V2 of the control signal generation circuit 10 given to the.
第6図は、第3図に示されたこの発明の好ましい一実施
例である映像信号の輪郭補正装置の動作を説明するため
の波形図である。以下第6図を参照して、第3図の実施
例の動作を説明する。説明のため、第6図に示すよう
に、映像信号源1より得られる原映像信号S1の1つの垂
直同期区間に注目し、さらにこの垂直同期区間中の1つ
の水平同期区間について注目する。FIG. 6 is a waveform diagram for explaining the operation of the video signal contour correcting apparatus shown in FIG. 3 which is a preferred embodiment of the present invention. The operation of the embodiment shown in FIG. 3 will be described below with reference to FIG. For the sake of explanation, as shown in FIG. 6, attention is paid to one vertical sync section of the original video signal S1 obtained from the video signal source 1, and further to one horizontal sync section in this vertical sync section.
第6図Aに示すように、1水平同期区間において原映像
信号S1がN個のパルスを含むとすると、輪郭補正信号発
生回路6により得られる輪郭補正信号E1は、第6図Bに
示すように、上記水平同期区間において正極性および負
極性の2N個のパルスの組を含む。この輪郭補正信号E1は
制御信号発生回路10内の検波回路11に与えられて、検波
回路11からは、第6図C1に示すように、上記水平同期区
間において2N個の正極性のパルスP1が出力される。この
2N個の正極性のパルスP1はカウント用パルス発生回路12
において整形されて、第6図C2に示すようなカウント用
パルス2となる。As shown in FIG. 6A, assuming that the original video signal S1 includes N pulses in one horizontal synchronization section, the contour correction signal E1 obtained by the contour correction signal generation circuit 6 is as shown in FIG. 6B. In addition, a set of 2N pulses of positive polarity and negative polarity is included in the horizontal synchronization section. This contour correction signal E1 is given to the detection circuit 11 in the control signal generation circuit 10, and from the detection circuit 11, as shown in FIG. 6C1, 2N positive polarity pulses P1 are generated in the horizontal synchronization section. Is output. this
2N positive-polarity pulses P1 are counted pulse generation circuit 12
Is shaped into a counting pulse 2 as shown in FIG. 6C2.
垂直同期パルス発生回路14からは、第6図Dに示すよう
に、第6図Aの原映像信号S1の垂直同期に同期した負極
性のパルスP4が出力される。このパルスP4は、リセット
用パルス発生回路13およびサンプリング用パルス発生回
路17に与えられて、それに応答して第6図EおよびFに
示すリセット用パルスP3およびサンプリング用パルスP5
がそれぞれ出力される。3つのパルスP3,P4,およびP5の
タイミングは、第6図Gにおいてt1,t2,t3,t4,t5,およ
びt6を用いて表わされており、それらの関係は次式のと
おりである。As shown in FIG. 6D, the vertical sync pulse generation circuit 14 outputs a negative pulse P4 synchronized with the vertical sync of the original video signal S1 of FIG. 6A. This pulse P4 is given to the reset pulse generating circuit 13 and the sampling pulse generating circuit 17, and in response thereto, the reset pulse P3 and the sampling pulse P5 shown in FIGS. 6E and 6F.
Are output respectively. The timings of the three pulses P3, P4, and P5 are represented by using t1, t2, t3, t4, t5, and t6 in FIG. 6G, and their relationship is as follows.
t1<t2<t3<t4<t5<t6 第6図Hは、D/A変換器16の出力V1を示す。この出力V1
は、第6図Eに示されたリセット用パルスP3に応答して
ゼロにリセットされているということがわかる。第6図
Iは、サンプルホールド回路18の出力V2を示す。この出
力V2は、サンプリング用パルスP5に応答してD/A変換器1
6の出力V1をサンプリングしたものであるということが
わかる。t1 <t2 <t3 <t4 <t5 <t6 FIG. 6H shows the output V1 of the D / A converter 16. This output V1
Are reset to zero in response to the reset pulse P3 shown in FIG. 6E. FIG. 6I shows the output V2 of the sample and hold circuit 18. This output V2 is sent to the D / A converter 1 in response to the sampling pulse P5.
It can be seen that it is a sample of the output V1 of 6.
第6図Jは、クリップ幅可変クリップ回路9の出力信号
E2を示す。第6図Bに示された輪郭補正信号E1から同図
に示されたクリップ幅Ecだけをクリップしたものが、第
6図Jに示す信号E2である。クリップ幅Ecは、前述のよ
うに、制御信号発生回路10の出力電圧V2によって制御さ
れている。FIG. 6J shows the output signal of the clip width variable clip circuit 9.
Indicates E2. A signal E2 shown in FIG. 6J is obtained by clipping only the clip width Ec shown in FIG. 6 from the contour correction signal E1 shown in FIG. 6B. The clip width Ec is controlled by the output voltage V2 of the control signal generation circuit 10 as described above.
第6図Jの信号E2は、加算回路3において原映像信号S1
と合成されて、それによって加算回路3からは、第6図
Kに示す輪郭補正された映像信号S2が出力される。The signal E2 in FIG. 6J is the original video signal S1 in the adder circuit 3.
Then, the adder circuit 3 outputs the contour-corrected video signal S2 shown in FIG. 6K.
上述の動作によれば、第6図C1に示されたパルスP1の1
垂直同期区間あたりの数が大きくなれば、それに比例し
てクリップ幅Ecもまた大きくなる。これとは逆に、パル
スP1の1垂直同期区間あたりの数が小さくなれば、それ
に比例してクリップ幅Ecも小さくなる。このようにクリ
ップ幅Ecが、パルスP1の1垂直同期区間あたりの数に比
例して変化するので、クリップ後の輪郭補正信号(信号
E2)は、クリップ前の輪郭補正信号E1にかかわらずほぼ
一定の信号となる。したがって、第6図Kに示されるこ
の発明による輪郭補正が行なわれた映像信号S2は、常に
適正な輪郭補正が行なわれたものであるということが理
解されよう。According to the above-mentioned operation, 1 of the pulse P1 shown in FIG.
As the number per vertical synchronization section increases, the clip width Ec also increases proportionally. On the contrary, if the number of the pulses P1 per one vertical synchronization section becomes smaller, the clip width Ec also becomes proportionally smaller. In this way, since the clip width Ec changes in proportion to the number of the pulse P1 per vertical synchronization section, the contour correction signal (signal
E2) is a substantially constant signal regardless of the contour correction signal E1 before clipping. Therefore, it will be understood that the contour-corrected video signal S2 shown in FIG. 6K is always properly contour-corrected.
なお上述の実施例では、第4図に示されたクリップ幅可
変クリップ回路を用いる場合について説明したが、制御
電圧に応答してクリップ幅を変化(比例に限らない)し
得るクリップ回路であれば他の形式のものであってもよ
く、上述の実施例と同様の効果を奏する。In the above-described embodiment, the case where the clip width variable clip circuit shown in FIG. 4 is used has been described, but any clip circuit that can change (not limited to proportional) the clip width in response to the control voltage is used. Other types may be used, and the same effect as that of the above-described embodiment can be obtained.
また上述の実施例では、輪郭補正信号発生回路6の出力
は検波回路11に直接与えられているが、両者の間にクリ
ップ回路または振幅弁別回路を設けて、一定振幅以上の
パルスのみが検波回路11に与えられるようにしてもよ
い。この場合においても、上述の実施例と同様の効果を
奏する。Further, in the above-mentioned embodiment, the output of the contour correction signal generating circuit 6 is directly given to the detecting circuit 11, but a clipping circuit or an amplitude discriminating circuit is provided between them to detect only a pulse having a certain amplitude or more. May be given to 11. Also in this case, the same effect as that of the above-described embodiment is obtained.
また増幅回路2と加算回路3との間に遅延回路を挿入し
てもよく、これによりより適正な輪郭補正を行なうこと
が可能となる。遅延は、たとえば1垂直同期期間であっ
てもよい。Further, a delay circuit may be inserted between the amplifier circuit 2 and the adder circuit 3, which makes it possible to perform more appropriate contour correction. The delay may be, for example, one vertical sync period.
[発明の効果] 以上のように、本願発明では、輪郭補正信号を受けてこ
れを垂直同期信号から次の垂直同期信号までの間カウン
トする手段と、このカウント手段のカウント出力をサン
プリングし垂直同期信号から次の垂直同期信号までの間
ホールドするサンプルホールド手段とを有するから、画
面中におけるアパーチャ補正信号の一様性を保証でき、
画面内における同じ絵柄に対するアパーチャ補正信号の
レベルを同じにできる効果を奏する。As described above, according to the present invention, the means for receiving the contour correction signal and counting it from the vertical synchronizing signal to the next vertical synchronizing signal, and the count output of this counting means for sampling the vertical synchronizing signal. Since it has a sample hold means for holding from the signal to the next vertical synchronizing signal, it is possible to guarantee the uniformity of the aperture correction signal in the screen,
There is an effect that the level of the aperture correction signal for the same picture on the screen can be made the same.
第1図は従来の映像信号の輪郭補正装置を示すブロック
図、第2図は第1図に示された従来装置の動作を説明す
るための波形図、第3図はこの発明の好ましい一実施例
である映像信号の輪郭補正装置を示すブロック図、第4
図はクリップ幅可変クリップ回路の一例を示す回路図、
第5図は第4図のクリップ幅可変クリップ回路の動作を
説明するための波形図、第6図は第3図に示されたこの
発明の好ましい一実施例の動作を説明するための波形図
である。 図において、1は映像信号源、2は増幅回路、3は加算
回路、4および5は微分回路、6は輪郭補正信号発生回
路、9はクリップ幅可変クリップ回路、10は制御信号発
生回路、14は垂直同期パルス発生回路をそれぞれ示す。FIG. 1 is a block diagram showing a conventional video signal contour correcting apparatus, FIG. 2 is a waveform diagram for explaining the operation of the conventional apparatus shown in FIG. 1, and FIG. 3 is a preferred embodiment of the present invention. FIG. 4 is a block diagram showing an example of a video signal contour correction device;
The figure is a circuit diagram showing an example of a clip width variable clip circuit.
FIG. 5 is a waveform diagram for explaining the operation of the variable clip width clipping circuit of FIG. 4, and FIG. 6 is a waveform diagram for explaining the operation of the preferred embodiment of the present invention shown in FIG. Is. In the figure, 1 is a video signal source, 2 is an amplifying circuit, 3 is an adding circuit, 4 and 5 are differentiating circuits, 6 is a contour correction signal generating circuit, 9 is a clip width variable clipping circuit, 10 is a control signal generating circuit, and 14 Are vertical sync pulse generation circuits, respectively.
Claims (2)
正装置であって、 前記映像信号を受けてその輪郭補正のための輪郭補正信
号を発生する輪郭補正信号発生手段と、 前記輪郭補正信号を受けてこれを垂直同期信号から次の
垂直同期信号までの間カウントするカウント手段と、 前記カウント手段のカウント出力をサンプリングし垂直
同期信号から次の垂直同期信号までの間ホールドするサ
ンプルホールド手段と、 前記輪郭補正信号を受け、前記サンプルホールド手段出
力に応答して、前記輪郭補正信号をクリップするクリッ
プ手段と、 前記クリップ手段の出力を前記映像信号に合成する合成
手段とを備えた、映像信号の輪郭補正装置。1. A contour correction device for performing contour correction of a video signal, comprising contour correction signal generating means for receiving the video signal and generating a contour correction signal for the contour correction, and the contour correction signal. Receiving means for receiving and counting it from the vertical synchronizing signal to the next vertical synchronizing signal; and sample holding means for sampling the count output of the counting means and holding it from the vertical synchronizing signal to the next vertical synchronizing signal. A video signal including clip means for receiving the contour correction signal and clipping the contour correction signal in response to the output of the sample and hold means, and synthesizing means for synthesizing the output of the clipping means with the video signal Contour correction device.
ド手段出力に応じたクリップ幅で前記輪郭補正信号をク
リップする、特許請求の範囲第1項記載の映像信号の輪
郭補正装置。2. The contour correction device for a video signal according to claim 1, wherein the clipping means clips the contour correction signal with a clipping width according to the output of the sample and hold means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59056743A JPH0752919B2 (en) | 1984-03-23 | 1984-03-23 | Video signal contour correction device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59056743A JPH0752919B2 (en) | 1984-03-23 | 1984-03-23 | Video signal contour correction device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60199271A JPS60199271A (en) | 1985-10-08 |
JPH0752919B2 true JPH0752919B2 (en) | 1995-06-05 |
Family
ID=13036009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59056743A Expired - Lifetime JPH0752919B2 (en) | 1984-03-23 | 1984-03-23 | Video signal contour correction device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0752919B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5515908A (en) * | 1978-07-14 | 1980-02-04 | Hitachi Ltd | Ozonizer |
JPS57174985A (en) * | 1981-04-20 | 1982-10-27 | Matsushita Electric Ind Co Ltd | Aperture correcting circuit |
-
1984
- 1984-03-23 JP JP59056743A patent/JPH0752919B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS60199271A (en) | 1985-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0342548B2 (en) | ||
JPS5997281A (en) | Device for automatically controlling black video current level of video display unit | |
JPH0532948B2 (en) | ||
JPH0752919B2 (en) | Video signal contour correction device | |
JPH06150685A (en) | Sample-hold circuit | |
JPS628990B2 (en) | ||
JP2875431B2 (en) | Noise reduction circuit | |
JPH0752920B2 (en) | Video signal contour correction device | |
KR910009426B1 (en) | Signal processing network for an automatic kinescope bias control system | |
JPH0522633A (en) | Picture quality adjustment circuit | |
JP2805762B2 (en) | Synchronous signal separation device | |
GB2131257A (en) | Switching network with suppressed switching transients | |
JPH0575895A (en) | Automatic gain adjustment circuit for video signal | |
JP2548220B2 (en) | Video signal processing device | |
JPH0339980Y2 (en) | ||
JPH0419880Y2 (en) | ||
JPH067632Y2 (en) | Contour compensation circuit | |
JPH0249075B2 (en) | ||
JPS637081A (en) | Video signal processor | |
JP2513495Y2 (en) | Clamp circuit for video signal | |
JPS6190573A (en) | Feedback clamp circuit of television signal | |
JPS58170174A (en) | Processing circuit of luminance signal | |
JPS63175582A (en) | Signal processing circuit | |
JPS5930372A (en) | Synchronizing separation circuit | |
JPH0779429B2 (en) | DC regenerator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |