JPH0752414A - 記録装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、記録装置に係り、点や直線等の細
部の記録を鮮明にし、印字品質の優れた記録画像を形成
することを可能とした記録装置を提供することを目的と
する。 【構成】 本発明は、補正しようとするビットの周辺２
５ビットデータを参照データとしてシフトレジスタ３２
に格納し、ルール組み合わせ回路３５には予め設定され
た補正パターンに対応するゲート回路を組み、シフトレ
ジスタ３２に格納された２５ビットのデータをルール組
み合わせ回路３５へ出力することにより、中心ビットに
対して所定の補正を施し、例えば一書き込み周期を１／
４ずつの期間に４分割し、いずれかの１／４の期間に補
正印字を行うものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、中間転写媒体等に対向
配置され、主走査方向にアレー状に形成された記録電極
を有する記録装置等の画像の処理方法に関する。

【０００２】

【従来の技術】ホスト機器である、例えばホストコンピ
ュータから出力される印字情報に基づいて記録紙へ印字
処理を行う記録装置として、例えば主走査方向にアレー
状に記録電極を有する静電記録装置が知られている。こ
の様な静電記録装置は、上述の印字情報に基づいてドッ
トパターンデータを作成し、このデータを記録電極に印
加して中間転写媒体（円筒電極）や用紙に画像を形成す
るものである。

【０００３】図２２（ｂ）は上述の構成の記録装置にお
いて、記録電極へ画像データ（ドットパターンデータ）
を印加するタイミングを示すタイムチャートである。
尚、同図（ｂ）に示すタイムチャートは、例えば同図
（ａ）に示す記号「？」のパターンを印字する場合のタ
イムチャートである。具体的には、中間転写媒体（又は
用紙）が同図（ａ）に示す副走査方向へ移動する間、各
書き込み周期（ＴＷ）毎にドットパターンデータに従っ
たパルス信号（接地電圧、又は−１５０Ｖ）を上述の記
録電極へ印加するものである。

【０００４】例えば、同図（ａ）のライン「Ｙ０」の印
字は、同図（ｂ）のＴ０のタイミングで全ての記録電極
（但し、この例では主走査方向に配置されたＸ０〜Ｘ４
に対応する記録電極Ｖ０〜Ｖ４）に接地電圧を印加す
る。すなわち、ライン「Ｙ０」については、印字ドット
（同図（ａ）に黒印で示す）が存在しないので、期間Ｔ
０の間、各記録電極には上述の接地レベルの電圧が印加
される。尚、接地レベルの電圧が記録電極に印加された
時、中間転写媒体等に印字が行われないことについての
説明は後述する。

【０００５】一方、次のライン「Ｙ１」については、印
字ドットが主走査方向のＸ２の位置に１個存在するの
で、同図（ｂ）に示すＴ１のタイミングで対応する記録
電極（Ｖ２）に−１５０Ｖの電圧を印加し、他の記録電
極に接地レベルの電圧を印加する。この処理により、上
述のＸ２の位置に対応する部分の用紙に印字を行うこと
ができる。同様に、ライン「Ｙ２」については印字ドッ
トが位置Ｘ１とＸ３に存在するので、期間Ｔ２の間、記
録電極（Ｖ１、Ｖ３）に−１５０Ｖの電圧を印加し、対
応する中間転写媒体（用紙）の位置に印字を行う。

【０００６】さらに、ライン「Ｙ３」については期間Ｔ
３の間、記録電極（Ｖ３）に−１５０Ｖのパルス電圧を
印加し、以下同様にライン「Ｙ４」、「Ｙ５」、「Ｙ
７」については対応する期間Ｔ４、Ｔ５、Ｔ７の間、記
録電極（Ｖ２）に−１５０Ｖの電圧を印加する。この様
に処理することにより、最終的に同図（ａ）に示す記号
「？」を用紙に印字することができる。

【０００７】

【発明が解決しようとする課題】しかしながら、上述の
記録装置は、主走査方向の隣りのドットに対しては影響
を与えず、且つ書き込みパルス幅は書き込み周期に等し
いか、又は書き込み周期未満である。したがって、独立
ドットや１ドット幅の直線に所謂“やせ”が生じ、点や
直線の再現性が低下する。図２３は、上述の記録処理に
基づいて用紙に記録した記号「？」の実際の印字状態を
示す図である。同図に示す様に、記号「？」を構成する
独立ドットは縮小し、直線を構成するドットは“や
せ”、極めて読みにくい記号として印字される。このこ
とは、他の記号や文字についても同様であり、全体とし
て極めて読みにくい文章となる。

【０００８】本発明は上記従来の問題点に鑑み、点や直
線等の細部の記録を明確にし、印字品質の優れた画像を
記録することを可能とした記録装置を提供することを目
的とする。

【０００９】

【課題を解決するための手段】本発明は、所定のドット
密度の印字情報を受信する受信手段と、該受信手段で受
信した前記印字情報を主走査方向の各ライン毎に記憶す
る記憶手段と、所定のドット形状を有し、主走査方向に
アレー状に配設され、対向する被記録手段にドット情報
を与える記録ヘッドと、前記記憶手段の出力に基づき、
前記印字情報のうち特定の印字ドットの主走査方向また
は副走査方向の隣接ドットに対し補正を行うデータを作
成する補正データ作成手段と、該補正データ作成手段に
より作成された補正データに基づき前記記録ヘッドを駆
動する時間を可変する動作時間可変手段とで構成され、
主走査方向に強調印字を行うとともに副走査方向のドッ
ト記録密度を前記印字情報のドット密度と異ならせるも
のである。

【００１０】

【作用】本発明は、補正しようとするドット（中心ドッ
ト）の周辺の複数個のデータを参照データとして記憶手
段に記憶し、この記憶手段に記憶された複数個のデータ
を補正データ作成手段へ出力し、中心ドットに対する補
正データを作成する。そして、この様にして作成された
補正データに基づき、動作時間可変手段で記録ヘッドを
駆動する時間を設定し、記録ヘッドを駆動する。例え
ば、動作時間可変手段は一書き込み周期ＴＷを１／４の
期間に４分割し、いずれかの１／４の期間、補正印字を
行い、点や直線等の細部の記録を明確にし、印字品質の
優れた画像を形成するものである。

【００１１】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。図２は、本実施例の記録装置の全体
構成を示す模式的断面図である。同図において、給紙カ
セット１は、普通紙Ｐを積載収納し、本体装置側部に着
脱自在に挿着されている。挿着された給紙カセット１の
先端部上方には、給紙コロ２が矢印Ａで示す反時計回り
方向に回転可能に配設されている。給紙コロ２の前方に
は、待機ロール対３が配設され、給紙コロ２により給送
された用紙Ｐの進行を一旦停止させ、その搬送姿勢を整
え、その用紙Ｐを記録画像の転写タイミングに同期して
下流に向けて搬送する。

【００１２】待機ロール対３の下流には、待機ロール対
３から斜め下方に延びる用紙搬送経路４が形成され、こ
の用紙搬送経路４の前方に、円筒電極５と転写ロール６
とで構成される画像転写部Ｔが位置する。画像転写部Ｔ
は、後述する記録画像形成ユニットＵ内において被記録
手段としての円筒電極５周面上に転移され、搬送される
トナー像を用紙Ｐの下面に転写する領域である。画像転
写部Ｔの下流には、エアサクション方式の搬送ベルト７
が張設され、用紙Ｐを吸い上げながら搬送する。また、
この搬送ベルト７の下流には定着器８が配設されてい
る。この定着器８は、加熱ロール８ａと圧接ロール８ｂ
からなり、両ロール８ａ、８ｂ間に用紙Ｐを挟持して搬
送しながら、用紙下面に転写されているトナー像を熱定
着する。トナー像が熱定着された用紙Ｐは、排出口９か
ら画像面を下にした所謂フェイスダウン状態で排紙トレ
イ１０に順次排紙される。

【００１３】一方、図３は、上述の記録画像形成ユニッ
トＵの拡大断面図を示す図である。同図に示すように、
記録画像形成ユニットＵは、上部左側にトナー貯留槽２
０を備え、上部右側に現像部１２が配設されている。記
録画像形成ユニットＵの下部には現像記録槽２１が形成
されており、内部に二成分現像剤が収容されている。ト
ナー貯留槽２０内には補給用トナーｔ0 が貯留され、こ
のトナー貯留槽２０と現像記録槽２１との境界部にトナ
ー補給口Ｏs が形成され、このトナー補給口Ｏs にトナ
ー補給ロール２３が配設されている。トナー補給ロール
２３は、現像記録槽２１内を流動する現像剤ｄのトナー
濃度に応じて回転し、補給用トナーｔ0を現像記録槽２
１内に適量づつ補給してトナー濃度を適性値に制御す
る。また、現像記録槽２１内には、攪拌装置２４が配設
され、この攪拌装置２４により現像剤ｄが攪拌されつつ
水平方向へ循環する。この循環する現像剤ｄの表層部に
現像スリーブ１３の下部が近接しており、現像剤ｄは後
述するマグネットロール１４の磁力によって現像スリー
ブ１３上を同図の矢印Ｂで示す反時計回りに記録部Ｗへ
搬送される。現像剤ｄは後述するように記録部Ｗで記録
情報に応じて円筒電極５表面に転移する。

【００１４】また、上述の転写ロール６と共に画像転写
部Ｔを形成する円筒電極５は、上述の記録画像形成ユニ
ットＵの上部右側に配設されており、円筒電極５の斜め
左下方に配設された現像部１２から上述のトナー像が転
移される。

【００１５】図４に、上述の現像部１２の断面図を示す
（但し、同図には円筒電極５の断面の一部も示してい
る）。同図に示すように、現像部１２は、円筒状をした
現像スリーブ１３と、この現像スリーブ１３の円筒内部
に配設された回転可能なマグネットロール１４と、現像
スリーブ１３の円筒周面上に周表面をほぼ１／４周して
被着敷設された記録電極シート１５とからなっている。
この記録電極シート１５が被着敷設されている反対側の
現像スリーブ１５の周表面側部には、掻き取り板１６の
先端が当接している。

【００１６】また、現像スリーブ１３上部の周表面には
平面部１３ａが形成され、その上流ほぼ半分の領域の上
方に、記録電極シート１５の先端部の記録電極ＥＬが位
置する。記録ヘッドとしての記録電極ＥＬは、現像スリ
ーブ１５の周表面とほぼ同一曲率に湾曲されたバネ板材
（不図示）上に敷設され、湾曲状に突出して配設されて
いる。この構成により、記録電極ＥＬは中空に弾性支持
された状態で円筒電極５の周表面と微小間隙を形成し、
記録部Ｗを構成する。

【００１７】また、上述の現像スリーブ１３の平面部１
３ａの上流側には、平面部１３ｂが形成され、この平面
部１３ｂ上に記録電極シート１５の回路素子（ＬＳＩ）
１７が搭載された端部が敷設されている。この平面部１
３ｂは回路素子１７の設置を容易にする為の構成であ
る。この平面部１５ｂに敷設された記録電極シート１５
及び回路素子１７を覆って、非磁性材料からなるカバー
フィルム１８が、現像スリーブ１３周表面とほぼ同一曲
率に湾曲して配設されている。

【００１８】現像スリーブ１３に内蔵されているマグネ
ットロール１４は、その周表面に異なる磁極を交互に着
磁して構成されており、同図の矢印Ｃで示す時計回りに
回転可能に構成されている。このマグネットロール１４
の回転により、現像スリーブ１３の外周面上に現像剤ｄ
中の磁性キャリア粒子を自転させる回転磁場が形成され
る。この磁場により、後述するように現像スリーブ１３
底部に近接して水平方向に循環流動する現像剤ｄが現像
スリーブ１３周表面に引き付けられ、カバーフィルム１
８上をマグネットロール１４の回転方向とは反対方向の
矢印Ｂで示す方向に搬送される。

【００１９】このカバーフィルム１８の表面に沿って上
方に搬送される現像剤ｄは、円筒電極５が近接して搬送
路が狭くなる記録部Ｗ上流で搬送量が規制され、現像剤
溜まりＲt を形成する。そして、この現像剤溜まりＲt
内で搬送路（記録電極シート１５表面）から遠くへ移動
した現像剤粒子が、マグネットロール１４の磁界から遊
離して同図の矢印Ｆで示すように自然落下し、下方で流
動している現像剤ｄに収納される。

【００２０】また、現像スリーブ１３の平面部１３ａの
すぐ下流側には平面部１３ｃが形成されている。この平
面部１３ｃは、記録部Ｗで円筒電極５に転移されなかっ
た残留現像剤ｄ′を速やかに下流側へ搬送するために形
成されている。すなわち、この現像スリーブ１３周表面
を切除して平面部１３ｃを形成することで、切除しない
場合に比べて現像剤搬送路（平面部１３ｃ表面）がより
マグネットロール１４に近接し、より近接した分マグネ
ットロール１４の磁力が強くなり、この強力な磁力によ
り残留現像剤ｄ′が速やかに記録部Ｗから搬出される。

【００２１】次に、図５に上記記録電極シート１５の斜
視図を示す。同図に示すように、記録電極シート１５
は、可撓性絶縁材料からなるベースフィルム１５ｂ上
に、非磁性導電材料からなる多数本の記録電極線１５ａ
が所定の微細ピッチでフィルム幅方向に並設されてい
る。記録電極線１５ａは、シートの一方の端部において
前述の記録電極ＥＬを形成し、この記録電極ＥＬ部分を
除いて不図示の絶縁保護材により被覆されている。この
記録電極シート１５の他方の端部は、上述したように記
録電極ＥＬを駆動するための複数の回路素子１７に接続
されている。また、上述の記録電極線１５ａ、つまり記
録電極ＥＬは主走査方向にアレー状に配設されている。

【００２２】尚、上述の回路素子１７は、後述する制御
／メモリ回路から出力される画像データに基づいて接地
電圧、又は−１５０Ｖの電圧を記録電極ＥＬに印加す
る。図６は、上述の構成の記録装置に接続されたホスト
機器を含む記録装置のシステム構成図を示す。同図にお
いて、記録装置内のシステムは制御及びメモリ回路（以
下、制御／メモリ回路で示す）２６、画像強調回路２
７、プリントヘッド２８で構成されている。外部機器で
あるホスト機器２９から出力される印字データは、受信
手段としての制御／メモリ回路２６へ出力され、制御／
メモリ回路２６内で印字データに対応するドットパター
ンデータに変換され、例えば１ページ分のドットパター
ンデータが制御／メモリ回路２６に記憶される。その
後、このドットパターンデータは画像強調回路２７へ出
力され、このデータに後述する画像強調処理が付加さ
れ、この処理が付加されたデータはプリントヘッド２８
へ出力される。プリントヘッド２８は、前述の回路素子
１７及び記録電極ＥＬで構成され、画像強調回路２７か
ら出力されるデータに従って記録電極ＥＬに−１５０
Ｖ、又は接地電圧を印加する。

【００２３】図１は、上述の図６に示した画像強調回路
２７の具体的回路図である。画像強調回路２７はコント
ロールロジック３０、ＲＡＭ３１、シフトレジスタ３
２、論理積回路３３、排他的論理和回路３４、ルール組
み合わせ回路３５、Ｅ−ＯＲ回路３６、Ｄタイプフリッ
プフロップ回路（以下、Ｄ−ＦＦで示す）３７、ラッチ
回路３８で構成されている。

【００２４】記憶手段としてのシフトレジスタ３２は７
ライン構成のレジスタで構成され、同図に示す様に１ラ
イン目に４ビットのレジスタが配置され、２ライン目に
５ビットのレジスタが配置され、以下３ライン目〜７ラ
イン目に各々６ビット、７ビット、６ビット、５ビッ
ト、４ビットのレジスタが配置されている。したがっ
て、シフトレジスタ３２に最大３７ビットのデータを格
納することができる。このシフトレジスタ３２に供給さ
れる画像データ（ＩＤＡＴ）は、前述の制御／メモリ回
路２６に記憶されるドットパターンデータであり、コン
トロールロジック３０の制御に従って各レジスタに供給
される。尚、ＲＡＭ３１は、制御／メモリ回路２６から
出力される画像データ（ＩＤＡＴ）を一旦記憶するメモ
リである。

【００２５】図７は上述のシフトレジスタ３２に格納さ
れる３７ビットのビット位置を示すものであり、後述す
る様に、本実施例で使用する２４ビットのビット位置と
の対応として示している。すなわち、同図に点線で示す
３７ビットがシフトレジスタ３２に格納される上述のビ
ット位置に対応し、実線で示す２４ビット（中心ビット
「１３」を除く）が本実施例で参照する２４ビットのビ
ット位置である。尚、同図に示すライン番号は図１に示
すシフトレジスタ３２のライン番号に対応する。また、
詳しくは後述するが、図７に示す２４ビットのデータを
参照して補正が行われるビットは、中心に位置する中心
ビット「１３」である。

【００２６】ここで、この２４ビットに対し、後の説明
の為、特定の番号を付す。すなわち、１ライン目に位置
する１ビットをビット番号「１」とし、２ライン目に位
置する３ビットのビット番号を「２」、「３」、「４」
とし、以下同様に、３ライン目に位置する５ビットのビ
ット番号を「５」〜「９」とし、４ライン目に位置する
７ビットのビット番号を「１０」〜「１６」とし、５ラ
イン目に位置する５ビットのビット番号を「１７」〜
「２１」とし、６ライン目に位置する３ビットのビット
番号を「２２」〜「２４」とし、７ライン目に位置する
１ビットをビット番号「２５」とする。

【００２７】シフトレジスタ３２に格納された３７ビッ
トの画像データの中で、上述のビット番号「１」〜「２
５」に格納された２５ビットの画像データは、論理積回
路３３へ出力される。図８はこの論理積回路３３の具体
的回路図である。論理積回路３３は２５個のアンドゲー
ト３３−１〜３３−２５で構成され、この２５個のアン
ドゲートには上述のシフトレジスタ３２に格納されたビ
ット番号「１」〜「２５」のデータが供給される。例え
ば、アンドゲート３３−１へシフトレジスタ３２の１ラ
イン目のデータ（ビット番号「１」に格納されたデー
タ）が出力され、アンドゲート３３−２〜３３−４へシ
フトレジスタ３２の２ライン目のデータ（ビット番号
「２」〜「４」に格納されたデータ）が出力され、以下
同様に、アンドゲート３３−５〜３３−９、アンドゲー
ト３３−１０〜３３−１６、アンドゲート３３−１７〜
３３−２１、アンドゲート３３−２２〜３３−２４、ア
ンドゲート３３−２５には、シフトレジスタ３２の３ラ
イン目、４ライン目、５ライン目、６ライン目、７ライ
ン目の対応するビット番号のデータが供給される。

【００２８】また、各アンドゲート３３−１〜３３−２
５の他方の入力には、前述のラッチ回路３８を介してコ
ントロールロジック３０から７ビット構成の選択信号Ｅ
０〜Ｅ６が供給される。例えば、選択信号Ｅ６は上述の
アンドゲート３３−１０に入力し、選択信号Ｅ５は、ア
ンドゲート３３−５、３３−１１、３３−１７に入力
し、以下同図に示す様に、選択信号Ｅ４〜Ｅ０は各々対
応するアンドゲートに入力する。この選択信号Ｅ０〜Ｅ
６の出力タイミングは、図９に示すタイミングで行わ
れ、例えば最初のタイミング（処理ドット）“０”〜
“２”の間に選択信号Ｅ０〜Ｅ２の何れかが出力されな
い（選択信号Ｅ０がローレベル状態）期間が存在し、ま
た最後のタイミング“Ｎ−３”〜“Ｎ−１”の間にも対
応する選択信号Ｅ４〜Ｅ６の何れかが出力されない期間
が存在する。この様に所定期間、選択信号Ｅ０〜Ｅ２及
び選択信号Ｅ４〜Ｅ６をローレベルに設定するのは、用
紙の右端と左端には余白が形成される為、余白領域は印
字データが無いので強制的に白データである“０”を挿
入している。すなわち、ローレベルの選択信号が対応す
るアンドゲートに供給されることにより、当該アンドゲ
ートの出力をローレベルとして、後述するルール組み合
わせ回路３５に該当するパターンがあればそのパターン
の処理に則った処理を行う。

【００２９】上述の論理積回路３３を構成する各アンド
ゲート３３−１〜３３−２５の出力は、排他的論理和回
路３４へ出力される。排他的論理和回路３４については
別に図示しないが、上述の論理積回路３３の２５ビット
出力と、シフトレジスタ３２に格納された前述の中心ビ
ット「１３」のデータが供給される。したがって、中心
ビット「１３」のデータに従って、シフトレジスタ３２
から排他的論理和回路３４へハイ信号が出力される時、
論理積回路３３から供給される２５ビットの画像データ
は反転してルール組み合わせ回路３５へ出力される。一
方、中心ビット「１３」のデータに従って、シフトレジ
スタ３２からロー信号が出力される時、論理積回路３３
から供給される２５ビットの画像データはそのままルー
ル組み合わせ回路３５へ出力される。中心ビット「１
３」を排他的論理和回路３４に入力させる目的について
は後述する。

【００３０】図１１〜図１４はビット番号「１」〜「２
５」（「１３」を除く）の２４ビットデータから中心ビ
ット「１３」を補正する６５種類の補正パターンを示す
ものであり、各々のパターン配置は図７と対応してい
る。尚、各補正パターンの右下に示すＡ〜Ｄは後述する
補正のタイミングを示すものである。ここでNo.1〜No.6
5の補正パターンのすべてが中心ビット「１３」は白デ
ータを示す“０”であることがわかる。補正パターンは
例えば補正パターンNo.1は２５ビットのデータの中のビ
ット番号「２」〜「４」、「６」、「８」、「１２」〜
「１４」、「１９」が“０”すなわちローレベルであ
り、ビット番号７が“１”すなわちハイレベルであるデ
ータ（パターン）である。“０”及び“１”以外のドッ
ト（点で示す）はデータが“０”でも“１”でもよい、
所謂ドントケアのドットである。

【００３１】ここでNo.1〜No.65 のうちから１つのパタ
ーンを選択する方法を図１０を用いて説明する。同図に
示す３５は補正データ作成手段、及び動作時間可変手段
としてのルール組み合わせ回路である。ルール組み合わ
せ回路３５は６５個のゲート回路３５−１〜３５−６５
で構成され、６５個のゲート回路３５−１〜３５−６５
の出力Ｘ１〜Ｘ６５は、全てオアゲート３５′へ出力さ
れる。この補正データ作成手段としてのルール組み合わ
せ回路３５は、上述の図７に示したビット番号「１」〜
「２５」の２５ビットの画像データを参照することによ
り、中心ビット「１３」を補正するデータを作成する回
路である。例えば、ゲート回路３５−１は上述のNo.1の
補正パターンに対応するものであり、上述の２５ビット
のデータの中のビット番号「２」〜「４」、「６」、
「８」、「１２」〜「１４」、「１９」のデータが反転
入力し、ビット番号「７」のデータがそのまま入力す
る。ゲート回路３５−１は、上述の入力データに基づい
てゲート真理値に従った出力をオアゲート３５′へ出力
する。他のゲート回路３５−２〜３５−６５についても
同様であり、各々のゲート真理値に従った出力をオアゲ
ート３５′へ出力する。したがって、アンドゲート３５
−１から出力Ｘ１がオアゲート３５′に供給された時は
上述の補正パターンNo.1が選択されたことであり、後述
するＡの期間にドットの補正印字を行う。また、例えば
補正パターンNo.2はアンドゲート３５−２の入力−出力
関係を示し、２５ビットのデータがこの補正パターの
時、後述するＣの期間、アンドゲート３３−２から出力
Ｘ２がオアゲート３５′に出力される。同様に、他の補
正パターンNo.3〜No.65 についても、２４ビットのデー
タが図１１〜図１４に示す６５種類の中のいずれかの補
正パターンの時、Ａ〜Ｄのいずれかの期間、対応するア
ンドゲートから対応する出力がオアゲート３５′へ供給
される。

【００３２】ここで、上記Ａ〜Ｄの期間について図１５
を用いて説明する。同図に示すＴＡ〜ＴＤは、上記期間
Ａ〜Ｄに対応するものであり、例えば一書き込み周期Ｔ
Ｗを４分割した期間であり、最初の１／４の期間がＴＡ
であり、次の１／４の期間がＴＢであり、次の１／４の
期間がＴＣであり、最後の１／４の期間がＴＤである。
すなわち、１ドット（中心ビット「１３」）を記録する
際の一書き込み周期ＴＷにおいて、前述のルール組み合
わせ回路３５により期間Ａが選択されていれば図１５に
示すＴＡの期間補正印字処理を行い、期間Ｂが選択され
ていればＴＢの期間補正印字処理を行い、期間Ｃが選択
されていればＴＣの期間補正印字処理を行い、期間Ｄが
選択されていればＴＤの期間補正印字処理を行う構成で
ある。

【００３３】一方、ルール組み合わせ回路３５（オアゲ
ート３５′）から出力されるデータは、Ｅ−ＯＲ回路
（exclusive-ＯＲ回路）３６へ出力される。このＥ−Ｏ
Ｒ回路３６の他方の入力には、シフトレジスタ３２に格
納された中心ビット「１３」のドットデータが出力され
る。したがって、Ｅ−ＯＲ回路３６は中心ビット「１
３」のドットデータが“０”の時（ロー信号の時）、ル
ール組み合わせ回路３５から出力されるデータをそのま
まＤ−ＦＦ３７へ出力し、中心ビット「１３」のドット
データが“１”の時（ハイ信号の時）、ルール組み合わ
せ回路３５から出力されるデータを反転してＤ−ＦＦ３
７へ出力する。言い換えれば中心ビット「１３」が
“１”のときは上記した補正パターンNo.1〜No.65 のど
れにも相当しないわけであるから、オアゲート３５′の
出力は“０”であるからＥ−ＯＲ回路３６の出力はＴＷ
の期間“１”となり、補正を行わないで黒を印字するこ
ととなる。そして、Ｄ−ＦＦ３７（画像強調回路２７）
は、クロック信号（ＣＬＫ）に同期して補正処理された
画像データをプリントヘッド２８へ出力する。

【００３４】尚、排他的論理和３４に中心ビット「１
３」を入力させるのは、補正パターンNo.1〜No.65 の
“０”と“１”のデータが図１１〜図１４と全く逆の場
合、すなわち中心ビット「１３」が黒であり、黒を補正
する場合に更に65通りの補正パターンを設けるのを省略
するためである。

【００３５】以上の構成の記録装置において、以下に具
体的なパターンを用いて動作説明を行う。図１６は本実
施例の動作を説明する図であり、図１７は補正処理の対
象となるパターンを示す図であり、従来例で使用した記
号「？」と同じ例を用いて説明する。

【００３６】前述の如く、ホスト機器２９から出力され
た印字データは、記録装置内の制御／メモリ回路２６で
対応するドットパターンデータに変換され、画像強調回
路２７へ画像データ（ＩＤＡＴ）として供給される。画
像強調回路２７内のコントロールロジック３０は、入力
する画像データ（ＩＤＡＴ）を一旦ＲＡＭ３１に格納し
た後順次シフトレジスタ３２へ供給し、例えばシフトレ
ジスタ３２内に、図１で示す連続する７ラインの３７ビ
ットデータを格納する。この様にしてシフトレジスタ３
２に３７ビットのデータが格納されると、図７に点線で
示す範囲に画像データが格納されることになる。

【００３７】ここで、例えば図１８は、中心ビット「１
３」の位置を（Ｘ１、Ｙ１）とした時の参照データの範
囲を示す図であり、この場合、同図に示す中心ビット
「１３」を除く斜線の範囲の２４ビットが参照データと
なる。この時、シフトレジスタ３２に格納された２５ビ
ットの具体的なデータ内容は、ビット番号「１４」、
「１９」、「２１」のデータのみが“１”であり、他の
ビット番号のデータは“０”である。したがって、この
時の補正パターンは図１１に示すNo.19 が対応する。す
なわち、この時シフトレジスタ３２のビット番号「１」
〜「２５」のデータが論理積回路３３、排他的論理和回
路３４を介してルール組み合わせ回路３５へ出力される
と、アンドゲート３５−１９から出力Ｘ１９がオアゲー
ト３５′を介してＥ−ＯＲ回路３６へ出力される。この
出力Ｘ１９は、期間ＴＤのみＥ−ＯＲ回路３６へハイ信
号を出力するものであり、この時、Ｅ−ＯＲ回路３６の
他方の入力には中心ビット「１３」の“０”に対応する
ロー信号がシフトレジスタ３２から供給されている。こ
の為、Ｅ−ＯＲ回路３６は期間ＴＤのみハイ信号とする
データをＤ．ＦＦ３７を介してプリントヘッド２８へ出
力する。プリントヘッド２８は、このデータに基づき、
一書き込み周期の中のＴＤ期間のみ記録電極ＥＬに所定
電圧（−１５０Ｖ）を印加する。この所定電圧を印加す
る期間を具体的に図１６（ｂ）にとして示す。

【００３８】尚、この記録動作は具体的には、ＴＤの期
間、対応する記録電極ＥＬに−１５０Ｖの電圧（オン電
圧）を印加することで、バイアス電源５ａから−５０Ｖ
のバイアスが印加されている円筒電極５との間に１００
Ｖの電位差に基づく電界を形し、現像剤ｄを円筒電極５
周表面へ転移するものである。この記録動作により、Ｔ
Ｄの期間のみ、記録電極ＥＬ上のトナーを選択的に円筒
電極５の周面上に付着することができ、前述の様に画像
転写部Ｔにおいて用紙の対応する部分にのみトナーを付
着することができる。尚、この記録処理により、上述の
如く用紙の対応する位置にトナーが付着し、具体的には
図１８に示す格子状斜線の範囲に補正印字′（図１６
(a) ）が行われる。

【００３９】次に、図１９は、中心ビット「１３」の位
置を（Ｘ２、Ｙ１）とした時の参照データの範囲を示す
図であり、この場合、同図に示す斜線の範囲の２４ビッ
トが参照データとなる。すなわち、シフトレジスタ３２
に格納された２５ビットのデータは、ビット番号「１
８」、「２０」、「２４」、「２５」のみが“１”であ
り、他のビット番号のデータは“０”である（但しこの
例の場合、中心ビット「１３」はデータ“１”であ
る）。しかし、上述の様なデータパターンは、前述の図
１１〜図１４に示す補正パターンNo.1〜No.65 には存在
しない為、ルール組み合わせ回路３５からＥ−ＯＲ回路
３６へロー信号が出力される。一方、Ｅ−ＯＲ回路３６
にはシフトレジスタ３２から中心ビット「１３」の
“１”に対応するハイ信号が出力されるので、中心ビッ
ト「１３」のドットデータをそのまま記録すべく、ハイ
信号がプリントヘッド２８へ出力され、中心ビット「１
３」を記録する一書き込み期間ＴＷ中、記録電極ＥＬに
所定電圧（−１５０Ｖ）を印加する。この所定電圧を印
加する期間を、具体的に図１６（ｂ）にで示す。この
記録処理により、前述の如く円筒電極５の周面の対応す
る位置にトナーが付着する。

【００４０】以下同様にして記号「？」に対して補正処
理を繰り返し、例えば中心ドット（Ｘ３、Ｙ１）に対し
て図１６（ｂ）にで示すタイミングで補正印字′を
行い、中心ドット（Ｘ２、Ｙ２）に対して同図（ｂ）の
で示すタイミングで補正印字′を行い、中心ドット
（Ｘ３、Ｙ４）に対して同図（ｂ）ので示すタイミン
グで補正印字′を行う。

【００４１】一方、少し特殊な場合として、図１６
（ａ）の′及び′で示す補正印字がある。例えば、
図２０は中心ビット「１３」が（Ｘ３、Ｙ５）の場合
（′の補正印字の場合）に、２５ビットの参照ビット
を斜線で示した図である。この場合、ビット番号
「１」、「３」、「６」、「１２」、「２２」のみが
“１”であり、他のビット番号のデータは“０”であ
る。したがって、この時対応する補正パターンはNo.8が
対応し、ルール組み合わせ回路３５から出力Ｘ８が出力
され、期間ＴＣのみＥ−ＯＲ回路３６へハイ信号が出力
され、中心ビット「１３」に対して一書き込み周期の中
のＴＣ期間のみ、記録電極ＥＬに所定電圧（−１５０
Ｖ）が印加される。以上の処理により、図２０に示す格
子状斜線の範囲に補正印字′が行われる。

【００４２】尚、中心ビット「１３」が（Ｘ３、Ｙ７）
の場合にも、同様にルール組み合わせ回路３５等により
対応する補正パターンに従って図１６（ａ）、図２０に
示す補正印字′を付与することができる。尚、図１６
（ａ）に示す中心ドット（Ｘ２、Ｙ８）に対しても、同
図（ｂ）ののタイミングで補正印字′が行われる。

【００４３】以上の様に処理することにより、図１７に
示した記号「？」は実際には、図２１に示す様に印字さ
れ、従来例において図２３に示した同じ記号「？」の印
字状態よりはるかに改善されたことが判る。すなわち、
本実施例の印字制御に基づき、図１６（ａ）に示す′
〜′の補正印字を行うことにより、印字品質の優れた
より自然な記号「？」を印字することができる。したが
って、補正印字′、′などは、微視的にみれば所謂
“ヒゲ”を付加した様に見えるが、巨視的にみれば（通
常の印字状態では）より自然な印字にすることができ
る。

【００４４】尚、本実施例では記号「？」についての補
正印字の例について説明したが、他の記号や文字等を印
字する場合にも同様に処理できる。また、本実施例では
中心ビットを補正する時の参照ビットを２４ビットとし
て説明したが、２４ビットに限るものではなく、また参
照ビットも上述の位置のビットに限るものではない。

【００４５】さらに、本実施例では複数の補正パターン
をルール組み合わせ回路３５で形成したが、ゲート回路
（ハード回路）で実現する場合に限らず、補正パターン
をＲＯＭに書き込みソフト的に処理しても良い。

【００４６】

【発明の効果】以上詳細に説明した様に、本発明の記録
装置によれば、従来不鮮明であった独立ドットや１ドッ
ト幅の直線等の再現性が向上し、より自然な印字を行う
ことが可能になる。

【図面の簡単な説明】

【図１】一実施例の記録装置に使用される画像強調回路
の回路ブロック図である。

【図２】一実施例の記録装置の全体構成図である。

【図３】一実施例の記録装置内の記録画像形成ユニット
の構成図である。

【図４】現像部と円筒電極の拡大断面図である。

【図５】現像部の斜視図である。

【図６】一実施例の記録装置にホスト機器を接続した状
態を示すシステムブロック図である。

【図７】中心ビットを補正する時の参照ビットの範囲を
示す図である。

【図８】論理積回路の具体的回路図である。

【図９】選択信号の出力タイミングを示すタイムチャー
トである。

【図１０】ルール組み合わせ回路の回路図である。

【図１１】補正パターンNo.1〜No.20 を説明する図であ
る。

【図１２】補正パターンNo.21 〜No.35 を説明する図で
ある。

【図１３】補正パターンNo.36 〜No.50 を説明する図で
ある。

【図１４】補正パターンNo.51 〜No.65 を説明する図で
ある。

【図１５】中心ビットを補正する時の補正印字期間ＴＡ
〜ＴＤを説明する図である。

【図１６】（ａ）は例えば記号「？」を補正した時の補
正後の印字を示す図であり、（ｂ）は例えば記号「？」
を補正する時のタイムチャートである。

【図１７】補正対象となるパターン例を示す図である。

【図１８】中心ビットが（Ｘ１、Ｙ１）である時の補正
処理を説明する図である。

【図１９】中心ビットが（Ｘ２、Ｙ１）である時の補正
処理を説明する図である。

【図２０】中心ビットが（Ｘ３、Ｙ５）である時の補正
処理を説明する図である。

【図２１】記号「？」を補正した時の補正後の実際の印
字状態を示す図である。

【図２２】（ａ）は記号「？」を補正した時の補正後の
従来の印字状態を示す図であり、（ｂ）は記号「？」を
補正する時の従来のタイムチャートである。

【図２３】記号「？」を補正した時の補正後の従来の実
際の印字状態を示す図である。

【符号の説明】

１ 給紙カセット ２ 給紙コロ ５ 円筒電極 ６ 転写ロール ８ 定着器 １２ 現像部 １３ 現像スリーブ １４ マグネットロール １５ 記録電極シート １７ 回路素子 ２６ 制御／メモリ部 ２７ 画像強調回路 ２８ プリントヘッド ３２ シフトレジスタ ３３ 論理積回路 ３４ 排他的論理和回路 ３５ ルール組み合わせ回路 ３６ Ｅ−ＯＲ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】所定のドット密度の印字情報を受信する受
   信手段と、 該受信手段で受信した前記印字情報を主走査方向の各ラ
   イン毎に記憶する記憶手段と、 所定のドット形状を有し、主走査方向にアレー状に配設
   され、対向する被記録手段にドット情報を与える記録ヘ
   ッドと、 前記記憶手段の出力に基づき、前記印字情報のうち特定
   の印字ドットの主走査方向または副走査方向の隣接ドッ
   トに対し補正を行うデータを作成する補正データ作成手
   段と、 該補正データ作成手段により作成された補正データに基
   づき前記記録ヘッドを駆動する時間を可変する動作時間
   可変手段とを有し、 副走査方向のドット記録密度を前記印字情報のドット密
   度と異ならせたことを特徴とする記録装置。