JPH07509080A

JPH07509080A - カーソル表示制御用回路装置

Info

Publication number: JPH07509080A
Application number: JP6525201A
Authority: JP
Inventors: ブール　ウォルフガング
Original assignee: コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ
Priority date: 1993-05-10
Filing date: 1994-05-05
Publication date: 1995-10-05
Also published as: DE69414812T2; DE4315471A1; DE69414812D1; EP0649556A1; EP0649556B1; KR950702322A; WO1994027277A1; US5642132A; KR100304174B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】カーソル表示制御用回路装置本発明はラスク状の像におけるカーソルの表示制御用、特に様々な大きさのカーソルフィールドの表示制御用回路装置に関するものである。

斯種の回路装置は米国特許第４．３５４，１８４号から既知であり、この従来の回路装置ではカーソルフィールドを選択可能な大きさに表示することができる。

このカーソルフィールドは、特に処理すべきテキストから成る表示像における像領域を目立たせる働きをし、このような像領域の強調は、例えばその像領域を明るめに表示することによって行われる。この場合にはカーソルフィールドにカーソル記号は表示されない。

カーソル記号、例えば矢印をカーソルフィールド内に表示し得る回路装置も既知であり、この場合、カーソル記号以外のカーソルフィールドの部分は一般に見えなくなる。カーソル記号の形状は、大きさが回路装置によって定まる記憶フィールドの内容により決定される。大抵の場合、像はカーソルだけでなく、文字即ち英字や数字も呈示し、これらの形状もメモリの記憶区分（これらの区分はカーソル用のものと同じとすることかできる）にて決定され、且つ均一の大きさの文字フィールドに表示される。この場合の文字フィールドの大きさはカーソルフィールドの大きさに相当する。カーソルを表示させる位置では、この位置にカーソルなしで表示される文字の部分がカーソルを占めることになるが、カーソルは原則として少なくとも部分的に透明にして、文字が占める部分を、例えば背景と前景の色を相違させてそのまま表示させることができるようにもする。カーソルの位置データがラスク状の像の任意のラスタ画素及びラスタラインを示す場合には、カーソルフィールドを文字フィールドの正規の固定位置に無関係に調整して、カーソルか数個の文字部分を占めるようにすることができる。カーソルを固定記号で表示する場合、このカーソル記号の形状も、カーソル形状を決定する記憶フィールドの内容を消去するか又は変更することによって変えることができる。しかし、カーソルフィールドの大きさは常に同しである。

しかしながら、カーソル記号を種々の形状だけでなく、種々の大きさでも表示するのも有効である。これはカーソル記号表示用の従来の回路装置では不可能である。大きさが可変のカーソルフィールドを表示するための前記引用した回路装置では、大きさか可変のカーソル記号を表示するのに、かなり複雑なアドレス指定回路と一緒に大きさが可変の記憶フィールドを用いなければならない。

従って本発明の目的は、ごく僅かな記憶及びアドレス指定手段を用いるだけで、大きさが可変のカーソルフィールドに大きさ及び形状が可変のカーソル記号を表示することもできる冒頭にて述べた種類の回路装置を提供することにある。

この目的を本発明よれば、表示すべきカーソル記号の形状に関するデータを記憶するためのカーソルメモリ並びにこのカーソルメモリの連続位置をアドレス指定し、これにより各位置のデータワードのビット数及びカーソル画素の表示に用いられるビット数に関連する多数の画素クロック信号の後に次の位置へと進めるアドレス指定手段を設けることにより達成する。さらに、データワードにおけるビット数をカーソル画素用のビット数に適合させる直−並列変換器も設ける。

従来の回路装置では、カーソル記号の形状に対するメモリの編成がカーソルフィールドに対するものと一致し、即ちカーソルフィールドのラインに対してマトリックスメモリのマトリックス行も設けている。本発明によるアドレス指定手段はこのような、カーソル記号用の文字メモリの編成と、このカーソル記号の表示との関係をなくし、即ちカーソルメモリのマトリックス行にカーソル記号の数ラインを含めると共にカーソル記号の１ラインの何分の１だけを含めることができるようにする。カーソルメモリの内容を変換するが（この動作は極めて迅速に行なうことかできる）又は種々のカーソル記号を記憶するために幾っがのメモリ区分を設ける場合に、必要に応してこれらのメモリ区分を切り換えるようにすれば、例えば点滅状のカーソル記号を表示することかできる。カーソルフィールドの形状及び大きさを本発明による手段により必要に応じ調整できるようにすれば、多数の表示法が可能である。

一般に、カーソル記号は２進データにより決定され、この２進データの値がカーソルフィールドの前景及び背景を決定するのに対し、マトリックスメモリの個々のアドレス可能なメモリ位置は一般に数ビットを包含する。この場合、このようなメモリ位置はカーソル記号の幾つかの連続画素に対する情報を包含する。カーソルフィールドの幅がメモリ位置のビット数の整数倍とならないようにカーソルフィールドの大きさを選定すると、カーソルフィールドのラスクラインの表示終了時に数ビットが残り、この残存ビットの情報をカーソルフィールドの次のラスクラインの冒頭にて表示しなければならない。しかし、これには比較的複雑な制御回路が必要である。従って、本発明の一例では、各新規のラスクラインに応答させてアドレス（旨定ユニットを次のアドレスに進めるようにする。カーソルメモリの８員は最適には用いられなくても、カーソルの表示制御は実質上簡単となる。

本発明による回路装置の特定例は、機内におけるカーソルの位置を決定する位置データを記憶する第３レンスタと、カーソルのライン数を記憶する第２レジスタと、カーソルのライン当りの画素数を記憶する第３レジスタと、前記第２レジスタの内容に相当するライン数を計数する第１カウンタと、各新規ラインに対して第３し／スタの内容に相当する画素数を反復計数する第２カウンタとを具えている回路装置において、前記第２レジスタか機内におけるカーソルの水平方向の位置を記憶する第１サブレンスタ及び機内におけるカーソルの垂直方向の位置を記憶する第２サブレノスタを具え、水平制御信号か第１サブレジスタの内容に等しくなる場合に、第１カウンタを第２レジスタの内容に相当する位置にセントし、次いて第１カウノタが初期位置に達するまてこの第１カウンタに画素周波数で５１数させ、■１つこの第１カウンタに計数期間中水平窓信号を出力させるために第１開始信号を発生する比較器か設けられ、垂直制御信号が第２サブレンスタの内容に等しくなる場合に、第２カウノタを第３レンスタの内容に相当する位置にセットし、次いて第２カウンタか初期位置に達するまでこの第２カウンタにライン周波数で計数させ、且つこの第２カウンタに計数期間中垂直窓信号を出力させるために前記比較器か第２開始信号を発生し、前記２つの窓信号を合成して、カーツル表示させるようにしたことを特徴とする。

このように実施するのに、ごく僅かな回路を必要とするだけで済む。２つの窓信号は様々な方法で合成することかできる。本発明の他の例では、２つの２信号からカーソル窓信号を発生するための論理素子を設け、前記カーソル窓信号が、カーソルメモリによって出力されるデータを表示装置に供給するスイッチを制御するのに供するようにすることかできる。この場合、２つの窓信号はＡＮＤ機能によって直接合成されて、スイッチを制御して、実際の像の表示からカーソルフィールドの表示に切り換えて、カーソル記号を機内の他の像情報の上に重畳させる。さらに、論理素子によって発生されるカーソル窓信号は後に詳述するように、カーソルメモリのアドレス指定を制御する。

本発明のさらに他の例では、第２カウンタか第１カウンタによる計数中にのみ画素を計数し、この計数中にカーソル窓信号を発生する働きをし、このカーソル窓信号かカーソルメモリによって出力されるデータを表示装置に供給するスイッチを制御する働きをするように２つの窓信号を合成することもできる。この場合の第２カウンタは像にカーソルフィールドを表示している間だけ作動するため、カーソル窓信号はこのカウンタから直接取出すことができる。

以下図面を弁明して本発明を実施例につき説明する。ここに：図１は本発明によるカーソルの表示を制御するためのブロック図を示し、図２は表示されたカーソルとカーソル記号用メモリのアドレス指定との関係を説明する線図を示し、図３は機内のカーソルの位置を決めるための細部のブロック図を示し、図４はカーソル窓信号を発生するための別の実施法を示す。

図１のブロック！０．１２．２０及び２２はレジスタを示し、これらのレジスタは、例えばデータバス（図示せず）を介して情報を受取り、且つこの情報を随意記憶することかできる。レジスタ１０における値はカーソルフィールドの幅を表わすのに対し、レジスタ２０の値はカーソルフィールドの高さを決定する。レジスタ１２の内容はカーソルフィールドの左辺の水平位置を示すのに対し、レジスタ２２の内容はカーソルフィールドの上辺の位置を示す。リード線１３及び２３を経て像制御回路（図示せず）から受信される制御信号は像における表示点の瞬時位置、特に受像管の表示スクリーン上の電子ビームの位置を示す。

レジスタ１２の内容は比較器Ｉ４の入力端子に供給され、この比較器の他方の入力端子は水平制御信号用のリード線１３に接続されている。比較器Ｉ４の２つの入力端子に供給されるデータカに致する場合に、この比較器１４は出方リード線１１を経て信号を出力し、この信号はカウンタＩ６のセット入力端子又はプログラミング入力端子ＰＬに供給される。上記比較３１４からの信号は、カウンタ１６のデータ入力端子Ｐに接続されたレジスタ１０の内容に対応する位置にカウンタ１６をセットする。

カウンタ１６は初期位置、例えばこのカウンタのゼロ位置にて出力端子１５から論理信号“ｌ”を出力し、この論理信号はインバータ１７を経てリード線１９に論理信号“０”を発生する。この論理信号“０”はＡＮＤゲート１８をブロックし、このＡＮＤゲート１８の他方の入力端子はリード線７を経て画素クロック信号ＰＣＬを受信する。カウンタ１６がリード線１１における信号によって初期位置以外の位置にセットされると、論理信号“０”が出力端子１５に現れ、従ってリード線１９には論理信号“ｌ”か現れるため、リード線７における画素クロック信号がＡＮＤゲー）１８を経てカウンタ１６の計数入力端子ＣＰに供給される。この場合にカウンタ１６は画素クロック周波数でその初期位置にまでカウントバックし、これに必要とされる画素クロックパルスの数はレジスタｌＯの内容により決定される。カウンタ１６が初期位置に達すると、出力端子１５に再び論理信号“じが現れるため、インバータ１７を経てリード線１９に再び論理信号°０ ″が現れ、この信号“０″がＡＮＤゲート１８をブロックして、カウンタ１６がそれ以上計数しないようにする。このように、像におけるカーソルフィールドの水平位置、即ちカーソルフィールドの幅に対してはカーソルフィールドの垂直位置に無関係に論理信号°１”がリード線１９に現れ、この論理信号“ｌ”は水平窓信号を表わす。　・同様に、比較器２４はレジスタ２２の垂直位置データをリード線２３における垂直制御信号と比較し、これらが一致する場合に比較器２４は出力リード線２１に信号を発生し、この信号はカウンタ２６をレジスタ２０の内容によって決められる位置にセットする。カウンタ２６もその初期位置では出力端子２５に論理信号 “ｌ”を発生し、この信号はインバータ２７を介してリード線２９に論理信号“ ０”を発生する。カウンタ２６かリード線２１の信号によって初期位置以外の位置にセットされると、上述したと同しようにしてリード線２９に論理信号“ｌ” か現れ、この論理信号ビかＡＮＤゲート２８をイネーブル状態するため、リード線９におけるラスタクロック信号ＬＣＬ　（この信号は像の各新規ラスクラインに対して１つのパルスを含んでいる）がカウンタ２６の計数入力端子ＣＰに供給される。従って、像に表示される各新規ラスクラインに応答してカウンタ２６は最終的にそれが初期位置に達するまでカウントダウンし、この初期位置に達するとカウンタ２６は再び出力端子２５に論理信号“１”を発生し、この信号はインバータ２７を経てリード線２９に論理信号“０”として現れ、この論理信号″０ ”かＡＮＤゲート２８をブロックして、カウンタ２６がそれ以上計数しないようにする。このように、カーソルフィールドの全体の高さに対しては、カーソルフィールドの水平位置に無関係に論理信号“ビがリード線２９に現れ、この信号は垂直窓信号を表わす。

２つのリード線１９及び２９をＡＮＤゲート３０の２つの入力端子にも接続するため、このＡＮＤゲートの出力３１は、特定の高さ及び特定の幅のカーソルフィールドが機内に発生する場合に論理信号“ビを発生し、従ってこの論理信号はカーソル窓信号を表わす。

リード線３１はＡＮＤゲート３２の入力端子に接続し、このＡＮＤゲートの他方の入力端子はリード線７に現れる画素クロック信号ＰＣＬを受信する。従って、瞬時表示画素か所望なカーソルフィールド内に位置する時は常にリード線７を経て供給される画素クロック信号ＰＣＬがＡＮＤゲート３２の出力リード線３３に現れる。これらのクロック信号は一方では後に詳述するように周波数スケーラとして作動するカウンタ４０の計数クロック入力端子ＣＰに供給される。このことは、予定した数のクロック信号が供給された後にカウンタ４０が各予定初期位置を通過すると、リード線４１にパルスを供給することを意味する。リード線４１に現れるこれらのパルスはアドレスカウンタ４２の計数入力端子ＣＰに供給され、このカウンタの計数値はカーソル記号用の情報を含んでいるメモリ４４のアドレス入力端子４３に並列に供給される。メモリ４４の各アドレスメモリ位置にはデータワードが含まれており、このデータワードは多数ビットから成り、且つデータ出力端子４５から並列に出力される。

上記データワードは並−直列変換器４６の並列入力端子に供給される。この変換器のロード入力端子ＰＥはリート線４１のパルス、即ちアドレスカウンタ４２とメモリ４４の応答時間だけ遅延されたパルス（なお、このための遅延回路は図面の簡略化のために図示してない）を受取って、メモリ４４からデータワードを並列に読取る。さらに、並−直列変換器４６はシフト入力端子ＳＨにて、カーソルフィールドの表示中にリード線３３に発生する画素クロ・ツク信号ＰＣＬを受信上メモリ４４から並列に読取ったデータワードを上記クロック信号ＰＣＬで出力端子４７から直列に出力させる。

データ出力端子４７はスイッチ４８の入力端子に接続され、このスイ・ソチの他方の入力端子はリード線３を経てソース（図示せず）からの完全な像に対する情報を受取る。スイッチ４８はカーソルフィールドの表示中に、リード線３から例えば受像管の如き表示装置ｉ！８に像情報を供給している出力端子４をリード線３工におけるカーソル窓信号の制御下にてリード線４７に切り換えて、カーソルフィールドを表示する表示装置が対応するカーソル情報を受取るようにする。スイ・ノチ４８を機械的なスイッチとして示しであるが、これは電子式のものであることは明らかである。スイッチは例えば像の上にカーソルフィールドを透明又は半透明の態様にて重畳させるために、単なるスイッチとは別のもので構成することもできる。

前述した説明で、メモリ４４がカーソルフィールドの各画素に対して１ビ・ソトしか包含せず、しかも各アドレスか例えば１６ビノトから成るデータワードを記憶するものと仮定する場合には、カウンタ４０として１６桁のカウンタを用い、並−直列変換器４Ｇの容量を少なくとも１６ビツトとする。カーソルフィールドに１６画素を表示した後にはアドレスカウンタ４２が次の位置へと進み、メモリから読取ったデータワードか並−直列変換器４６に転送されることは容易に理解されることである。従ってカウンタ４０及び並−直列変換器４６の容量はメモリ４４のデータワード幅に依存する。

３０画素の幅を有するカーソルフィールドをと示させなければならないものとする場合には、このために２つのデータワード、ノ・必要とされる。この場合、第２データワードの最後の２ビツトはカーソルフィールドの次のラスクラインにて表示させることかできる。しかし、これには特に、カーソル記号用の情報を包含しているメモリ４４のデータワードを生成するためにも多少複雑な編成を必要とする。従って、図１に示したブロック図ではカウンタ４０がリード線９のラインクロック信号ＬＣＬをリセット入力端子ＭＲで受信し、このラインクロック信号が像の表示中における各新規のラスクラインに対する１つのパルスから成るようにする。このように、出力端子４１に現れる各新規のラスクラインに応答して、アドレスカウンタ４２をメモリ４４の次のアドレスに切り換えるパルスも生成され、前記アドレスに記憶されているデータワードが読取られて並−直列変換器４６に転送される。従って、各他のデータワードの最後の２ビツトは常に用いられなくなる。このことはカーソルフィールドの他の大きさに対しても同じように云えることである。

例えば受像管の如き殆どの表示装置は周期的に作動し、即ち像は完全に繰返し表示されるから、アドレスカウンタ４２はリード線５を経てリセット入力端子ＭＲにてクロック信号ＩＣＬを受信し、このクロック信号は各新規像に対する１つのパルスで構成される。従って、アドレスカウンタ４２は各新規像に対して同じ位置にて再び計数し始める。カーソルフィールドの各画素に単一ビットしか用いない場合には、各画素にて２色しか再生することができず、即ち前景色及び背景色の２色はスイッチ４８の出力端子と表示波ｙ；ｔｓへの情報リード＃！４との間に通常接続されるレジスタ（図示せず）の内容により決められ、このレジスタは必要に応じて設けることかできる。このレジスタは２進画素情報から多重ビットのカラー情報を生成する。しかし、カーソルフィールドの各画素に対してメモリ４４のデータワードのうちの数ビットを用いて、これらのビットが個々の画素の色を直接指示できるようにすることもできる。このためには、並−直列変換器４６の出力端子４７にデータワードの連続する数ビットが並列に出力されるように並−直列変換器４６を構成し、カウンタ４０の容量値がメモリ４４のデータワード幅をカーソルフィールドの各画素に対するビット数で割ったものに等しくなるようにする。例えば、データワード幅が１６ビツトの場合で、各画素に４ビツトを用いる場合には、カウンタ４０の容量値を１／４にする。

特に、マｉ・リノクスメモリとして構成する場合のメモリ４４の容量及び編成は、このメモリの容量か少なくとも最大カーソルフィールドを表示させるのに十分なものであれば、表示カーソルフィールドの形状及び大きさには無関係である。

しかし、メモリ４４の容量は形状、大きさ及び／又は色が異なる幾つかのカーソルに対する情報を記憶し得るように十分大きなものとすることもできる。このために、メモリ４４を幾つかの区分に細分割し、これらの区分をリード線４３ａを経て供給される上位のアドレスビットにより選択可能とするのが好適である。

メモリ４４は読取専用メモリ、即ちＲＯＭとし得るが、このメモリはＲＡＭとして構成し、その内容に容易に上書きできるようにするのが好適である。メモリ内容、即ちカーソルの変更は像を表示させるのに必要とされる時間の何分の１かで行なうことができるため、位置だけでなく、形状に対しても動くカーソルを表示させることができる。

図２はメモリ編成とカーソル表示との関係を記号的に図示したものである。ここでは明瞭化のために、メモリＭを各々がデータワードのマトリックスを有する４つの層から成る三次元のメモリとして示しである。４つの層は各カーソルに対するそれぞれ異なる情報を包含しており、これらの層は上位アドレスビットにより選択され、簡単化のために、ここでは１つのカーソル形状に対する単一層のみについて説明する。この層はＣ列Ｒ行のマトリックスに配列される多数のデータワードを包含する。第１行のデータワードを参照記号Ｎｏ、Ｎｌ、、、、Ｎ（Ｃ− １）にて示してあり、これらの各データワードはＤビットで構成されるものとする。この場合、層の総容量はＲＸＣＸＤビットとなる。

ＷＩＩｌの画素と１１本のラスクラインから成る大きさのカーソルが表示面Ｐに表示される。カーソル形状を各画素に対して１ビツトの形態でしか記憶しないものとする場合、第１ラスクラインの最初のＤ個の画素はデータワードＮＯにより決定され、次のＤＨの画素か第２データワードＮｌにより決定されるようにして順次ＤＨの画素がδデータワードにより決定される。第１ラスタラインの最後のＤ個のＩｉ！ｉｉ素はデータワードＮ３によって決定されるか、このデータワードはメモリＭのマトリックスにおける第１マトリックス行の最終データワードではない。これはカーソルフィールドの他の画素についても云えることであり、カーソルフィールドＣ５の最終ラスタラインにおける最終画素はデータワードＮ（ｘ、ｙ）によって決定され、このデータフードはカーソルフィールドＣ５の大きさに応してメモリＮ１のマトリックス内の任意位置に位置させることができる。

従って、メモリＭの編成はカーソルフィールドＣ５の構成に全く無関係とすることができ、その理由はカーソルフィールドＣ３を表示するためのアドレス指定に関する限り、メモリＭは純の線形メモリとして見なせるからである。これによりカーソルを種々の大きさ及び種々の形状で極めて崖道性をもって表示することができるも、カーソルフィールドＣ３は常に長方形とすることは明らかである。

前述したように、カーソルフィールドＣ３の大きさは図１におけるレジスタ１０及び２０の内容により決定され、レジスタ１ｏの内容はカーソルフィールドの幅Ｗを決定丈るのに対し、レジスタ２ｏの内容は高さＨを決定する。表示面ＰにおけるカーソルフィールドＣ８の位置は、このカーソルフィールドの左上点０、即ち左辺から点０を離間させている画素数ＨＰと、上辺から点０を離間させているラスクラインの本数ＶＰとによって定められる。前述したように、この位置はレジスタ１２及び２２の内容より決定され、レジスタ１２は水平位置、即ち画素数ＩＰを決定するのに対し、レジスタ２２は垂直位置、即ちラスクラインの数ＶＰを決定する。

機内におけるカーソルの位置をこうした画素数及びラスクラインの数で直接指示することはまれであり：その代りに表示面Ｐに文字を表示する場合に表示面を文字フィールドのマトリックスに細分し、各文字フィールドが同数の画素及びラスクラインを占めるようにし、且つ各文字フィールドをアドレス可能とする。この場合のカーソルフィールドの位置は文字フィールドのアドレスと、カーソルの左上隅をアドレスされた文字フィールドの左上隅に対して変位させることになる画素及びラスクライン数を示す値とにより決定される。このようにカーソル位置を示すには図１のブロック図を図３のブロック図にて示すように多少変更する必要がある。ブロック５ｏは図１のレジスタ１０又は２ｏに対応するレジスタを示す。同様に、カウンタ５６は図１のカウンタ１６又は２６に対応し、比較器５４は図１の比較器１４又は２４に対応するも、この比較器５４は最早制御データとカーソル位置とを比較するのではなく、その代わり、比較器５４はリード線５３を経て文字フィールドのアドレスを受取って、これとレジスタ５２ａに記憶されており、しかもカーソルを位置付けるべき文字フィールドを１示するアドレスとを比較する。これら２つのアドレスが一致する場合、即ち表示点が所望な文字フィールド位置に達する場合に、比較器５４はリード線５１を経てカウンタ５８のセット入力端子ＰＬに供給される信号を出力する。従って、カウンタ５８はレジスタ５２ｂにより供給され、しかも文字フィールド位置に対するカーソル位置の変位量を示す値を受取る。図３に示す回路装置を図１の回路素子ｔｏ、１２．　１４及び１６の代わりとする場合には、カウンタ５８の計数入力端子ＣＰはり一ド１ｉ１６１を経て絶えずクロｌり信号、即ち画素クロック信号を受信するのに対し、図３の回路装置を図１の回路素子２０，２２．２４及び２６の代わりとする場合には、リード線６１はラスクラインクロック信号を受信する。こうしたクロック信号に応答してカウンタ５８はその初期位置にまでカウントダウンし、この初期位置に達すると、出力端子６３に論理信号“１“が現れる。表示点はまだアドレスされた文字フィールド内になるから、リード線５１にも論理信号“ビか存在するため、リード線５】と６３に接続されたＡＮＤゲート６０の両入力端子は論理信号“１”を受信し、従ってカウンタ５６のプログラミング入力端子ＰＬは、レジスタ５０に存在する値をカウンタ５６に取込むように駆動される。それ以外の動作は図１のカウンタＩ６又は２Ｇにつき説明したのと同じである。

図１に示した回路では、表示面の高さ全体にわたる水平窓信号をリード線１９に発生させ、表示面の幅全体にわたる垂直窓信号をリード線２９に発生させ、これら２つの信号をカーノルフィールドの表示中にＡＮＤゲート３０にて合成するたけて実際のカーソル窓信号を形成する。図４はこのカーソル窓信号の他の発生法を示す。ここでは、比較器Ｉ４の出力端子１１をカウンタ１６のプログラミング入力端子に直接接続せずに、ＡＮＤゲート５８の一方の入力端子に接続し、このＡ　Ｎ　Ｄゲートの他方の入力端子をリード線２９に接続する。従って、カウンタ１６は表示点か水平カーソル位置に達する際の各ラスクラインに対してセットされるのではなく、これと同時にラスクライン数かカーソルの所望垂直位置に相当する値に達する場合にのみセットされる。従って、カウンタＩ６はカーソルフィールドの表示中にのみ実際に計数するたけであり、他の時間中はこのカウンタは初期位置を占め、リ−１・線１５に論理信号“ｌ“を発生させ、従ってインバータ１７を経てリート線５９に論理信号“０′を発生させるため、リート線７からＡＮＤゲート１８を経て供給される画素周波信号によるカウンタ１６の計数動作は阻止される。これに対し、リード線５９の論理信号はカーソルフィールドの表示中にだけ論理°ｌ′となるため、図１のＡＮＤゲート３０を省くことができ、しかも素子３２及び４８の対応する入力端子を制御するのにリード線５つの信号を直接使用することができる。

特表￥−７−５０９０８０（６）Ｃ

Claims

【特許請求の範囲】

１．画素のラスタ走査フォーマットで像を発生する手段を具え、且つカーソル発生用のカーソル発生手段及びこのカーソル発生手段により入力されて、前記カーソルを表示用の前記ラスタ走査フォーマットに混在させるための混合手段を具えている表示装置であって、前記カーソル発生手段が、−画素クロック信号から成る反復走査制御信号用の入力手段と、−前記像内におけるカーソルフィールドの位置を指定する指示手段と、−前記入力手段及び前記指示手段によって入力されて、２価のクリッピング信号を発生するためのクリップ手段と、−各々がデータワードを記憶する複数の記憶位置を有し、全ての記憶データワードが少なくとも１個のカーソルパターンを示すカーソルメモリと、−前記入力手段及び前記クリップ手段によって入力され、前記クリッピング信号の第１値による制御下でカーソルメモリの記憶位置を順次アクセスすることによりデータワードを出力させて、各カーソル画素を表示させるのに用いられる第１ビット数で割った各データワードのビット数に相当する多数の画素クロック信号が供給された後に次の各記憶位置へと進めるアドレス指定手段と、 −前記メモリによって出力された各データワードを受取り、且つこの受取ったデータワードの第１数の異なる連続ビットを、前記クリッピング信号が第１値にある期間中に生ずる各画素クロック信号で供給する並一直列変換手段と、 −前記クリッピング信号により制御され、且つ前記並一直列変換手段により入力されて、表示装置に供給されるデータを制御するためのスイッチ手段と、を具えていることを特徴とする表示装置。
２．請求の範囲１に記載のようなラスタ走査像におけるカーソル表示制御用回路装置において、当該回路装置が： −画素クロック信号から成る反復走査制御信号用の入力手段と、−前記像内におけるカーソルフィールドの位置を指定する指示手段と、−前記入力手段及び前記指示手段によって入力されて、２価のクリッピング信号を発生するためのクリップ手段と、−各々がデータワードを記憶する複数の記憶位置を有し、全ての記憶データワードが少なくとも１個のカーソルパターンを示すカーソルメモリと、− 前記入力手段及び前記クリップ手段によって入力され、前記クリッピング信号の第１値による制御下でカーソルメモリの記憶位置を順次アクセスすることによりデータワードを出力させて、各カーソル画素を表示させるのに用いられる第１ビット数で割った各データワードのビット数に相当する多数の画素クロック信号が供給された後に次の各記憶位置へと進めるアドレス指定手段と、 −前記メモリによって出力された各データワードを受取り、且つこの受取ったデータワードの第１数の異なる連続ビットを、前記クリッピング信号が第１値にある期間中に生ずる各画素クロック信号で供給する並一直列変換手段と、 −前記クリッピング信号により制御され、且つ前記並一直列変換手段により入力されて、表示装置に供給されるデータを制御するためのスイッチ手段と、を具えていることを特徴とするカーソル表示制御用回路装置。
３．前記シドレス指定手段（４２）が新規のラスタラインに応答して次の位置へと進められるようにしたことを特徴とする請求の範囲２に記載の回路装置。
４．像内におけるカーソルの位置を決定する位置データを記憶する第１レジスタ（１２，２２）と、カーソルのライン数を記憶する第２レジスタ（１０）と、カーソルのライン当りの画素数を記憶する第３レジスタ（２０）と、前記第２レジスタ（１０）の内容に相当するライン数を計数する第１カウンタ（１６）と、各新規ラインに対して第３レジスタ（２０）の内容に相当する画素数を反復計数する第２カウンタとを具えている請求の範囲２又は３に記載の回路装置において、前記第１レジスタが像内におけるカーソルの水平方向の位置を記憶する第１サブレジスタ（１２）及び像内におけるカーソルの垂直方向の位置を記憶する第２サブレジスタ（２２）を具え、水平制御信号が第１サブレジスタ（１２）の内容に等しくなる場合に、第１カウンタ（１６）を第２レジスタ（１０）の内容に相当する位置にセットし、次いで第１カウンタ（１６）が初期位置に達するまでこの第１カウンタに画素周波数で計数させ、且つこの第１カウンタに計数期間中水平窓信号を出力させるために第１開始信号を発生する比較器が設けられ、垂直制御信号が第２サブレジスタ（２２）の内容に等しくなる場合に、第２カウンタ（２６）を第３レジスタ（２０）の内容に相当する位置にセットし、次いで第２カウンタ（２６）が初期位置に達するまでこの第２カウンタにライン周波数で記数させ、且つこの第２カウンタに計数期間中垂直窓信号を出力させるために前記比較器（１４，２２）が第２開始信号を発生し前記２つの窓信号を合成してクリッピング信号を形成するようにしたことを特徴とする回路装置。
５．前記２つの窓信号から、前記並一直列変換器によって出力されるデータを表示装置（８）に供給するスイッチ（４８）を制御するのに供する前記クリッピング信号を発生する論理素子（３０）を設けたことを特徴とする請求の範囲４に記載の回路装置。
６．前記第２カウンタ（１６）が前記第１カウンタ（２６）による計数中にのみ画素を計数し、且つ計数中に前記並一直列変換器によって出力されるデータを表示装置（８）に供給するスイッチ（４８）を制御するのに供する前記クリッピング信号を発生するようにしたことを特徴とする請求の範囲４に記載の回路装置。