JPH07507903A - 集積回路および自立マイクロ構造を含むモノリシック・チップの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 集積回路および自立マイクロ構造を含むモノリシック・チップの製造方法（技術 分野） 本発明は、マイクロ構造を製造する技術に関する。特に、本発明は、センサ、特 にマイクロ構造およびリシルピング（「ｅｓｏｌｖｉｎｇ）回路が同じチップ上 で具現される加速度計の製造技術に関する。

（背景技術） マイクロチップ上のマイクロセンサの構造は、環境あるいは他の条件の検出を要 求するデバイスの大きさおよびコストを低減するその可能性の故に、多（の産業 において大きな関心となっている。加速度計は、広い用途の可能性を持つ１つの 形式のセンサの一例に過ぎない。

加速度センサは、作用力または質量の測定のため、あるいは加速度に応答する制 御システムを動作させるために公知である。例えば、加速度センサは、車両の特 定の閾値減速率に応答して空気バッグを展開するために自動車において使用され る。加速度センサはまた、車輪の垂直加速度に応答するサスペンション構成要素 をマイクロコントローラが調整する能動サスペンション・システムの一部として 自動車産業において用いられる。

加速度計は、トランスジューサの出力から有効な出力信号を生じるためのりゾル ピング回路に一般にインターフェースされる加速度検出要素即ちトランスジュー サを含んでいる。用語「加速度計」とは時にセンサ（あるいはトランスジューサ ）自体を指すのに用いられるが、この用語は本文ではトランスジューサならびに リシルピング回路を含む完全システムを意味するために用いられる。

多（の市販される加速度計は、機械的あるいは電気機械的要素（例えば、圧電ゲ ージ、ピエゾ抵抗ゲージ、あるいは歪みゲージ）を含むトランスジューサを用い ている。

シリコン・チップ上で具現される加速度検出マイクロ構造は、従来技術において 示唆されてきた。例えば、Ｂｏｕｒｎの米国特許第４，７１１．１２８号は、微 小な単結晶嘗ンエーハをミクロ加工することにより形成される加速度センサを開 示している。このセンサは、質量の各側に置かれた２つの薄い平行な細片により 構造体の残部の上方に懸架された平坦な可動質量を含んでいる。前記質量は、懸 架されたマイクロ構造の一部をなすものではないが構造体上に固定された２つの 他の容量性プレート間に配置される少なくとも１つの可動容量性プレートを含む 。

この可動プレートは、静止プレートに対しである電圧に充電される。センサが加 速度を受けると、可動プレートは固定プレートに対して運動して可動プレートと おける変化は、可動プレートと固定プレートとの間の電圧を調べることにより観 察され、固定プレートの運動の距離の直接的な表示であり、これは更に加速度の 測定値である。

Ｂｃｒｎｓｔｃｉｎ等の米国特許第４．７０５．６５９号は、加速度センサの如 き自立する（ｆ　ｒｃｃ−ｓ　Ｌａｎｄ　ｉｎｇ）薄いかあるいは厚い構造体を 製造する技術を教示しており、基板を提供し、この基板上に炭素層を形成し、こ の炭素層上に多結晶材料の膜を被着するステップを含んでいる。このサンドイッ チ構造は、炭素層の酸化を生じるため酸化雰囲気内で加熱され、ポリシリコン材 料を自立する膜として残す。

しかし、従来技術は、加速度センサならびに有効出力を生じるリシルピング回路 が単一チップ上に具現されるモノリシック加速度計を教示するものではなく、あ るいはこのようなモノリシック加速度計を作る技術を教示するものではない。

このため、従来技術の加速度計は、センサの出力を有効な信号に分解する回路を 含む別個のチップあるいは他の手段を必要とする。

従って、本発明の目的は、モノリシック・センサを製造する技術の提供にある。

本発明の更なる目的は、回路を具現するマイクロチップを作り、ポリシリコンの マイクロ構造を単一チップ上に作る技術の提供にある。

本発明の他の目的は、８１ＭＯ３を具現するマイクロチップを作り、単一チップ 上に懸架されたポリシリコン・センサを作る技術の提供にある。

本発明の更なる目的は、モノリシック加速度計を作る技術の提供にある。

（発明の概要） 本文に開示するモノリシック・センサを作るための方法は、３００を越える個々 のステップからなっている。これらステップのあるものはＢＩＭＯ３回路を作る ための技術において周知である実質的に標準的なステップである。これらの８１ ＭＯ３のステップ間には、マイクロ構造トランスジューサの製造に関する多数の ステップが織込まれている。

この製造法は、各々が３００を越えるステップの２つ以上を含む６７のプロセス を含むと見做すことができる。

出発物質は、薄いｐ−ｃｐｉ（エピタキシャル）層が表面にあるｐ−ドープされ た基板である。６７のプロセスが以下のリストに示され簡単に説明され、各プロ セスの「名称」がプロセスの説明の前に大文字で示される。

１、酸化物　１：ｐ−ｃｐｉの表面上のブランケット熱酸化物層を形成する２、 Ｎ−ウェル・マスク：各酸化物層がｎ−ウェルの所要の形状を画成する３、　Ｎ −ウェル・インブラント二〇−ウェルを形成するためｐ−ｃｐｉ内ヘリン（燐） をイオン・インブラントする ４、　Ｎ−ウェル駆動：所要の深さまでｐ−ｅｐｉ層内にリンを拡散する５、酸 化物ストリップ：緩衝酸化物エツチング浴中で酸化物層を除去する６、パッド酸 化物：チップ上にストレスのない熱酸化物ブランケットを形成する ７、ＬＰＧＶＤ窒化物デポジット：低圧化学気相成長法により酸化物層上にブラ ンケット窒化物層を被着する ８、厚い酸化物マスク：厚い酸化物層の形成のためのパターンを形成するため窒 化物および酸化物の層をエツチングする９、選択された領域のホウ素の現れるイ ンブラントに対してフォトレジスト・マスクを形成する １０、選択された領域にホウ素をイオン・インブラントする１１０選択された領 域にヒ素の現れるインブラントに対してフォトレジスト・マスクを形成する １２、選択された領域にヒ素をイオン・インブラントする１３、厚い酸化物二〇 −ウェル間の露呈シリコン領域上に熱酸化物層を形成する。この層はトランジス タを相互に分離するためフィールド閾値調整層として慟（。

１４、窒化物ストリップ：湿式エツチング法で窒化物層を除去する１５、Ｑ牲酸 化物：別の熱酸化物層を形成する１６、ベース・マスク：トランジスタのベース を形成するためホウ素の現れるインブラントに対するフォトレジスト・パターン を形成する１７、ベース・インブラント：トランジスタのベースを形成するため ホウ素をイオン・インブラントする １８、プレート・マスク　次のステップで後続するフィールド閾値調整層のイン ブラントのためフォトレジスト・パターンを形成する１９、プレート・インブラ ント：センサの各部間の電気的分離を改善するセンサ・トランスジューサが形成 される領域にわたるフィールド閾値調整層としてホウ素をイオン・インブラント する ２０、ベース駆動ニステップ１７および１９において所要の深さまでＥ）−ｅｌ ）ｉ中にインブラントされたホウ素を拡散する２１、エミツト・マスク６トラン ジスタのエミッタの現れる形成７オトレジスト・マスク・パターンを生成し、ラ ンナーをセンサから回路にｎ十連結する２２、エミツト・インブラント：トラン ジスタのエミッタに対してヒ素をインブラントして、ランナーをセンサから回路 にｎ一連結する２３、エミツト駆動ニステップ２２において所要の深さまでイン ブラントされたヒ素を拡散する ２４、ＰＶＴインプラント二ＭＯＳトランジスタのフィールド閾値を調整するた めホウ素のブランケットをイオン・インブラントする２５、犠牲酸化物ストリッ プ：ステップ１５において緩衝酸化物エツチング浴中で犠牲酸化物層を除去する ２６、ゲート酸化ガニＭＯＳトランジスタの誘電体を形成するためチップ上にブ ランケット熱酸化物層を形成する ２７、ゲート・ポリ・ドーピング、トランジスタのゲートを形成するため低圧化 学気相成長法によりポリシリコンのブランケット層を被着する２８、ＰＯＣＩ、 ポリ・ドーピング：導通させるためポリシリコンをＰＯＣｌ３でドープする ２９、ポリ・マスク：トランジスタに対する所要のゲート領域を形成するため乾 式プラズマ・エツチング法でポリシリコンをエツチングする３０、ＭＯＳ）ラン ジスタに対するＰ−タイプのソースおよびドレーン領域を形成するためフォトレ ジスト・マスクを形成する３１、ＰＳＤインプラント二ＭＯＳトランジスタに対 するソースおよびドレーン領域を形成するためホウ素をイオン・インブラントす る３２、ＬＰＧＶＤ窒化物デポジット：低圧化学気相成長法により窒化物ブラン ケット層を被着する。ＢＰＳＧ　（プロセス３３において被着される）が下側層 中に拡散することを防止するバリアとして窒化物層が働く。

３３．８ＰＳＧデポジット：プラズマ強化化学気相成長法でホウ素・リン珪酸ガ ラス（ＢＳＰＧ）を被着する。リフローされた（ｒｅｆｌｏｗｅｄ）後に、ＢＰ ＳＧ層が、金属接点を表面上に後で形成できるようにチップの表面のトポロジの 厳しさを低減する平坦化層である。

３４、ソースおよびドレーン駆動ニステップ３１で所要の深さまでインブラント されたホウ素を拡散し、同時に熱プロセスでＢＳＰＧ層をリフローする。　３５ 、ＬＰＣＶＤ窒化物デポジット：低圧化学気相成長法により窒化物のブランケッ ト層を被着する。この窒化物層は、誘電体が回路領域からエツチングされる後の 時点で、エツチング・ストップとして慟（ことになる。

３６、モート（ＭＯＡＴ）・マスク＝　（以下本文では、モート領域と呼ぶ）セ ンサ・トランスジューサ領域において、ステップ３５で形成された窒化物層を、 ステップ３３で形成されたＢＳＰＧ層を、ステップ３２で形成された窒化物層を 、およびステップ２７で形成されたポリシリコン層をエツチング除去し、これに よリモート領域におけるゲート酸化物を露呈する。

３７、モート・インブラント　フィールド閾値を更に増すためモート領域におけ るホウ素を更にイオン・インブラントする。

３８、ＬＴＯデポジット二表面パッシベーションのため低温酸化物（ＬＴＯ）層 を被着する ３９、焼き締め（ＤＥＮＳＩ　Ｆ　ＩＣＡＴＩＯＮ）　・熱プロセスにおいてＬ ＴＯ層を焼ぎ締めてこのＬＴＯ層のエツチングを低速化する４０、ＬＰＧＶＤ窒 化物デポジット：ステップ４１において形成されるＬＴＯ層を除去する時、低圧 化学気相成長法により窒化物のブランケット層をエツチング・ストップとして被 着し、将来の窒化物間のシーリングを許容する。

４１、スペーサＬＴＯデポジット：マイクロ構造センサを支持することになる低 温酸化物スペーサ層を、この層が懸架状態に解放されるまで化学気相成長させる ４２、焼き締め：エッチング・プロセスを低速化するようにステップ４０で被着 されたＬＴＯ層を焼き締める ４３、バンプ・マスク、スペーサＬＴＯの上面に小さなディポット（ｄｉｖ。

［）をエツチングする。ディポットは、マイクロ構造センサの底面に小さなバン プを形成させ、これが現れるマイクロ構造解放エツチングの間、基板とのマイク ロ構造の表面接触を低減するように働く。

４４、アンカー・マスク・スペーサ酸化物を通して窒化物およびゲート酸化物層 を下側のｎ＋ランナーまで選択的にエツチングして、ポリシリコン・マイクロ構 造センサが吊り下がるアンカーに対する開口を形成する４５、アンカー・インブ ラント：下側のｎ＋ランナーに対するマイクロ・センサのアンカーのオーミック 接触を生じるようにリンをイオン・インブラントする ４６、センサ・ポリシリコン・デポジット：センサが形成されるポリシリコンの ブランケットを低圧化学気相成長させる４７、センサ・ポリシリコン・インブラ ントニリンをポリシリコン層に対してイオン・インブラントしてその導電性を増 す４８、センサ・ポリシリコンのランブト（ＲＡＭＰＥＤ）アニール：所要の引 張り強さのポリシリコンを再結晶により形成するため、アモルファス・ポリシリ コンをアニールする ４９、ビームス・マスク：ポリシリコンを所要のマイクロ構造形状に乾式エツチ ングする　。

５０、ＭＯＢＥマスク、モート領域を除きチップの全てからスペーサ酸化物を除 去する ５１、ＬＴＯデポジット・マイクロ構造センサを現れる白金被着から保護するた め低温酸化物の別のブランケットを化学気相成長させる５２、ＭＯ３ＩＮマスク 、プロセス５１で形成された低温酸化物層を、ステップ４０で形成されたＬＰＧ ＶＤを、ステップ３８で形成された低温酸化物をモート領域を除くチップの全て から除去する５３、接点マスク６ステツプ３５で形成された窒化物層を通して、 ステップ３３で形成されたＢＳＰＧ層、ステップ３２で形成された窒化物層、お よびステップ２６で形成されたゲート酸化物をエツチングして、その後形成され る接点と接触するようにトランジスタの頂面上に開口を選択的に露呈する５４、 白金・デポジット：その後のステップで形成されるアルミニウム・リードと接触 面との間に良好なオーミック接触を許容するように、白金でチップを高真空スパ ッタ・コーティングする ５５、白金焼結（ＳＩＮＴＥＲ）：チツプを高温度に露呈し、白金を焼結してこ れを接触領域に珪酸白金を形成するためシリコンと反応させる５６、白金ストリ ップ：塩酸窒素浴中で珪酸白金に変換しなかった全ての白金を除去する（接触領 域における全ての白金ではない）５７、シリコン・クローム・スパッタ：調整可 能な抵抗を形成するためシリコン・クロームのブランケット層を形成する５８、 金属スパッタ二金属リードが形成されるアルミニウム／銅（ＡＩＣｕ）のブラン ケットを伴うチタニウム・タングステン（ＴｉＷ）のブランケット層を形成する ５９、金属マスク二金属リードを所要のパターンで形成するためＡｌＣｕおよび ＴｉＷ層をエツチングする（２つの別個のエツチング）６０、薄膜マスク：クロ ームをエツチングして所要の抵抗を形成する６１、合金：ＴｉＷおよびＡｌＣｕ が珪酸白金と反応して接触開口にオーミック接触を形成するようにチップを高温 度に露呈する６２、プラズマ酸化物デポジット二回路およびセンサが現れる窒化 物エツチングから保護するように働き、また最終的回路領域のパッシベーション の一部となる酸化物のブランケットをプラズマ強化化学気相成長させる６３、パ ッシベーション・マスク、窒化物間のシールの現れる形成に備えてセンサの周囲 に狭いチャンネルを開口させ、また回路領域におけるポンド・パッドを露呈する ためプラズマ酸化物を湿式エツチングする６４、プラズマ窒化物デポジット：セ ンサ周囲のエッチ・バリアとして窒化物間シールを設置し、かつ最終的回路領域 のパッシベーションの一部として働くように窒化物層をプラズマ強化化学気相成 長させる６５、バック・エツチング、チップの背面から全ての誘電体をエツチン グ除去する ５５、ＮＴＰＡＳマスク、ポンド・パッドおよびポリシリコン・シリコン領域か ら窒化物層をエツチング除去する ６７、ビーム解放マスク、センサ領域を開口させるためステップ５１およびステ ップ６２で形成された低温酸化物をエツチングし、かつセンサをその最終的な懸 架状態に解放するため、ステップ４１で形成されたスペーサをエツチングする （図面の簡単な説明） 図ＩＡは、本発明のプロセスにより製造することができる例示的なマイクロ構造 の懸架部分の平面図、 図ＩＢは、本発明の方法により製造することができる図ＩＡの例示的な懸架マイ クロ構造部分の側面図、 図２Ａは、本発明により製造することができる例示的なセンサの平面図、図２Ｂ は、本発明により製造された加速度計のための例示的な分解回路の回路図、 図３は、本発明の製造方法の第１の段階における例示的チップの回路領域の断面 図、 図４は、本発明の製造方法の第２の段階における例示的チップのセンサ領域のセ ンサ領域の断面図、 図５は、本発明の製造方法の第３の段階における例示的チップの回路領域の断面 図、 図６は、本発明の製造方法の第４の段階における例示的チップのセンサ領域のセ ンサ領域の断面図、 図７は、本発明の製造方法の第５の段階における例示的チップのセンサ領域のセ ンサ領域の断面図、 図８は、本発明の製造方法の第６の段階における例示的チップのセンサ領域のセ ンサ領域の断面図、 図９は、本発明の製造方法の第７の段階における例示的チップのセンサ領域のセ ンサ領域の断面図、 図１０は、本発明の製造方法の第８の段階における例示的チップのセンサ領域の センサ領域の断面図、 図１１は、本発明の製造方法の第９の段階における例示的チップのセンサ領域の センサ領域の断面図、 図１２は、本発明の製造方法の第１０の段階における例示的チップのセンサ領域 のセンサ領域の断面図、 図１３は、本発明の製造方法の第１１の段階における例示的チップのセンサ領域 のセンサ領域の断面図、 図１４は、本発明の製造方法の第１２の段階における例示的チップのセンサ領域 のセンサ領域の断面図、 図１５は、本発明の製造方法の第１３の段階における例示的チップのセンサ領域 のセンサ領域の断面図、 図１６は、本発明の製造方法の第１４の段階における例示的チップのセンサ領域 のセンサ領域の断面図、 図１７は、本発明の製造方法の第１５の段階における例示的チップのセンサ領域 のセンサ領域の断面図、 図１８は、本発明の製造方法の第１６の段階における例示的チップの回路領域の 断面図、 図１９は、本発明の製造方法の第１７の段階における例示的チップのセンサ領域 のセンサ領域の断面図、 図２０は、本発明の製造方法の第１８の段階における例示的チップのセンサ領域 のセンサ領域の断面図、 図２１は、本発明の製造方法の第１９の段階における例示的チップのセンサ領域 の断面図、。

図２２は、本発明の製造方法の第２０の段階における例示的チップのセンサ領域 のセンサ領域の断面図、 図２３は、本発明の製造方法の第２１の段階における例示的チップのセンサ領域 のセンサ領域の断面図である。

（本発明の望ましい実施例の詳細な記述）１９９０年８月１７日出願の米国特許 出願第０７１５６９．０８０号「モノリシック加速度計」は、本願と同じ譲受人 に譲渡され、その米国特許出願の開示は参考のため本文に援用される。前記米国 特許出願は、本文に開示される方法によって製造することができるモノリシック 加速度計を開示している。更に、１９９２年４月２２８１こ出願され本願と同じ 譲受人に譲渡された米国特許出願第０７／８７２．０３７号「マイクロ構造を製 造する方法」は、懸架されたマイクロ構造が製造プロセスの間に破損されあるい は基板に付着された状態になることを阻止する方法に関して本文に開示される方 法の改善を開示している。この米国特許出願の開示もまた参考のため本文に援用 される。

図ＩＡおよび図ＩＢは、本発明の方法により製造することができる例示的なマイ クロ構造の懸架部分１０の平向図および側面図をそれぞれ示す。図面に示される ように、懸架された中心ビーム１２は、これから横断方向に延長する複数の懸架 アーム１４を有する。ビーム１２は、支持ビーム１６．１８から対向端部で支持 されている。支持ビーム１６．１８は、アンカー２ｏ、２２．２４．２６によっ てシリコン基板上方で支持される。

図ＩＡおよび図ＩＢは、マイクロ構造の懸架部分のみを示している。しかし、実 際の商業的に使用可能なデバイスにおいては、このマイクロ構造は固定された構 成要素をも含む。例えば、図２Ａは、例示的な加速度計のセンサ部分の平面図を 示す。判るように、マイクロ構造のアーム１４は、固定アーム２８．２９に隣接 してこれと平行に配置される。アーム２８．２９の各々もまた、アンカーからそ の一端部で基板の上方に懸架される。それにも拘わらず、これらアームは、アー ム２８．２９の懸架部分が比較的短いため、加速度作用力下では太き（運動する ことがない故に、一般に固定されると考えられる。アーム１４を含む懸架部分は 、電気的に第１のノードを含む。固定アーム２８は第２のノードに電気的に一体 に接続され、固定アーム２９は第３のノードに電気的に一体に接続される。固定 アーム２８は、第１のコンデンサの第１の電極を形成し、固定アーム２９は、第 ２のコンデンサの第１の電極を形成している。可動アーム１４は、第１および第 ２の両コンデンサの第２の電極を形成する。

デバイスが加速度を受けると、支持ビーム１６．１８は加速度の作用力下で撓ん で可動アーム１４を固定アーム２８．２９に対して運動させる。従って、加速度 の作用力下では、可動アームと隣接する固定アームとの間の距離が変化して、各 可動アームと隣接する固定アームとの間にキャパシタンスの変化を生じる結果ト する。キャパシタンスの変化は、加速度作用力の直接的な表示である。センサは 、可動アームと固定アームとの間の電圧差を受取る分解回路に電気的に接続され る。

図２Ｂは、図２Ａのセンサを均衡させ、加速度の測定値として線３１における作 用力均衡フィードバック信号を用いる作用力に対する例示的な分解回路の回路図 である。この回路およびセンサの更に詳細な記述は、前掲の米国特許出願節０７ １５６９．０８０号に見出すことができる。

本発明の製造方法を用いて、図２Ａのセンサおよび図２Ｂの回路を単一のチップ に具現することができ、これにより加速度計の大きさおよびコストを低減する。

本発明の製造方法は、８１Ｍ０８回路を製造し、かつ相互に共用し得るように懸 架されたマイクロ構造を製造するためのプロセスを組合わせるものである。全体 的な方法は、約３３０の個々のステップを含む。

略々３３０の個々のステップの多くは、当技術では周知であるプロセスの部分で ある。例えば、フォトリトグラフ法によりフォトレジスト・マスクを形成するプ ロセスは、従来技術において周知であり、６つの個々のステップからなっている 。本発明の個々のステップは、６７のプロセスを含むと考えることができる。

この６７のプロセスの一部は、当技術において公知である標準的なプロセスであ る。本発明は、モノリシック・センサを製造するための新規なプロセスの組合わ せにあり、プロセスのあるものがそれ自体新規であるという事実にある。

更に広義なレベルでは、全体的方法は、各々が２つ以上のプロセスからなる２０ のタスクを含むものと見做すことができる。本発明の本文における詳細な論述は 、２０のタスクの見出しに分けられる。各タスクの見出し下の項は、２つ以上の プロセスへ更に分けられる。必要に応じて、１つのプロセスの個々のステップが 論述される。しかし、先に述べたように、多くの個々のステップは当技術におい て周知であり、このため更に詳細には述べない。更に、本発明の不明瞭化を避け るため、全てのステップまたはプロセスは図面には明瞭に示されない。

出発物質 本発明の方法における出発物質は、厚さが約３０ミクロンの薄いエピタキシャル 層層を載置するｐ−ドープされたシリコン基板である。

タスク１：Ｎ−ウェル・インブラント このタスクは、トランジスタが内部に形成されるｎ−ウェルを基板にインブラン トすることを含む。このタスクはプロセス１〜５を含む。

プロセス１：酸化物１ 熱酸化物は、従来の熱的手段によりチップの表面上に形成される。特に、このチ ップは酸素の周囲環境において約１０００℃に加熱されてチップの表面上のシリ コンを酸化させ、熱酸化物であるＳｉｎ、層を形成する。酸化物の深さは、温度 および露出時間によって制御される。この層は、約３６００オングストロームの 深さに形成される。

プロセス２：Ｎ−ウェル・マスク このプロセスは、ステップ１において形成される酸化物層を基板上のｎ−ウェル の所要のパターンにパターン化することを含む。このプロセスは、緩衝酸化物エ ッチ液（フッ化水素酸）浴における酸化物層のエツチングが続（標準的なフォト リトグラフ・ステップを含む。

特に、フォトリトグラフ法は、（１）チップを有機フォトレジストのブランケッ ト層で覆い、（２）所要のｎ−ウェル・パターンの形態のマスクをフォトレジス ト上に接触しない状態で配置し、（３）全ての層が他の全ての層に対して適正位 置に形成されるように、望ましくはステッパでチップ上にマスクを正確に整合し 、（４）マスクにより遮光された部分は現像されないが、特定の波長の光をマス クを介してフォトレジストに対して照射してマスク下で露光されるフォトレジス トの各部を現像させ、（５）マスクを取除き、（６）酸化物層の現像された部分 を洗流す科学的洗浄剤でチップを噴霧するステップを含む。

前記６つのフォトリトグラフ・ステップの後に、下側の酸化物層がフォトレジス トの現像された部分の下方で露光される。次いで、チップは、酸化物層の露光部 分はエッチするがフォトレジストにより依然として覆われた酸化物層の部分には 影響を及ぼさないフッ化水素酸の緩衝酸化物エッチ浴に浸漬される。

一般に、フォトレジスト層は、下側の層のエツチングの直後に取除かれる。しか し、当該プロセスにおいては、フォトレジストは簡単に説明される理由のためま だ取除かれない。

このプロセスにおいては、リンが５．０Ｅ１２／ｃｍ”の濃度にチップ上にブラ ンケット被着される。このリンは、熱酸化物マスクにより画成された面域のみに おける基板にインブラントされる。リンは、チップがリン粒子の高エネルギ・ビ ームで射突される標準的なイオン注入プロセスで被着される。望ましい実施例で は、粒子は約１００キロ電子ボルト（Ｋ　ｃ　Ｖ）のエネルギまで加速される。

プロセス１において形成されたがまだ取除かれないフォトレジスト・マスクは、 このｎ−ウェル・インブラント・プロセスにおいて別の保護マスクとして働く。

フォトレジストが被着された後、７オトレジストを剥離することができる。これ は、チップを硫酸エッチ浴に浸漬するか、あるいは乾式プラズマ剥離法によって 行うことができる。本発明の望ましい実施例においては、これは酸エッチ液中で 行われる。

プロセス４．Ｎ−ウェル駆動 プロセス３の完了時に、プロセス３でインブラントされたリンは非常に浅い深さ に基板に対して拡散される。リンは基板に対して所要の深さに拡散（駆動）され ねばならない。リンは、熱プロセスにおいて基板に対して更に深く拡散すること ができる。本発明の望ましい実施例においては、チップは少量の酸素（ある程度 の酸化を許容するため）ならびにガスを含む周囲環境において約７時間だけ略々 １２５０℃に露呈される。拡散の深さは、プロセスの持続時間および温度の双方 によって制御することができる。

プロセス５°酸化物ストリツプ ｎ−ウェルが所要の深さまでインブラントされ駆動されると、プロセス１におい て形成された保護酸化物層を除去することができる。チップは、緩衝酸化物エッ チ浴中へ浸漬される。フォトレジスト・マスクが除去されてから、全ての残留酸 化物がエツチングで除去されてｎ−ウェルを持つ純シリコンを残す。

ス乙１２：厚い酸化物 このタスクは、チップに形成されることになる構成要素間の表面分離を改善する ためにフィールド閾値調整層と関連する。このタスクはプロセス６乃至１４を含 む。表面分離を増すために厚い酸化物が略々全での個々のトランジスタの周囲に 形成される。しかし、ドーパント・レベルは、表面漏れを低減するために厚い酸 化物領域の下方で増されねばならない。従って、ヒ素がｎ−ウェルの領域にイン ブラントされ、このウェルはロード−ピングを増すため厚い酸化物（以下におい ては、ｎ−フィールド領域）により覆われることになる。チップの他の領域では 、この領域でｐ−ドーピングを増すために、厚い酸化物が形成される領域（以下 においては、ｐ−フィールド領域）の下方でホウ素がインブラントされる。

プロセス６：パッド酸化物 このプロセスにおいては、薄い熱酸化物層（約５００オングストローム）カ、プ ロセス１に関して先に述べた如くチップの表面を酸化することによって形成され る。この酸化物層は、プロセス７において示される窒化物からシリコンを保護す るために形成される。窒化物は、純シリコンを損傷することになる。

プロセス７・ＬＰＣＶＤ窒化物デポジットこのプロセスにおいては、約１２００ オングストロームのシリコン窒化物の層が標準的な低圧化学気相成長法で被着さ れる。低圧化学気相成長法では、チップは周囲ガスを含む低温度の炉内に配置さ れる。窒化物被着ステップの場合は、雰囲気はＮＨ，と５ｉＨ２Ｃ１２を含む。

蒸着された粒子はそれ自体を基板表面の如き得られる表面に対して被着させる。

プロセス８：厚い酸化物マスク このプロセスでは、フォトレジスト・マスクがプロセス２に関して先に述べた如 き従来のフォトリトグラフ法を用いて形成される。マスクは、厚い酸化物層が表 面分離を増すための出現プロセスにおいて成長させられるチップのフィールド不 活性領域（即ち、ｎ−フィールドおよびｐ−フィールドの領域）を規定するよう にパターン化される。フォトレジスト・マスクが一旦形成されると、窒化物層が 従来のプラズマ・エッチ液によりエツチングされる。フォトレジスト・マスクが 除去され、次にパッド酸化物が従来の緩衝酸化物エッチ液中でエツチングされる 。窒化物層を介して露光された部分のみがエツチング除去される。

プロセス９・Ｐ−フィールド・マスク ｐ−フィールドおよびｎ−フィールドが異なる不純物でドープされねばならない ため、従来のフォトレジスト・マスクが形成されて、ｐ−フィールド領域が形成 されるべき厚い酸化物マスクを介して露光される領域のみを規定する。

プロセス１０：Ｐ−フィールド・インブラントこのプロセスでは、ホウ素粒子（ ｐ−タイプ粒子）が、フォトレジストのマスク下で、プロセス３に関して述べた 如き従来イオン注入により５０ＫｃＶで５゜５Ｅ１３／ｃｍ”の濃度に露呈され るｐ−フィールド領域にインブラントされる。

ホウ素がインブラントされた後、フォトレジスト・マスクが剥離される。

プロセス１１：Ｎ−フィールド・マスクこのプロセスは、マスクがフィールド領 域のｐ−フィールド領域ではなくｎ−フィールド領域を規定することを除いて、 プロセス９に類似する。

プロセス１２：Ｎ−フィールド・インブラントこのプロセスでは、所要のローフ イールド領域をｎ−ウェルに形成するため、ヒ素がイオン注入プロセスにより４ ．０ＥＩＩ／ｃｍ＋１の濃度まで被着される。

少な（とも１つの望ましい実施例では、前記粒子は１００ＫｃＶに加速される。

次にフォトレジストが剥離される。

図３は、プロセス１２のｎ−フィールド・インブラントの完了後であるがフォト レジストマスクが除去される前のチップの回路領域の状態を示している。ｐ−ド ープされた基板、ならびにｐ−ｃｐｉ層が３０で一緒に示される。タスク１で形 成された例示のｎ−ウェルが４０で示される。パッド酸化物層（プロセス６で形 成され、プロセス８においてパターン化された）と窒化物層（プロセス７で形成 され、プロセス８でパターン化された）とが１３で一緒に示される。プロセス１ １において形成されたｎ−フィールドのフォトレジスト・マスクが１１で示され 、これにおいては開口１１ａがローフイールド領域を規定している。しかし、実 際のｐ−フィールドおよびｎ−フィールドは、これらがまだ完全に形成されてい ないいため同図では示されない。特に、前記フィールドはまだ所要の深さには拡 散されていない。

プロセス１３：厚さ酸化物 このプロセスにおいては、約１４，９００オングストロームの厚いプランケット 酸化物層が、プロセス１にか先に述べた如き熱酸化によって形成される。このプ ロセスにおいて形成された酸化物のみが形成し、ここで純シリコンがプロセス７ において形成されプロセス８でパターン化されたエツチングされた窒化物層の下 方で露呈される。プロセス７で形成されプロセス８でパターン化された窒化物が 基板の不活性領域を露呈したため、この領域では厚い酸化物のみが形成う。この 厚い酸化物は、相互に、かつ形成されることになるアルミニウム・リードからチ ップ上に形成されるトランジスタの電気的分離を改善する。厚い酸化物層は、フ ィールド閾値調整層である。

この熱的プロセスもまた、プロセス１０および１２において注入されたホウ素と ヒ素をそれぞれ拡散するように働き、これによりｐ−フィールドおよびｎ−フィ ールド領域の形成を完了する。

プロセス１４：窒化物ストリップ このプロセスでは、チップがリン酸浴中に浸漬されて、プロセス７において被着 された全ての残留窒化物を除去する。次に、チップが緩衝酸化物エッチ浴中に浸 漬されて、プロセス６において形成された残留酸化物を除去する。この緩衝酸化 物ストリップもまた、無油、プロセス１３において形成された厚い酸化物層の部 分を剥離することになる。しかし、この層は非常に厚く、この層の大部分が酸化 物の剥離後も残留する。

このタスクは、プロセス１５乃至２０を含む。このタスクにおいて、バイポーラ ・トランジスタのベースが形成される。ＰＭＯ３Ｉ−ランジスタのソースおよび ドレーンが類似したドーピング要件を有するため、これらじょまたこのタスクに おいて部分的に形成される。ＰＭＯＳトランジスタのソースおよびドレーンを完 全に形成するのに必要な更に浅いソースおよびドレーン拡散が、タスク７の間に 後で形成される。

プロセス１５：犠牲酸化物 このプロセスにおいては、犠牲酸化物の８５０オングストロームの厚層が、熱酸 化によってチップ上に成長させられる。この犠牲層は、デバイスにおけるチャン ネリングを防止すると共に、出現するベース・インブラントにおいて損傷が起こ ることを防止するように働く。

プロセス１６二ベース・マスク このプロセスにおいては、フォトレジストのマスクが犠牲酸化層の頂面に形成さ れて、所要のバイポーラ・トランジスタのベースおよびＰＭＯＳソースおよびド レーンを先に述べた如き標準的なフォトリトグラフ法によって規定する。次いで 、これもまた先に述べた如き緩衝酸化物エッチ浴中で犠牲酸化層がトランジスタ のベース・パターンにエツチングされる。

プロセス１７：ベース・インブラント このプロセスにおいては、ｐ−タイプの粒子（ホウ素粒子）が、プロセス１６で 形成されたマスクによって示されるパターンで基板にイオン・インブラントされ る。インブラントの後に、フォトレジストが剥離される。

プロセス１８ニブレート・マスク このプロセスにおいては、別のフォトレジスト・マスクが標準的なフォトリトグ ラフ法によって形成される。マスクは、チップの回路領域を保護するがモート領 域は露呈するように形成される。

プロセス１９ニブレート・インブラントこのプロセスにおいては、ホウ素がプロ セス１８において形成されたマスクを介してセンサ領域にイオン・インブラント される。この注入は、モート領域に更に厚くｐ−ドープされた領域（またはプレ ート）を生成する。このプレートは、フィールド閾値調整層として働いて、セン サのアーム間の分離を改善する。フォトレジストは、プレートの注入後に剥離さ れる。

プロセス２０：ベース駆動 このプロセスにおいては、バイポーラ・トランジスタのベースを形成しかつＰＭ Ｏ３Ｉ−ランジスタのソースおよびドレーンを部分的に形成するためプロセス１ ７において注入されたホウ素が、プロセス４に関して先に述べた如き高温度拡散 プロセスにおいて所要の深さにｎ−ウェルに対して拡散される。ステップ１９に おいて注入されたホウ素もまたこの時拡散される。

図４は、プロセス２０の完了後のチップ、および特にモートの状態を示す。前の ように、ｐ−ドープされた基板ならびにｐ−ｅｐｉ層が３０で一緒に示される。

プロセス１９において形成されたプレート層が３２で示される。縦方向の点線３ ４が、チップのセンサ領域（または、モート領域）と回路領域との間の分割線で ある。同図で判るよに、プレートはモート領域のみに現れる。プロセス１５にお いて形成された犠牲酸化物層が３６で示され、回路領域とセンサ領域の両方を覆 う。タスク２で形成された例示的な厚い酸化物領域が３８で示される。図４にお ける厚い酸化物領域３８は、モート領域を完全に包囲する厚い酸化物（タスク２ で形成された）のリングの一部である。無油、厚い酸化物が他の領域においても 被着されている。回路領域における例示的なｎ−ウェル領域が４０で示される。

厚い酸化物領域３８の下方でステップ１０において形成されたｐ−フィールドは ４２で示される。

タスク４：モート領域から回路領域への導体およびバイポーラ・トランジスタの エミッタを形成 このタスクは、プロセス２１乃至２３を含む。このタスクにおいては、バイポー ラ・トランジスタに対するエミッタがインブラントされる。更に、センサおよび 回路の構成要素間のｎ＋ランナーもまた形成される。これらの導体は実質的に長 いエミッタ領域であり、このためトランジスタのエミッタと同じプロセスの間に 形成することができる。

プロセス２１：エミツト・マスク フォトレジスト層が被着されパターン化されて、バイポーラ・トランジスタのエ ミッタならびにセンサ領域から回路領域へのｎ＋ランナー（導体）を規定する。

これらランナーは、ポリシリコン・センサをＢＩＭＯ３回路へ電気的に接続する コノプロセスにおいては、ヒ素が１５０ＫｅＶで６．１８Ｅ１５／ｃｍ”の濃度 にイオン・インブラントされて、エミッタとｎ＋ランナーとを形成する。

プロセス２３：エミツト駆動 このプロセスにおいては、ヒ素が高温度拡散プロセスにおいて所要の深さおよび 濃度に拡散される。

図５は、プロセス２３の完了時のチップの回路領域を示す。参照番号１７は、バ イポーラ・トランジスタのベース領域と、プロセス１６．１７および２０におい て形成されたＰＭＯ３）ランジスタの部分的に形成されたソースおよびドレーン 領域とを示す。参照番号１９は、プロセス２１．２２および２３において形成さ れたエミッタ領域を示す。参照番号３８は、プロセス８および１３において形成 された厚い酸化物層を示す。参照番号２３は、プロセス１１．１２および１３に おいて形成された例示的ｎ−フィールドを示す。最後に、参照番号４２は、プロ セス９、ｌＯおよび１３において形成された例示的ｐ−フィールドを示す。

タスク５：ゲート酸化物領域を形成するこのタスクは、プロセス２４乃至２６を 含む。このタスクにおいては、ＭＯＳトランジスタの誘電体が形成される。

プロセス２４　：　ＰＶＴインブラントこのプロセスにおいては、ホウ素が５０ ＫｃＶで４．５Ｅ１１／ｃｍ”の濃度にインブラントされる。ホウ素のこのブラ ンケット層は、ＰＭＯＳトランジスタに対する閾値調整層である。

図ＩＡ、図ＩＢ、図２Ａおよび図２Ｂに示され、米国特許出願第Ｊ　０７１５６ ｏ、ｏｓｏ号に開示されたモノリシック加速度計を製造する本発明の実施例にお いては、回路はＮＭＯＳトランジスタを含まない。従って、ホウ素はこのステッ プにおいてマスクの利点もなく被着することができる。ホウ素はチップに被着さ れるブランケットであるが、チップの他の領域が既に非常に厚くドープされるた めホウ素のこのような比較的少量の添加は他の領域に大きな影響を及ぼすことが ないため、単にチャンネル領域に大きな影響を及ぼすに過ぎない。しかし、この プロセスをＮＭＯＳトランジスタを含むデバイスに適用するのに必要な別のステ ップは、当業者には明らかであろう。

プロセス２５：犠牲酸化物ストリップ このプロセスにおいて、プロセス１５において形成された犠牲酸化物層が緩衝酸 化物エッチ液中で剥離される。

プロセス２６：ゲート酸化物 このプロセスにおいて、熱酸化物がチップ上で７２５オングストロームの深さに 成長させられる。この層は、ＭＯＳ）ランジスタのゲート下方の容量性酸化物を 含むことになる。

図６は、プロセス２６の完了後のチップのモート領域を示す。図６に示されるよ うに、子の時点では、モート領域が基板３０上に３つの層を有する。これらは、 プレート層３２と、ｎ十導体４４と、ゲート酸化物ブランケット層４６とである 。

タスク５：ＢＩＭＯＳゲートを形成するこのタスクは、プロセス２７乃至２９を 含む。このタスクにおいては、ＢＩＭＯＳトランジスタのポリシリコン・ゲート が形成される。

プロセス２７：ゲート・ポリシリコン・デポジットこのプロセスにおいて、ポリ シリコンのブランケット層がチップ上に被着される。ポリシリコン被着技術は当 技術において周知である。例えば、ポリシリコンは、雰囲気が蒸着された水酸化 ケイ素（Ｓｉ）ｉ、）を含む雰囲気で高温度の炉内でチップを露呈することを含 む化学気相成長法において被着することができる。

水酸化ケイ素は、高温度において分解して全ての得られる表面、即ちチップ上に 被着する。本発明の望ましい実施例では、ポリシリコンが５５００オングストロ ームの深さに被着される。このポリシリコンのブランケットは、出現プロセスに おいてＭＯ３Ｉ−ランジスタのゲートに形成されることになる。

プロセス２８：ＰＯＣＩ、ポリシリコンのドーピングこのプロセスにおいては、 プロセス２７において被着されたポリシリコンは、その導電性を高めるためＰＯ Ｃｌ、で厚（ドープされる（２０オーム／ｓｑ）。

本発明の望ましい実施例においては、ポリシリコンは、チップが雰囲気ＰＯＣＩ 、である高温度の炉内に配置される拡散プロセスの被着サイクルにおいてドープ される。化学気相成長法と類似するが、このプロセスは、新しい材料層を被着す る代わりに、このプロセスが前に存在する層を不純物でドープする故に、化学気 相成長法とは見做されない。

プロセス２９．ポリシリコン・マスク このプロセスにおいては、フォトレジスト層がポリシリコン上に形成されて所要 のゲート・パターンにパターン化される。次に、ポリシリコンが乾式プラズマ・ エッチ液中でエツチングされてゲート領域を形成する。

図７は、プロセス２９の完了後のチップのセンサ領域を示す。ゲート領域の形成 に加えて、ゲート・ポリシリコン４８のアイランドもモート領域上に形成される 。このポリシリコン・アイランドは、以後のプロセスにおいてＢＰＳＧを除去す る時にエッチ液のストッパとして働く。製造方法の終り近くに、プロセスは狭い リングを除いてセンサ領域から全てのゲート・ポリシリコンを除去することにな る。

タスク７：８１ＭＯ３）ランジスタに対する浅いＰ−タイプのソースおよびドレ ーン領域を形成 このタスクは、プロセス３０および３１を含み、ここでＰＭＯＳトランジスタの ソースおよびドレーン領域が形成される。

プロセス３０：Ｐ−タイプのソースおよびドレーン・マスクこのプロセスにおい ては、フォトレジスト・マスクが標準的なフォトリトグラフ・ステップにより形 成されて、ＰＭＯＳトランジスタのソースおよびドレーン領域を規定する。

プロセス３１：ＰＳＤインブラント このプロセスにおいて、ホウ素（ｐ−タイプ）が、４０ＫｅＶで１．５Ｅ１３／ ｃｍ”の濃度にイオン・インブラントされる。フォトレジストは、両方の注入の 後に剥離される。

タスク８・ＢＰＳＧ平坦化 デバイスの製造におけるこの段階において、チップの表面形状は比較的著しい（ 即ち、粗い）。以後のプロセスでは、チップ表面上に金属リードを形成すること が必要となる。金属を比較的平滑な表面に被着することが望ましい。従って、プ ロセス３２乃至３５において、少量のホウ素とリンを持つＳｉかを含むホウ素リ ン珪酸ガラス（ＢＰＳＧ）が被着されリフローされて、メタライゼーション・プ ロセスのための更に平滑な表面を提供する。さもなければ、チップ表面の粗い形 状は、ひび割れを生じずに金属リードを被着することを困難にすることになるこ のプロセスでは、２００オングストロームの厚い窒化物層が、低圧化学気相成長 法によってチップ表面に被着される。この窒化物層は、下側のゲート酸化物を、 プロセス３３で被着されるＢＰＳＧＪ’Ｇから保護する。この窒化物は、ＢＰＳ Ｇがゲート酸化物層内に、またこれを越えて拡散することを防止する。

プロセス３３　：　ＢＰＳＧデポジションこのプロセスにおいては、５５００オ ングストロームの厚いホウ素リン珪酸ガラス層がプラズマ強化化学気相成長させ られる。ＢＰＳＧ層は、金属の連結部と接点を後でひび割れの危険が少な（被着 することができるように、形状の粗さを減らすように平坦化層を提供するためリ フローされる。ＢＰＳＧは、プロセス３４においてチップ表面を平坦化するため にリフローされる。

プロセス３４：ソースおよびドレーンの駆動このプロセスでは、ソースおよびド レーン領域として被着されたホウ素が所要の深さおよび濃度に拡散される。少な くとも１つの望ましい実施例においては、チップが約２時間だけ１０００℃に露 呈される。このプロセスは、実際に、タスク８（平坦化）およびタスク７（ソー スおよびドレーン領域の形成）の両方の一部である。このプロセスは、ソース／ ドレーンの駆動ならびにＢＰＳＧリフローを行うためにＢＰＳＧデポジションの 後で行われる（即ち、ＢＰＳＧを融解し再び固化して、これが金属連結部を形成 できる平滑な平坦面を形成するようにする）プロセス３５・ＬＰＣＶＤ窒化物の デポジションこのプロセスにおいては、別の２００オングストロームの窒化物が ＢＰＳＧ層上に被着される。この窒化物層は、センサを構成する目的のために被 着された誘電体を介して湿式エツチングするのに必要となる時に、回路領域にお いてエツチング・ストップとして働く。誘電体は一般にブランケットとして付設 され、このためセンサ誘電体もまたある時点で回路領域に形成されることになる 。従って、これら誘電体は回路領域から取除かれねばならない。この窒化物層は 、これら誘電体を取除くことが必要となる時にエツチング・ストップとして働く ことになる。

図８は、プロセス３５の完了後にチップのセンサ領域の状態を示す。プロセス３ ２において被着された窒化物層が５０で示され、プロセス３２において形成され たＢＰＳＧ層は５２で示され、プロセス３５で形成された窒化物層は５４で示さ れる。

タスク９：モート領域の除去 図８から判るように、本発明の製造法におけるこの段階では、モート領域は８１ Ｍ０３回路め形成のため被着された多数の誘電体層で覆われている。プロセス３ ６乃至４０において、不要な誘電体がモート領域から除去され、ｐ−領域の表面 濃度はロ＋ランナー間の表面漏れの可能性を低減するため増加される。更に、モ ート領域が全＜ＢＩＭＯ３誘電体のない状態にされたかつそのドーパント濃度が 増加された後、モート領域に対する幾つかの誘電体層が形成される。

プロセス３６：モート・マスク このプロセスでは、フォトレジスト層が被着されて、モート領域のみを露呈する ようにパターン化される。次いで、プロセス３５において被着された窒化物層が 乾式エツチング・プロセスで除去され、プロセス３３で被着されたＢＰＳＧ平坦 化層が湿式エツチング・プロセスで除去され、プロセス３２で形成された窒化物 層が別の乾式エツチング・プロセスで除去され、最後に、プロセス２７で被着さ れたポリシリコン層が乾式エツチング・プロセスで除去される。この時点で、ケ ート酸化物がモート領域に露呈される。

プロセス３７：モート・インブラント このプロセスにおいては、更に多くのホウ素がモート領域においてイオン・イン ブラントされる（チップの残部はまだフォトレジストにより保護されている）。

ホウ素は、５０ＫｃＶで５Ｅ１２／ｃｍ”の濃度までインブラントされる。この ホウ素のインプラント工程は、プロセス１９のプレート・インプラント工程と同 じ機能、即ち構成要素の電気的分離を増すフィールド閾値調整層として供する。

このプロセスは、この時点では初期プレートのインブラントが、幾つかの熱的操 作に対する露呈およびホウ素の偏析により表面から実質的に空乏化されている故 に、２つの別々のインプランテーションに分けられる。

図９は、完了プロセス３７後のチップを示している。明らかなように、モート領 域はゲート酸化物４８まで露呈される。

プロセス３８　：　ＬＴＯデポジションこのプロセスにおいては、２０００オン グストロームの厚い低温酸化物層がチップ上に被着される。これは、フィールド 領域において約６００オングストロームから約２６００オングストロームまで合 計酸化物厚さを増して、充分な表面パッシベーションを保証する。このプロセス では、酸化物は、露呈されたシリコン表面が酸化する先に述べた如き熱的プロセ スによっては形成されない。その代わり、このプロセスにおいては、酸化物が化 学気相成長タイプのプロセスで被着される。

実質的に、チップはシリコン・コンパウンドおよび酸素環境を持つ低温度炉内に 配置される。この周囲酸素は、シリコンの表面に析出する。このプロセスは、基 板上のシリコンは消尽しない。

プロセス３９：焼き締め プロセス３８において被着された低温酸化物は、次にそのエツチングを低速化さ せるため焼き締められる。実質的に、チップは酸化物の焼きシステム・メモリー のため指定される期間だけ高温度の炉内に配置される。

プロセス４０　：　ＬＰＣＶＤ窒化物のデポジション１２００オングストローム の厚い窒化物層が、焼き締められた低温酸化物上に被着される。この層は、プロ セス４１においてこの窒化物層上に被着される別の低温酸化物層のエツチングに 関するエツチング・ストップとして働くことになる。

この窒化物層もまた、タスク１９において述べた窒化物間のシーリングを許容す ることになる。

図１Ｏは、プロセス４０の完了後のチップを示している。同図に示されるように 、低温酸化物層５６が、窒化物層５８の前に被着されている。

タスク１０ニスペーサ酸化物の形成 マイクロ構造は、完全なチップが製造されパッケージされた後に、正常な使用条 件に耐えることができなければならない。例えば、本発明の方法による製造のた め考えられるモノリシック加速度計は、１００ｇ程度の加速度作用力に耐えるこ とが期待される。それにも拘わらず、製造中にマイクロ構造はプロセスを受け、 使用中に遭遇するｂ）よりも更に著しく苛酷な環境条件に曝される。このため、 製造中にマイクロ構造を損傷する可能性を低減するため、予防的な措置がマイク ロ構造ならびにマイクロ構造の製造方法に組込まれねばならない。

スペーサ酸化物は２つの機能を供する。第一に、ポリシリコン・マイクロ構造は 被着されスペーサ酸化物上に形成され、次いでスペーサ酸化物がマイクロ構造の 下側からエツチング除去されて懸架された状態のままである。スペーサ酸化物は 、この方法の実質的に最後まで除去されない。従って、スペーサ酸化物の第２の 機能は、製造の諸条件およびプロセスに曝される時に他の理由で損傷されるおそ れがある懸架構造のマイクロ構造を堅固に支持することである。

スペーサ酸化物の形成は、プロセス４１乃至４３を含んでいる。

プロセス４１ニスペーサ酸化物のデポジションこのプロセスにおいて、マイクロ 構造を支持することになるスペーサの低温酸化物（ＬＴＯ）は、化学気相成長法 によって被着される。この層は、約１６，０００オングストロームまで成長させ られる。

プロセス４２：焼き締め このプロセスにおいて、チップはスペーサ酸化物上のエツチングを低速化させる ためこのＬＴＯ層を焼き締めるため延長された期間だけ高温度に曝される。これ は、スペーサ酸化物のはるかに高精度のエツチングを可能にすることになる。

プロセス４３：バンプ・マスク このプロセスにおいては、フォトレジスト層がスペーサＬＴＯ上に被着され、セ ンサ領域に分散された小さな開口を形成するためパターン化される。スペーサ酸 化物は、次に緩衝酸化物エツチング浴中でエツチングされる。チップは、下側の 窒化物層までスペーサＬＴＯを完全に通してエツチングするのではなく、小さな ディポットのみがスペーサＬＴＯの頂面から作られるように、制限された期間だ け緩衝酸化物エツチング浴に曝されるに過ぎない。このため、マイクロ構造がス ペーサＬＴＯ上に形成される時、スペーサ酸化物におけるディボットの位置に隣 接するその底部表面に小さなバンプが生じることになる。

これらバンプは、スペーサ酸化物の除去の間およびその後におけるチップに対す るマイクロ構造の表面域の接触を最小限に抑えるように働く。マイクロ構造を懸 架状態に残すためスペーサ酸化物を除去するためのエツチング中およびその後に 、下側の基板と接触状態になるように比較的デリケートなマイクロ構造を曲げる ことがあり得る。このことは、マイクロ構造が基板に付着する傾向を有するので 望ましくない。小さなバンプをマイクロ構造の底部表面に温くことにより、マイ クロ構造の底部表面が基板と接触する時、バンプのみが表面と接触することによ り、接触表面面積と付着する可能性とを最小限に抑える。

図１１は、プロセス４３の完了後のチップを示している。同図に示されるように 、厚いスペーサ酸化物層６０が、チップ全体に被着され、ディボット６１の如き 小さなディポットがその上面に形成されている。

タスク１１：アンカーの形成 図ＩＡ、図ＩＢおよび図２人に示された例示的な加速度計では、マイクロ構造が アンカーから懸架され、固定アームが同じように基板に対して個々に係止されて いる。プロセス４４および４５は、マイクロ構造のアンカーを形成するための準 備に関する。

プロセス４　：アンカー・マスク このプロセスにおいては、フォトレジスト・マスクが形成されて、ポリシリコン のマイクロ構造が懸架されるアンカーを規定する。スペーサ酸化物、窒化物およ び別の下側の酸化物は乾式エツチングされ、これによりランナー４４（図１２参 照）の如きｎ＋ランナーを下方に露呈する。

プロセス４５ニアンカーのインブラントこのプロセスにおいては、リンが３０Ｋ ｃＶでイオン・インプランテーションにおいて４．０Ｅ１５／ａｍ２の濃度にイ ンブラントされる。リンは、ポリシリコン・アンカーが形成されると下側のｎ＋ ランナー、例えば４４と良好なオーミック接触を生じさせるようにインブラント される。このリンのインプランテーションは、ポリシリコン／シリコンの境界に おけるリンの濃度を増し、アンカ一点における均一な再結晶を促進してアンカー 抵抗を減じる。

図１２は、例示的なアンカー開口５９を含むステップ４５の完了後のチップを示 している。

タスク１２：ポリシリコンのマイクロ構造形成プロセス４６乃至４９は、懸架さ れたマイクロ構造の形成に関するものである。

しかし、先に述べたように、マイクロ構造は、当該製造方法の実質的な終了まで は懸架されず、スペーサＬＴＯによって支持されることになる。

プロセス４６：センサ・ポリシリコンのデポジションこのプロセスにおいては、 ２０．０００オングストロームの厚さのポリシリコン層が、低圧化学気相成長法 においてスペーサ酸化物上に被着される。これは、マイクロ構造ケ形成されるこ とになるポリシリコン層である。部分的にアモルファス膜を生成するため低いデ ポジション温度が用いられる。

プロセス４７：センサ・ポリシリコン・インブラントこのプロセスにおいては、 マイクロ構造ポリシリコンがリンをイオン・インブラントすることにより導電性 を更に大きくされる。

プロセス４８：ポリシリコンのランブト・アニールポリシリコンが被着されると 、それは実質的にアモルファスである。ポリシリコンを所要の引張り応力に形成 するために、これをアニールする。チップが、窒素雰囲気（Ｎ２）中で長い期間 加熱される。このアニール・ステップはまた、リン・ドーパントを標準的なイン ブラント駆動プロセスにおけるようにポリシリコンに駆動する。望ましい実施例 では、完成したマイクロ構造に対して比較的安定したバネ定数を維持するために 、ポリシリコンがアニールされて約６Ｅ８ダイン／ｃｍ２の引張り応力を結果と して生じる。結果として得るポリシリコンの面積抵抗率は約９０乃至１６０オー ム／ｓｑである。

図１３は、ステップ４８の完了後のチップを示している。同図に示されるように 、２０．０００オングストロームの厚いポリシリコン層６２がチップ上に被着さ れる。図１３に示されるように、アンカー６４がアンカー・ウェル５９に形成こ のプロセスにおいては、フォトレジスト・マスクが形成されて回路領域から全て のポリシリコンを除去して、モート領域に所要のマイクロ構造形状を形成する。

次いで、ポリシリコンが乾式エツチングされる。図１４は、プロセス４９の完了 後のチップを示している。

タスク１３ニスペーサ酸化物を回路領域から除去このタスクは、プロセス５０の みを含む。

プロセス５０：ＭＯＢＥマスク このプロセスにおいては、フォトレジスト層が被着されて、スペーサ酸化物層６ ０をエツチングするためマスクされる。用語ｒＭＯＢＥＪとは、この特定のマス クに対する任意の表現である。用語ｒＭＯＢＥＪは、［モートおよびビーム」の 短縮であり、このマスクがマイクロ構造（または、ビーム）を覆うように形成さ れるがスペーサ酸化物層６０を回路領域から除去するように形成される。このマ スクは、プロセス３６において用いられるモート・マスクとは異なる。フォトレ ジストがパターン化された後、チップが緩衝酸化エツチング浴中で被着され、こ の浴中でスペーサ酸化物が下側の窒化物層５８まで選択的にエツチング除去され る。ＬＰＧＶＤ窒化物層５８は、酸化物のエツチングのためのエツチング・スト ップとして働く。

図１５は、ステップ５０の完了後の中でを示す。

タスク１４：マイクロ構造を保護する酸化物層の被着このタスクは、唯一つのプ ロセスしか含まない。

プロセス５１：低温酸化物のデポジションこのプロセスにおいては、２，０００ オングストロームの厚い低温酸化物層が化学気相成長法によって被着される。こ の酸化物層は、マイクロ構造を回路領域ならびにセンサと回路との間に電気的接 触を形成するため白金の出現する被着から保護するように働く。薄いＬＴＯ層が ないと、白金は白金の珪化作用中にポリシリコンと反応してポリシリコンの機械 的および電気的特性を変化させることになる。

図１６は、２，０００オングストロームの低温酸化物層６６を示している。

タスク１５：回路領域からのセンサ誘電体の除去このタスクは、唯一つのプロセ スを含んでいる。

プロセス５２：ＭＯ３ＩＮマスク パターン化されたフォトレジスト層は、モート領域に大きなアイランドを規定す るため標準的なフォトリトグラフ・ステップを用いて形成され、このアイランド ではフォトレジストの残部が現像されるが全てのセンサ誘電体は保存されて、全 てのセンサ誘電体のチップの回路領域からのエツチング除去を可能にする。ここ では、２つのマスク、即ちＭＯ３ＩＮマスクとＭＯＢＥマスクとが用いられて、 ポリシリコン・センサの鋭い垂直段におけるフォトレジストの更なる保護を行う み用語ｒＭＯ３ＩＮＪは、「モート」マスクおよびｒＭＯＢＥＪマスクからこの マスクを弁別す志ために選択された。用語ｒＭＯ３ＩＮＪとは、マスクが窒化物 層５４まで完全にエツチングを行うために使用されるので、「モートおよびシリ コン窒化物」の短縮である。このプロセスにおいては、ＭＯＤＥマスクが最初に 用いられ、その後ＭＯ３ＩＮマスクが用いられる。２つのフォトレジスト・パタ ーンが判るるように、ＭＯＢＥマスクはＭＯ３ＩＮマスクより僅かに小さい。こ のプロセスにおいて回路領域からエツチング除去されるセンサ誘電体は、プロセ ス５１で被着された低温酸化物層と、プロセス４０で被着された窒化物層と、プ ロセス３８で被着された低温酸化物層とを含む。２つの酸化物層は、別個の湿式 エツチング・プロセス（緩衝酸化物エッチ液）により除去される。窒化物層は、 乾式プラズマ・エツチング・プロセスで除去される。プロセス３５において被着 されたこのプロセスでエツチングされる３つの層の下側の窒化物層５４が残る。

この層５４は、酸化物層５６のエツチングのためのエツチング・ストップとして 慟（。

このプロセスでエツチング除去された３つの層は、回路領域におけるレーザ・ト リミングをＩＩＪ能にするために除去される。次に、この３つの層がエツチング された後にフォトレジストが除去される。

図１７は、プロセス５２の完了後のチップを示している。同図に示されるように 、層６６．５８．５６が回路領域から除去されて、これにより窒化物層５４をこ のタスクは、唯一つのプロセス５３を含んでいる。

プロセス５３：接触マスク プロセス５２におけるＭＯ３ＩＮマスクと同様に、接触マスクは２つの別個のフ ォトレジスト層（接触およびＭＯＢＥ）を用いて、センサ領域における鋭い垂直 段部における充分なフォトレジストの被覆を提供する。第１のＭＯＢＥマスクは 、モート領域を覆い回路領域を露呈したままにするために用いられる。次に、接 触マスクが用いられる。この接触マスクは、金属接点に対するトランジスタに対 する開口と、金属接点に対するモート領域におけるｎ＋ランナーに対する開口と を規定し、かつモート領域におけるマイクロ構造に対する別のフォトレジスト被 覆を提供するために現像される。フォトレジスト・マスクが形成された後、４つ の層がこれにわたってエツチングされねばならない。これらの層は、窒化物層５ ４と、ＢＰＳＧ層５２と、窒化物層５０と、ゲート酸化物層４６とである。４つ の全ての層は、図１９における開口６７における純ｎ＋ランナーの如き規定され た接触領域における基板を露呈する１回の長いプラズマ・エツチングにおいてエ ツチングされる。

図１８は、プロセス５３の完了後のチップの回路領域を示している。参照番号４ ８は、ゲート、・ポリシリコンを示す。参照番号４６は、ゲート酸化物を示す。

ＰＭＯＳトランジスタの浅いソースおよびドレーンの拡散領域が３３で示される 。

ＢＰＳＧ層は５２で示される。残りの番号は、少なくとも図５に関して先に述べ た領域を指し、図５の論議において定義された。

タスク１７：　・触　域における珪化白金の形成このタスクは、プロセス５４乃 至５６を含む。このタスクの目的は、以降のプロセスにおいて形成される電気的 リードに良好なオーミック接触を生じるように、金属接触開口、例えば図１９に おける開口６７に珪化白金層を形成することである。

プロセス５４：　金デポジット このプロセスにおいては、白金は標準的な高真空スパッタリング・プロセスによ っ゛Ｃチップ上に被着される。白金は、４００オングストロームの深さに被着さ れる。

プロセス５５・白金の焼結 プロセス５４において形成された白金は、白金を基板の表面上のシリコンと反応 させて珪化白金を形成するように、このプロセスにおいて焼結される。このプロ セスは、実質的に、チップを高温度に露呈することを含む。白金は、例えば接触 開口における裸の基板と接触する場所のみで珪化する。

プロセス５６・白金ストリップ このプロセスにおいて、珪化されなかった白金が除去される。特に、チップは、 珪化しなかった白金を剥離して接触開口に珪化白金を残す硝酸−ＨＣＬ浴中に配 置される。

図１９はプロセス５６の完了後のチップを示し、珪化した接触開口６７を示す。

タスク１８　メタライゼーション メタライゼーション・タスクは、プロセス５７乃至６１を含む。このタスクにお いては、金属リードが形成されて、トランジスタを所要の回路パターンで結合す るように種々の接触開口を相互に接続する。薄膜の調整可能抵抗もまた形成され る。

このプロセスにおいては、５ｉＣｒのブランケットが標準的なスパッタ・デポジ ション・プロセスにより形成される。５ｉＣｒは、レーザ・トリミング可能な抵 抗を形成するため用いられる。５ｉＣｒは、１．０００乃至１．２００オーム／ ｓｑの面積抵抗に被着される。

プロセス５８．金属スパッタ このプロセスにおいては、チタン・タングステン（ＴｉＷ）およびアルミニウム ／銅（ＡＩＣｕ）が２つの別個のスパッタリング・プロセスで被着される。この ２つの金属は、以降のプロセスにおいて電気的リードに形成されることになる。

プロセス５９：金属マスク このプロセスにおいては、フォトレジスト・マスクが形成されて所要の金属リー ドを規定する。２つの異なるマスクが２つのマイクロメートルの深さのセンサ・ ギャップからフォトレジスト（および、最終的には金属）の完全な除去を保証す るためには、２回の連続的な露光が要求される。露光された最初のマスクは金属 マスクで、チップ上の８１Ｍ０３回路を接続する。次に、モートな手マスクが同 じレジストで露光されて、現像中のセンサ領域からの全てのレジストの除去を容 易にする。センサ領域のみがモート・マスクによって開口され、従ってセンサ領 域のみが過剰露光となる。次いで、ＡｌＣｕがリン酢酸績（ＰＡＮ）酸の浴中で 湿式エツチング・プロセスによりエツチングされる。この後に、過酸化水素中の ＴｉＷの湿式エツチングが続いて所要の電気的リードを残す。次にフォトレジス トが剥離される。

プロセス６０：薄膜マスク フォトレジストは、所要の抵抗を規定するように被着されパターン化される。

５ｉＣｒ層は、フォトレジスト・マスクに従って乾式エツチングされて抵抗を形 成する。このフォトレジストは、次に剥離される。

プロセス５９における金属マスクと同様に、薄膜マスクはモート・マスクによる ２回目の露光を用いてフォトレジストのセンサ領域の、従ってまた薄膜材料の清 浄化をも容易にする。

プロセス６１：合金 このプロセスにおいては、チップが高温度の炉内で露呈され、基板と電気的リー ドとの間に良好なオーミック接触を形成するように、ＴｉＷおよびＡｌＣｕを接 触開口における珪化白金と反応させる。

図２０は、プロセス６１の完了後の回路を示している。同図に示されるように、 リード６８の如き金属リードは、開口６７の如き接触開口に形成されている。こ のリードは、窒化物層５４」二に延長して接触開口を接続し、これによりトラン ジスタを所要の回路に結合する。

タスク１９：パッシベーション このタスクは、プロセス６２乃至６６を含む。本発明の方法において用いられる パッシベーションは２つの別個のステップで被着されて、窒化物間のシールヲセ ンザの周囲に形成させて、スペーサＬＴＯを完全にアンダーカットしてセンサを 解放するため後に続く非常に長いエツチング・プロセスから回路を保護する。

パッシベーション層は、金属をかき傷から保護すると共に、回路を湿気、イオン 汚染などから保護するように慟（。しかし、金属がポンド・パッドに接着されね ばならない故に、パッシベーションはポンド・パッドの開口には存在し得ない。

パッドはまた、加速度の作用力下でのマイクロ構造の自由運動に影響を及ぼさな いように、マイクロ構造から除去されねばならない。

て５，０００オングストロームの厚さに被着される。酸化物層の部分を形成する ように少量のリンが酸素プラズマ中に含まれる。

プロセス６３　バッジベージ＝１ン・マスクこのプロセスにおいては、プロセス ６２において形成された酸化物層がパターン化されて、センサの周囲に窒化物間 シールを設定すると共に、回路領域のポンド・パッドを開口させる。従って、フ ォトレジスト・マスクは、（１）センサの周囲にチャンネルと、（２）ポンド・ パッドとを規定するように形成されパターン化される。酸化物層は、緩衝酸化物 エツチング浴中でエツチングされ、次いでフォトレジストが剥離される。

図２１は、プロセス６３の完了後のチップを示している。同図に示されるように 、プラズマ酸化物層７０がチップ上に形成されており、この層７０は、センサ周 囲の開ロア２とポンド・パッド開ロア４の如き開口を規定するためエツチングこ の時点において、別の窒化物層７６が、プラズマ強化化学気相成長によって約５ ，０００オングストロームの厚さに被着される。これは、センサ領域の周囲に窒 化物間シールを設定する。この窒化物間シールは、ポリシリコン・センサ下方か らスペーサＬＴＯを除去するために用いられる最終の長い湿式エツチングから回 路領域を保護する。このシールは、この窒化物層７６（図２２参照）と、プロセ ス４０において被着されたＬＰＧＶＤ窒化物層５８との間に形成される。

プロセス６５：逆エツチング これは、標準的なプロセスであり、実際には窒化物間シールのタスク１９とは関 連されない。しかし、このプロセスは、この時点、即ちプロセス６４において被 着された窒化物層が除去される前に実施されるが、これは窒化物層が逆エツチン グの間余分な保護を加える故である。いずれの場合も、逆エツチングは、フォト レジストによるチップの前面のブランケット・コーティングと、一連の長い湿式 および乾式エツチングにおけるチップの背面からの全ての誘電体のエツチングセ ンサ領域ならびにポンド・パッド、例えばポンド・パッド７４からプロセス６４ において被着された窒化物を除去することが必要である。フォトレジスト・マス クは、ポンド・パッドとセンサを開口させるために形成される。窒化物層７６は 、乾式エツチング・プロセスにおいてエツチングされる。先に述べたように、こ のエツチング・プロセスは、窒化物層が逆エツチングの間に余分な保護を行う故 に、逆エツチング後に行われる。

図２２は、プロセス６６の完了後のチップを示している。同図に示されるように 、窒化物層７６がチップ上に形成され、リード６８の如きボンド・パッド領域に おいて金属リードを開口させ、かつセンナを開口させるためエツチングされてい る。

タスク２０：マイクロ構造の解放 この最終タスクはスペーサ酸化物層が除去される唯一つのプロセス６７を含み、 これによりマイクロ構造を図ＩＡ、図ＩＢおよび図２Ａに示される如きその最終 的な懸架状態に解放する。

プロセス６７：マイクロ構造解放マスクこのプロセスにおいては、スペーサ酸化 物が露呈される部分、即ち、マイクロ構造形状を形成するためポリシリコンが除 去された部分に隣接するモート領域における少数の穴を持つ回路領域とモート領 域の大部分とを完全に覆うため、フォトレジスト・マスクが形成される。フォト レジストにおける穴は、これらが重なったマイクロ構造の縁部に直接隣接するよ うに配置される。

次いで、酸化物層が７オトレジスト・マスクの下方で露光される場所でエツチン グされるように、チップが緩衝エツチング酸化物浴中に配置される。酸化物がフ ォトレジストにおける穴の寸法を僅かに越えてエツチングされかつマイクロ構造 の縁部の下方に数ミクロンだけ延長するように、チップが長い期間浴中に残され る。

次に、フォトレジストが除去され、別のフォトレジスト層がチップ上に被着され る。このフォトレジスト層は、酸化物層に形成された穴を充填すると共に、エツ チングされたポリシリコンのマイクロ構造の各部間の孔隙を充填する。次に、フ ォトレジストは、フォトレジストの大半を現像するためマスクなしで露光される 。

しかし、穴の縁部に充填されマイクロ構造の縁部下方に延長するフォトレジスト の各部は、これら縁部がポリシリコンのマイクロ構造により遮光される故に現像 されない。必要ならば、ポリシリコンのマイクロ構造の非接触部分間、例えば可 動アーム１４間の間隙におけるポリシリコン層６２にあるフォトレジスト・ブリ ッジを残すようにもマスクを用いることができる。

次に、残るスペーサ酸化物６０が緩衝酸化物エッチ液中で除去される。この浴は また、マイクロ構造を覆うモート領域に先に残された酸化物層６６．７０を除去 する。緩衝酸化物浴は、ポリシリコンまたはフォトレジストに影響を及ぼすこと がない。従って、スペーサ酸化物が除去された後も、マイクロ構造の非接触部分 間、ならびにマイクロ構造の下方に形成されたフォトレジスト・ペデスタル間の 間隙における７オトレジスト・ブリッジはまだ残る。マイクロ構造の下方の穴の 縁部に形成された７オトレジスト・ペデスタルがマイクロ構造を垂直に支持して 、このマイクロ構造が曲げられて下側の基板と接触することを阻止する。マイク ロ構造の非接触部分間の間隙に残ったフォトレジスト・ブリッジは、このような 部分が側方に曲げられて相互に接触することを阻止する側方支持部を提供する。

フォトレジスト・ペデスタルおよびブリッジがなければ、マイクロ構造の各部は 、液体の表面張力効果による緩衝酸化物の湿式エツチング後の乾燥工程の間に、 非常に曲がりやすく、基板および（または）マイクロ構造の他の部分と接触しよ うとする。７オトレジスト・ペデスタルおよびブリッジは、マイクロ構造の各部 が基板あるいはマイクロ構造の他の部分と接触する可能性を著しく低減する。更 に、接触が生じても、プロセス４３の間にマイクロ構造の底面に形成されたバン プが表面域の接触を著しく低減し、これにより付着の可能性を著しく低減する。

従って、フォトレジスト・ペデスタルおよびブリッジ、ならびにバンプは、本発 明の方法のデバイスの歩留まりを著しく増す。

７オトレジスト・ペデスタルおよびブリッジは、液体の表面張力の問題を生じな い長期の酸素プラズマ剥離プロセスにおいて除去される。

本発明のプロセス６７については、先に述べた米国特許出願第０７／８７２゜０ ３７号に更に詳細に論述されている。従って、ここではごく簡単に論述する。

このプロセスおよびその多くのステップを更に完全に理解するためには、前記の 米国特許出願を参照されたい。

この時点では、マイクロ構造は図２０に示された如きその最終的形態で懸架され る。

本発明の方法は、本文に開示した望ましい実施例において論述したＰＭＯ３およ びバイポーラ・トランジスタに加えてＮＭＯＳトランジスタを有する回路に対し て容易に適用できることを理解すべきである。更に、本発明の方法をマイクロ構 造ならびに回路を具現する多くの種類のチップの製造に使用できること、本文に 述べた加速度計に限定されないことを理解すべきである。

本発明の少数の特定の実施例について記述したが、当業者には種々の変更、改修 および改善が容易に着想されよう。本文の開示により明らかになる如きかかる変 更、改修および数倍は、本文には明示的に述べなかったが本文の記述の一部であ ることが意図され、本発明の趣旨および範囲内にあるべきものである。従って、 先の記述は単なる例示に過ぎず、限定ではない。本発明は、頭書の特許請求の範 囲およびその相等内容において定義される如（にのみ限定されるものである。

浄書（内容に変更なし） 浄書（内容に変更なし） ― ト３４Ｆｉｇ、　１４ ト３４Ｆｉｇ、　１５ ト３４　Ｆｉｇ、　１６ ト３４　Ｆｉｇ、　１７ Ｆｉｇ、　１８ ト３４　Ｆｉｇ、　２０ ｒ″−３４Ｆｉｇ、　２１ 補正書の翻訳文提出書 （特許法第１８４条の７第１卯 平成　６年り２月場輌日

Claims (1)

1. 【特許請求の範囲】 １．懸架されたマイクロ構造および回路を含むマイクロチップを製造する方法に おいて、 （１）基板の表面の第１の領域にトランジスタを形成するステップと、（２）酸 化物のエッチングのためのエッチ・ストップとして衝く材料層を前記表面上に形 成するステップと、 （３）前記基板上の酸化物層を除いて、前記マイクロ構造が形成される場所を規 定する、前記基板の第２の領域からの前記トランジスタの形成中に前記基板上に 形成された誘電体を除去するステップと、（４）前記第２の領域における前記表 面をパッシベーションするステップと、 （５）前記懸架マイクロ構造の形成のためスペーサとして衝くように前記エッチ ・ストップ層上にスペーサ酸化物層を被着するステップと、（６）前記懸架マイ クロ構造が支持されるアンカーを規定する前記スペーサ酸化物層にアンカー開口 をエッチングするステップと、（７）前記懸架マイクロ構造が形成される前記ス ペーサ酸化物上にポリシリコン層を被着するステップと、 （８）前記ポリシリコンをエッチングして前記ポリシリコンを前記マイクロ構造 に形成するステップと、 （９）前記表面の前記第１の領域から前記スペーサ酸化物を除去するステップと 、 （１０）前記第２の領域における前記ポリシリコン上に酸化物保証層を形成する ステップと、 （１１）前記トランジスタを電気的に連結して回路を形成するため、かつ前記マ イクロ構造を前記回路に電気的に連結するために、前記マイクロ構造上に導電性 経路を形成するステップと、 （１２）前記マイクロ構造の前記第１の領域をパッシベーションするステップと 、 （１３）前記スペーサ酸化物層をエッチングして、前記酸化物の全てを除去し、 かつ前記マイクロ構造を懸架状態に離すステップとを含む方法。 ２．ステップ（１）が、 （１．１）前記マイクロ構造の異なる部分間の分離を改善するように、前記第２ の領域における前記基板に対してドーパントをインプラントするステップを含む 請求の範囲第項記載の方法。 ３．（３．１）前記マイクロ構造の各部間の分離を改善するように、ドーパント ・レベルを増すため前記第２の領域における前記基板に対して更にドーパントを インプラントするステップを更に含む請求の範囲第１項記載の方法。 ４．ステップ（２）において形成された前記材料層が窒化物を含み、ステップ（ １３）が、前記第１の領域の周囲に窒化物間シールを形成するステップを含む請 求の範囲第１項記載の方法。 ５．ステップ（１２）が、 （１２．１）ステップ（２）において形成された前記窒化物層上に酸化物層を被 着するステップと、 （１２．２）前記第１の領域の周囲にチャンネルを形成するように、ステップ（ １２．１）において被着された前記酸化物を選択的にエッチングするステップと 、 （１２．３）前記第１の領域の周囲に窒化物間シールを形成するように、前記マ イクロチップ上に窒化物第２の層を被着するステップとを含む請求の範囲第４３ 項記載の方法。 ６．ステップ（１２）が更に、 （１２．４）前記第２の領域からステップ（１２．３）において形成された前記 窒化物層を除去するステップを含む請求の範囲第５項記載の方法。 ７．ステップ（１１）が更に、 （１１．１）前記抵抗が形成されるＳｉＣｒ層を前記マイクロチップ上に被着す るステップと、 （１１．２）前記導電性経路が形成される金属を前記マイクロチップ上に被着す るステップと、 （１１．３）前記導電性経路を形成するように前記金属を選択的にエッチングす るステップと、 （１１．４）前記抵抗を指定されたパターンで形成するように前記ＳｉＣｒを選 択的にエッチングするステップとを含む請求の範囲第１項記載の方法。 ８．ステップ（１１．２）が更に、 （１１．２．１）前記マイクロチップをＴｉＷでスパッタ・コーティングするス テップと、 （１１．２．２）前記マイクロチップをＡｌＣｕでスパッタ・コーティングする ステップとを含む請求の範囲第７項記載の方法。 ９．ステップ（１１）が更に、 （１１．５）前記ＴｉＷおよび前記ＡｌＣｕが化学的に相互に反応して合金を形 成するように、前記マイクロチップを指定された間隔で加熱するステップを含む 請求の範囲第８項記載の方法。 １０．ステップ（１）が、 （１．２）前記マイクロ構造を前記回路に電気的に接続するためのｎ＋ランナー を同時に形成する間、前記トランジスタのエミッタを形成するステップを含む請 求の範囲第１項記載の方法。 １１．ステップ（９）が前記スペーサ酸化物を選択的にエッチングするステップ を含み、かつ （４．５）ステップ（９）における前記スペーサ酸化物のエッチングのためのエ ッチ・ストップとして衝く窒化物層を前記マイクロチップ上に彼着するステップ を更に含む請求の範囲第１項記載の方法。 １２．ステップ（６）が、 （６．１）前記アンカー開口におけるドーパント・レベルを増すステップを含む 請求の範囲第１項記載の方法。 １３．ステップ（４）が、 （４．１）前記マイクロチップ上に酸化物層を被着するステップと、（４．２） 前記酸化物を緻密にするステップとを含む請求の範囲第１項記載の方法。 １４．ステップ（５）が、 （５．１）前記スペーサ酸化物を化学的蒸気デポジションにより被着させるステ ップと、 （５．１２）前記スペーサ酸化物を高温度に露呈することにより緻密にするステ ップとを含む請求の範囲第１項記載の方法。 １５．ステップ（５）が更に、 （５．３）前記スペーサ層の頂面にディボットを選択的にエッチングするステッ プを含み、これにより前記マイクロ構造が前記スペーサ層上に形成される時に、 バンプが前記マイクロ構造の底面に形成される請求の範囲第１４項記載の方法。 １６．ステップ（５）が更に、 （５．３）前記スペーサ層の頂面にディポットを選択的にエッチングするステッ プを含み、これにより、前記マイクロ構造が前記スペーサ層上に形成される時、 バンプが前記マイクロ構造の底面に形成される請求の範囲第１項記載の方法。 １７．ステップ（７）が、 （７．１）低圧化学気相成長法により前記スペーサ酸化物上に前記ポリシリコン を被着するステップと、 （７．２）前記ポリシリコンを導電性にするために、ドーパントを前記ポリシリ コンにインプラントするステップと、（７．３）前記ポリシリコンをアニールし て、該ポリシリコンを指定された引張り応力に形成するステップとを含む請求の 範囲第１項記載の方法。 １８．ステップ（１０）が前記第１の領域から前記スペーサ酸化物をエッチング するステップを含む請求の範囲第１項記載の方法。 １９．（１０．５）ステップ（４）乃至（１０）において前記第１の領域に形成 された全ての誘電体を該第１の領域から除去するステップを更に含む請求の範囲 第１項記載の方法。 ２０．（４．３）ステップ（９）における前記スペーサ酸化物のエッチングのた めのエッチ・ストップとして衝くように、前記マイクロチップ上に窒化物層を被 着するステップを更に含む請求の範囲第１１項記載の方法。 ２１．基板と、 状態を検出するため、前記基板上に配置されこれから懸架された懸架マイクロ構 造と、 前記の検出された状態に基く信号を分解する回路とを含むモノリシック・センサ 。 ２２．前記マイクロ構造が加速度を検出する請求の範囲第２１項記載のモノリシ ック・センサ。