JPH0750564A - Analog switch - Google Patents
Analog switchInfo
- Publication number
- JPH0750564A JPH0750564A JP19365793A JP19365793A JPH0750564A JP H0750564 A JPH0750564 A JP H0750564A JP 19365793 A JP19365793 A JP 19365793A JP 19365793 A JP19365793 A JP 19365793A JP H0750564 A JPH0750564 A JP H0750564A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- analog switch
- signal
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電子回路においてバイ
ポーラトランジスタにて信号の遮断および導通を行なう
アナログスイッチに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog switch for blocking and conducting a signal with a bipolar transistor in an electronic circuit.
【０００２】[0002]
【従来の技術】従来、電子回路において、回路間の接続
を切り替えるには、スイッチやリレーが用いられてい
た。これに対し、近年では、装置の小型化、ディジタル
化、あるいは高信頼化のためにアナログスイッチが普及
してきた。従来のアナログスイッチには、図７に示すよ
うに、スイッチング素子として主にＦＥＴ（電界効果ト
ランジスタ）５１が用いられている。以下に、このアナ
ログスイッチについて説明する。2. Description of the Related Art Conventionally, in electronic circuits, switches and relays have been used to switch connections between circuits. On the other hand, in recent years, analog switches have become widespread in order to reduce the size of devices, digitize them, or improve their reliability. In the conventional analog switch, as shown in FIG. 7, an FET (field effect transistor) 51 is mainly used as a switching element. The analog switch will be described below.
【０００３】このアナログスイッチは、コンパレータ５
２を備えており、その非反転入力端子には制御端子５３
からの制御電圧が入力される一方、反転入力端子には基
準電圧が入力されるようになっている。基準電圧は、直
列に接続された抵抗５４・５５によって電源電圧ＶCCが
分圧されたものである。コンパレータ５２は、上記の制
御電圧と基準電圧とを比較して、制御電圧が基準電圧よ
り大きい場合に出力を“Ｈ”とする一方、逆の場合に出
力を“Ｌ”とするようになっている。This analog switch includes a comparator 5
2 has a control terminal 53 at its non-inverting input terminal.
While the control voltage from is input, the reference voltage is input to the inverting input terminal. The reference voltage is obtained by dividing the power supply voltage V CC by the resistors 54 and 55 connected in series. The comparator 52 compares the control voltage with the reference voltage and sets the output to “H” when the control voltage is higher than the reference voltage, and sets the output to “L” in the opposite case. There is.
【０００４】また、コンパレータ５２の出力端子には、
ダイオード５６のカソードと、コンデンサ５７の一方の
端子とが接続されている。そして、ＦＥＴ５１のゲート
には、ダイオード５６のアノードと、コンデンサ５７の
他方の端子とが接続されている。The output terminal of the comparator 52 is
The cathode of the diode 56 and one terminal of the capacitor 57 are connected. The anode of the diode 56 and the other terminal of the capacitor 57 are connected to the gate of the FET 51.
【０００５】ＦＥＴ５１は、Ｎｃｈのものであり、ソー
スが信号端子５８に接続され、ドレインが出力端子５９
に接続されている。また、ＦＥＴ５１は、ゲートとソー
スとが抵抗６０を介して互いに接続されている。The FET 51 is of Nch type, the source is connected to the signal terminal 58, and the drain is the output terminal 59.
It is connected to the. The FET 51 has a gate and a source connected to each other via a resistor 60.
【０００６】上記のようなアナログスイッチでは、制御
端子５３から入力された制御電圧と基準電圧とがコンパ
レータ５２で比較され、制御電圧が基準電圧より大きい
場合、コンパレータ５２の出力が“Ｈ”になる。このと
き、ダイオード５６がＯＦＦすることによりＦＥＴ５１
がＯＮし、信号端子５８と出力端子５９との間が接続さ
れる。In the above analog switch, the control voltage input from the control terminal 53 and the reference voltage are compared by the comparator 52. If the control voltage is higher than the reference voltage, the output of the comparator 52 becomes "H". . At this time, the FET 56 is turned off by turning off the diode 56.
Is turned on, and the signal terminal 58 and the output terminal 59 are connected.
【０００７】逆に、制御電圧が基準電圧より小さい場
合、コンパレータ５２の出力が“Ｌ”になる。このと
き、ダイオード５６がＯＮすることによりＦＥＴ５１が
ＯＦＦし、信号端子５８と出力端子５９との間が遮断さ
れる。On the contrary, when the control voltage is lower than the reference voltage, the output of the comparator 52 becomes "L". At this time, when the diode 56 is turned on, the FET 51 is turned off, and the signal terminal 58 and the output terminal 59 are cut off from each other.
【０００８】[0008]
【発明が解決しようとする課題】ところで、今日の集積
回路技術の進歩により電子回路のＩＣ化が進められてお
り、アナログスイッチもその例外ではない。しかしなが
ら、上記のようなアナログスイッチをＩＣ化する場合、
ＦＥＴ５１を内蔵させるには、複雑なＩＣ製造プロセス
を必要とするため、製造コストの増大を招く。しかも、
周辺回路が必要となるため、チップコストを高騰させる
という問題がある。By the way, due to the progress of integrated circuit technology today, electronic circuits are being integrated into ICs, and analog switches are no exception. However, when the above analog switch is integrated into an IC,
Incorporating the FET 51 requires a complicated IC manufacturing process, resulting in an increase in manufacturing cost. Moreover,
Since peripheral circuits are required, there is a problem that the cost of the chip increases.
【０００９】本発明は、上記の事情に鑑みてなされたも
のであって、バイポーラトランジスタにより簡単な構造
で安価なアナログスイッチを構成することを目的として
いる。The present invention has been made in view of the above circumstances, and an object thereof is to construct an inexpensive analog switch with a simple structure using a bipolar transistor.
【００１０】[0010]
【課題を解決するための手段】本発明の請求項１に係る
アナログスイッチは、信号電圧を伝達する信号回路と、
制御電圧が与えられることにより信号回路の入出力間の
断接を制御する制御回路とを備えたアナログスイッチに
おいて、上記の課題を解決するために、以下の手段を講
じていることを特徴としている。An analog switch according to claim 1 of the present invention comprises a signal circuit for transmitting a signal voltage,
In order to solve the above problems, an analog switch equipped with a control circuit for controlling connection / disconnection between the input and output of a signal circuit by applying a control voltage is characterized by taking the following means. .
【００１１】すなわち、本発明のアナログスイッチは、
上記制御回路が第１のトランジスタからなる一方、上記
信号回路が第２のトランジスタを有するエミッタフォロ
ワ回路からなり、第１および第２のトランジスタのエミ
ッタとがともに接続されている。That is, the analog switch of the present invention is
The control circuit includes a first transistor, while the signal circuit includes an emitter follower circuit having a second transistor, and the emitters of the first and second transistors are connected together.
【００１２】本発明の請求項２に係るアナログスイッチ
は、請求項１に係るアナログスイッチであって、上記第
１のトランジスタのコレクタと上記第２のトランジスタ
のコレクタの間に、上記第２のトランジスタのコレクタ
に流れる電流と同じ値の電流が上記第１のトランジスタ
のコレクタに流れるように配されたカレントミラー回路
を有し、上記第１のトランジスタのベースとコレクタと
が接続されている。An analog switch according to a second aspect of the present invention is the analog switch according to the first aspect, wherein the second transistor is provided between the collector of the first transistor and the collector of the second transistor. The current mirror circuit is arranged so that a current having the same value as the current flowing through the collector of the first transistor flows through the collector of the first transistor, and the base and collector of the first transistor are connected.
【００１３】本発明の請求項３に係るアナログスイッチ
は、請求項１に係るアナログスイッチである第１および
第２のアナログスイッチの出力が、これらのアナログス
イッチのトランジスタと逆極性のトランジスタにより構
成されている請求項１に係るアナログスイッチである第
３のアナログスイッチの２つのトランジスタのベースに
それぞれ接続され、上記両アナログスイッチの制御回路
に印加される制御電圧を互いに反転させる反転手段を備
えている。According to a third aspect of the present invention, an analog switch according to the first aspect is such that the outputs of the first and second analog switches are transistors having a polarity opposite to that of the transistors of these analog switches. The third analog switch, which is the analog switch according to claim 1, further comprises inverting means connected to the bases of the two transistors of the third analog switch and inverting the control voltages applied to the control circuits of the two analog switches. .
【００１４】[0014]
【作用】ここで、エミッタフォロワ回路において第２の
トランジスタのエミッタに接続される負荷（定電流回
路）に流れる電流をＩとし、第１のトランジスタと第２
のトランジスタとにそれぞれ流れる電流をＩ1 ・Ｉ2 と
する。Here, the current flowing in the load (constant current circuit) connected to the emitter of the second transistor in the emitter follower circuit is I, and the first transistor and the second transistor
The currents flowing through the transistor and the transistor are respectively defined as I 1 and I 2 .
【００１５】上記の請求項１に係るアナログスイッチに
おいて、第１のトランジスタが制御電圧によりＯＮして
Ｉ≒Ｉ1 となると、エミッタフォロワ回路の第２のトラ
ンジスタには電流が流れなくなる。これにより、信号回
路の入出力間が遮断され、信号電圧は出力されない。ま
た、第１のトランジスタがＯＦＦすると、第２のトラン
ジスタに電流が流れてＩ≒Ｉ2 となる。これにより、信
号回路の入出力間が接続され、信号電圧が出力される。In the analog switch according to the first aspect, when the first transistor is turned on by the control voltage and I≈I 1 , the current does not flow in the second transistor of the emitter follower circuit. As a result, the input and output of the signal circuit are cut off and no signal voltage is output. Further, when the first transistor is turned off, a current flows through the second transistor and I≈I 2 . As a result, the input and output of the signal circuit are connected and the signal voltage is output.
【００１６】このように、上記の請求項１に係るアナロ
グスイッチでは、制御電圧の第１のトランジスタへの印
加の有無により、信号回路の入出力間の断接が制御され
る。As described above, in the analog switch according to the first aspect, the connection / disconnection between the input and the output of the signal circuit is controlled depending on whether or not the control voltage is applied to the first transistor.
【００１７】上記の請求項２に係るアナログスイッチで
は、第１のトランジスタがＯＮしてＩ≒Ｉ1 となると、
第２のトランジスタには電流が流れなくなり、信号回路
の入出力間が遮断されて信号電圧は出力されない。一
方、第１のトランジスタがＯＦＦしてＩ≒Ｉ2 となる
と、信号回路の入出力間が接続され、信号電圧が出力さ
れる。In the analog switch according to the second aspect, when the first transistor is turned on and I≈I 1 ,
No current flows through the second transistor, the input and output of the signal circuit are cut off, and no signal voltage is output. On the other hand, when the first transistor is turned off and I≈I 2 , the input and output of the signal circuit are connected and the signal voltage is output.
【００１８】このように、請求項２に係るアナログスイ
ッチでも、制御電圧の第１のトランジスタへの印加の有
無により、信号回路の入出力間の断接が制御される。As described above, also in the analog switch according to the second aspect, the connection / disconnection between the input and the output of the signal circuit is controlled depending on whether or not the control voltage is applied to the first transistor.
【００１９】また、カレントミラー回路が、第２のトラ
ンジスタに流れる電流と同じ値の電流を第１のトランジ
スタにも流そうとする。また、第１のトランジスタのベ
ースとコレクタとが接続されているので、カレントミラ
ー回路から流れる電流の一部が第１のトランジスタのベ
ースに供給される。このため、信号電圧と制御電圧とが
等しくなって安定する。Further, the current mirror circuit tries to cause a current having the same value as the current flowing through the second transistor to also flow through the first transistor. Further, since the base and collector of the first transistor are connected, part of the current flowing from the current mirror circuit is supplied to the base of the first transistor. Therefore, the signal voltage and the control voltage become equal and stable.
【００２０】これにより、制御電圧が第１のトランジス
タに印加されないとき第１のトランジスタのベースに
は、第２のトランジスタのベースに印加された信号電圧
と同じ電圧が現れることになる。したがって、第１のト
ランジスタを制御電圧を印加するための制御端子とする
場合、制御端子を信号電圧が出力される出力端子として
利用することができる。As a result, when the control voltage is not applied to the first transistor, the same voltage as the signal voltage applied to the base of the second transistor appears at the base of the first transistor. Therefore, when the first transistor is used as the control terminal for applying the control voltage, the control terminal can be used as the output terminal for outputting the signal voltage.
【００２１】上記の請求項３に係るアナログスイッチで
は、反転手段により第１のトランジスタと第２のトラン
ジスタとでそれぞれの制御回路に印加される制御電圧が
反転する。これにより、第１または第２のアナログスイ
ッチのいずれか一方のみがＯＮする。そして、このと
き、ＯＮしたアナログスイッチから出力が、第３のアナ
ログスイッチの信号電圧となり、ＯＦＦしたアナログス
イッチの出力が、第３のアナログスイッチの制御電圧と
なる。In the analog switch according to the third aspect, the inverting means inverts the control voltage applied to the respective control circuits of the first transistor and the second transistor. As a result, only one of the first and second analog switches is turned on. At this time, the output from the turned-on analog switch becomes the signal voltage of the third analog switch, and the output of the turned-off analog switch becomes the control voltage of the third analog switch.
【００２２】このように、請求項３に係るアナログスイ
ッチによれば、第１または第２のアナログスイッチに印
加される信号電圧の一方を選択して出力することができ
る。As described above, according to the analog switch of the third aspect, one of the signal voltages applied to the first and second analog switches can be selected and output.
【００２３】[0023]
〔実施例１〕本発明の第１の実施例について図１および
図２に基づいて説明すれば、以下の通りである。[Embodiment 1] The following description will discuss Embodiment 1 of the present invention with reference to FIGS. 1 and 2.
【００２４】本実施例に係るアナログスイッチは、図１
に示すように、ＮＰＮ形のトランジスタ１・２および定
電流回路３を備えている。The analog switch according to this embodiment is shown in FIG.
As shown in FIG. 3, it is provided with NPN type transistors 1 and 2 and a constant current circuit 3.
【００２５】トランジスタ１・２は、コレクタがともに
電源端子４に接続されており、この電源端子４を通じて
電源電圧ＶCCが印加されている。また、トランジスタ１
・２は、エミッタが定電流回路３の一端に接続されると
ともに出力端子７に接続されている。上記の定電流回路
３は、他端がＧＮＤ端子５に接続されている。The collectors of the transistors 1 and 2 are both connected to the power supply terminal 4, and the power supply voltage V CC is applied through the power supply terminal 4. Also, the transistor 1
2 has an emitter connected to one end of the constant current circuit 3 and an output terminal 7. The other end of the constant current circuit 3 is connected to the GND terminal 5.
【００２６】信号回路を構成するとともに第２のトラン
ジスタでもあるトランジスタ１は、ベースに信号端子６
が接続されている。また、トランジスタ１は、負荷とな
る定電流回路３とともにエミッタフォロワ回路を構成し
ている。一方、制御回路を構成するとともに第１のトラ
ンジスタでもあるトランジスタ２は、ベースに制御端子
８が接続されている。また、信号端子６とＧＮＤ端子５
には、信号源９の両端が接続されている。The transistor 1, which constitutes the signal circuit and is also the second transistor, has a signal terminal 6 at the base.
Are connected. Further, the transistor 1 constitutes an emitter follower circuit together with the constant current circuit 3 serving as a load. On the other hand, the control terminal 8 is connected to the base of the transistor 2 that constitutes the control circuit and is also the first transistor. In addition, the signal terminal 6 and the GND terminal 5
Both ends of the signal source 9 are connected to.
【００２７】上記のように構成されるアナログスイッチ
の動作について説明する。The operation of the analog switch configured as described above will be described.
【００２８】トランジスタ１・２のベースにそれぞれ印
加される電圧、すなわち信号電圧と制御電圧とをそれぞ
れＶb ・Ｖa とし、トランジスタ１・２のエミッタにそ
れぞれ流れる電流をＩ1 ・Ｉ2 とし、定電流回路３に流
れる電流をＩとすれば、電流Ｉ1 ・Ｉ2 は（１）式、
（２）式により表される。The voltages applied to the bases of the transistors 1 and 2, that is, the signal voltage and the control voltage, are V b and V a , respectively, and the currents flowing in the emitters of the transistors 1 and 2 are I 1 and I 2 , respectively. Assuming that the current flowing through the constant current circuit 3 is I, the currents I 1 and I 2 are given by the equation (1),
It is expressed by equation (2).
【００２９】 Ｉ1 ＝Ｉ／〔１＋ｅｘｐ（（Ｖb −Ｖa ）／ＶＴ）〕 …（１） Ｉ2 ＝Ｉ／〔１＋ｅｘｐ（（Ｖa −Ｖb ）／ＶＴ）〕＝Ｉ−Ｉ1 …（２） ただし、上式において、ＶＴ＝ｋ・Ｔ／ｑであり、ｋは
ボルツマン定数、Ｔは絶対温度、ｑは電荷量を表してい
る。そして、上式をグラフに描くと、図２に示すように
なる。I 1 = I / [1 + exp ((V b −V a ) / VT)] (1) I 2 = I / [1 + exp ((V a −V b ) / VT)] = I−I 1 (2) However, in the above equation, VT = k · T / q, k represents the Boltzmann constant, T represents the absolute temperature, and q represents the charge amount. Then, when the above equation is drawn in a graph, it becomes as shown in FIG.
【００３０】上記のアナログスイッチにおいて、トラン
ジスタ１のベースには、信号端子６を通じて信号電圧が
印加されている。また、トランジスタ２のベースには、
制御端子８を通じて制御電圧が印加されている。In the above analog switch, a signal voltage is applied to the base of the transistor 1 through the signal terminal 6. Also, at the base of the transistor 2,
A control voltage is applied through the control terminal 8.
【００３１】この状態で、制御電圧によりトランジスタ
２がＯＮしてＩ≒Ｉ1 となると、図２に示すように、ト
ランジスタ１には電流が流れなくなり信号回路が遮断状
態となる。したがって、この場合は信号電圧が出力され
ない。一方、トランジスタ２がＯＦＦしてトランジスタ
１に電流が流れるとＩ≒Ｉ2 となり信号回路が導通状態
となる。したがって、この場合は信号電圧が出力され
る。すなわち、トランジスタ１は、Ｖa ≫Ｖb のときＯ
Ｎし、Ｖa ≪Ｖb のときＯＦＦする。[0031] In this state, when the transistor 2 is I ≒ I 1 is turned ON by the control voltage, as shown in FIG. 2, a current flows no longer signal circuit enters a cutoff state to the transistor 1. Therefore, in this case, no signal voltage is output. On the other hand, when the transistor 2 is turned off and a current flows through the transistor 1, I≈I 2 and the signal circuit becomes conductive. Therefore, in this case, the signal voltage is output. That is, the transistor 1 has O when V a >> V b .
N, and OFF when V a << V b .
【００３２】このように、本アナログスイッチでは、ト
ランジスタ１・２および定電流回路による簡単な構成で
スイッチ機能を実現することができる。As described above, in the present analog switch, the switch function can be realized with a simple structure including the transistors 1 and 2 and the constant current circuit.
【００３３】〔実施例２〕本発明の第２の実施例につい
て図２および図３に基づいて説明すれば、以下の通りで
ある。なお、本実施例の構成要素で、前記第１の実施例
の構成要素と同等の機能を有するものについては、同一
の符号を付記してその説明を省略する。[Second Embodiment] The second embodiment of the present invention will be described below with reference to FIGS. 2 and 3. The constituent elements of this embodiment having the same functions as those of the constituent elements of the first embodiment are designated by the same reference numerals, and the description thereof will be omitted.
【００３４】本実施例に係るアナログスイッチは、図３
に示すように、前記第１の実施例のアナログスイッチと
同様、ＮＰＮ形のトランジスタ１・２および定電流回路
３を備えており、さらに、ＰＮＰ形のトランジスタ１１
・１２を備えている。The analog switch according to this embodiment is shown in FIG.
As shown in FIG. 5, similar to the analog switch of the first embodiment, it is provided with NPN type transistors 1 and 2 and a constant current circuit 3, and further, a PNP type transistor 11 is provided.
・ It has 12.
【００３５】トランジスタ１１・１２は、エミッタがと
もに電源電圧ＶCCに接続され、ベースがともにトランジ
スタ１のコレクタに接続されている。また、トランジス
タ１１は、コレクタとベースとが互いに接続され、コレ
クタがトランジスタ１のコレクタに接続されている。ト
ランジスタ１２は、コレクタがトランジスタ２のコレク
タに接続されている。トランジスタ１１・１２の上記の
ような接続により、カレントミラー回路１３が構成され
ている。そして、トランジスタ２は、コレクタとベース
とが互いに接続されている。The transistors 11 and 12 have both emitters connected to the power supply voltage V CC and both bases connected to the collector of the transistor 1. The collector and base of the transistor 11 are connected to each other, and the collector is connected to the collector of the transistor 1. The collector of the transistor 12 is connected to the collector of the transistor 2. The current mirror circuit 13 is configured by the above connections of the transistors 11 and 12. The collector and the base of the transistor 2 are connected to each other.
【００３６】上記のように構成されるアナログスイッチ
においては、制御電圧によりトランジスタ２がＯＮして
Ｉ≒Ｉ1 となると、図２に示すように、トランジスタ１
には電流が流れなくなり信号回路が遮断状態となる。し
たがって、この場合は信号電圧が出力されない。一方、
トランジスタ２がＯＦＦしてトランジスタ１に電流が流
れるとＩ≒Ｉ2 となり信号回路が導通状態となる。した
がって、この場合は信号電圧が出力される。[0036] In the analog switch constructed as described above, when the transistor 2 is I ≒ I 1 is turned ON by the control voltage, as shown in FIG. 2, the transistor 1
No current flows through the signal circuit and the signal circuit is cut off. Therefore, in this case, no signal voltage is output. on the other hand,
When the transistor 2 is turned off and a current flows through the transistor 1, I≈I 2 and the signal circuit becomes conductive. Therefore, in this case, the signal voltage is output.
【００３７】また、本アナログスイッチでは、上記のカ
レントミラー回路１３がトランジスタ１・２に同じ値の
電流を流そうとする。カレントミラー回路１３からトラ
ンジスタ２のコレクタに流れる電流の一部はベースに供
給される。このため、制御電圧によりトランジスタ２が
ＯＦＦとなるときも、上記のようにベースに電流が供給
されるため、トランジスタ２がＯＮしてトランジスタ１
とほぼ同じ電流Ｉ／２が流れる。これにより、図２に示
すように、Ｖa ＝Ｖb となる状態で安定し、制御端子８
に信号電圧が現れる。Further, in the present analog switch, the current mirror circuit 13 tries to flow currents of the same value to the transistors 1 and 2. A part of the current flowing from the current mirror circuit 13 to the collector of the transistor 2 is supplied to the base. Therefore, even when the transistor 2 is turned off by the control voltage, the current is supplied to the base as described above, so that the transistor 2 is turned on and the transistor 1 is turned on.
A current I / 2 that is almost the same as the current flows. As a result, as shown in FIG. 2, the control terminal 8 is stabilized in the state of V a = V b, and the control terminal 8
A signal voltage appears at.
【００３８】以上述べたように、本アナログスイッチに
よれば、前記第１の実施例におけるアナログスイッチと
同様、トランジスタ１・２および定電流回路による簡単
な構成でスイッチ機能を実現することができる。As described above, according to the present analog switch, similar to the analog switch in the first embodiment, the switch function can be realized with a simple structure including the transistors 1 and 2 and the constant current circuit.
【００３９】これにより、例えば、本アナログスイッチ
を図４に示すようなＩＣ１４に内蔵した場合、ＩＣ１４
の制御端子８をテスト端子として利用して、ＩＣ１４内
部の信号を測定したり、信号を外部から入力したりする
ことが可能になる。また、制御端子８を接地すること
で、制御端子８から内部信号を出力しないようにするこ
とも可能になる。しかも、本アナログスイッチによれ
ば、カレントミラー回路１３を備え、トランジスタ２の
コレクタとベースとが接続されているので、制御端子８
に信号電圧を出力させることができ、制御端子８を出力
端子として利用することができる。Thus, for example, when the present analog switch is built in the IC 14 as shown in FIG.
It is possible to measure the signal inside the IC 14 or input the signal from the outside by using the control terminal 8 of as a test terminal. Further, by grounding the control terminal 8, it is possible to prevent the control terminal 8 from outputting an internal signal. Moreover, according to the present analog switch, since the current mirror circuit 13 is provided and the collector and the base of the transistor 2 are connected, the control terminal 8
Can output a signal voltage, and the control terminal 8 can be used as an output terminal.
【００４０】具体的には、ＩＣ１４は、信号端子６とト
ランジスタ１のベースとの間に信号処理回路１５が設け
られ、トランジスタ１・２のエミッタと出力端子７との
間に信号処理回路１６が設けられている。Specifically, in the IC 14, the signal processing circuit 15 is provided between the signal terminal 6 and the base of the transistor 1, and the signal processing circuit 16 is provided between the emitters of the transistors 1 and 2 and the output terminal 7. It is provided.
【００４１】このようなＩＣ１４では、信号端子６から
入力された信号が信号処理回路１５で処理が施された
後、エミッタフォロワ回路を通過して信号処理回路１６
に入力されるとともに、制御端子８にも出力される。こ
の場合は、制御端子８から信号処理回路１６を通過しな
い信号が出力されるため、信号処理回路１５だけのテス
トを行なうことが可能になる。In such an IC 14, the signal input from the signal terminal 6 is processed by the signal processing circuit 15, and then passes through the emitter follower circuit to be processed by the signal processing circuit 16.
And is also output to the control terminal 8. In this case, since a signal that does not pass through the signal processing circuit 16 is output from the control terminal 8, only the signal processing circuit 15 can be tested.
【００４２】また、制御端子８が接地されると、ＩＣ１
４の外部には信号処理回路１５の出力が現れなくなる。
すなわち、この場合は、ＩＣ１４の外部からの影響が制
御端子８を介して信号処理回路１６に与えられることを
防止することができる。When the control terminal 8 is grounded, IC1
The output of the signal processing circuit 15 does not appear outside the circuit 4.
That is, in this case, the influence from the outside of the IC 14 can be prevented from being given to the signal processing circuit 16 via the control terminal 8.
【００４３】さらに、トランジスタ１のベースに与えら
れるバイアス電圧よりも高い電圧が制御端子８に与えら
れた状態で、制御端子８に信号が入力されると、この信
号は信号処理回路１５の出力信号に代わって信号処理回
路１６に入力される。したがって、この場合は、信号処
理回路１６だけのテストが可能になる。Further, when a signal is input to the control terminal 8 while a voltage higher than the bias voltage applied to the base of the transistor 1 is applied to the control terminal 8, this signal is an output signal of the signal processing circuit 15. Is input to the signal processing circuit 16 instead of. Therefore, in this case, only the signal processing circuit 16 can be tested.
【００４４】ところで、第１の実施例のアナログスイッ
チについても、ＩＣ１４のようにＩＣ化すれば、制御端
子８をテスト端子として利用することができる。ただ
し、このアナログスイッチでは、制御端子８から信号を
出力させることができないので、制御端子８から信号を
入力するか、あるいは信号入力しないときに制御端子８
を接地することになる。By the way, the analog switch of the first embodiment can also be used as a test terminal if the control terminal 8 is integrated into an IC like the IC 14. However, since this analog switch cannot output a signal from the control terminal 8, a signal is input from the control terminal 8 or the control terminal 8 is input when no signal is input.
Will be grounded.
【００４５】なお、本実施例および第１の実施例のアナ
ログスイッチは、ＮＰＮ形のトランジスタ１・２を備え
たものであるが、これと極性の異なるＰＮＰ形のトラン
ジスタを備えたものであってもよい。The analog switches of the present embodiment and the first embodiment are provided with NPN type transistors 1 and 2, but are provided with PNP type transistors having polarities different from these. Good.
【００４６】〔実施例３〕本発明の第３の実施例につい
て図５および図６に基づいて説明すれば、以下の通りで
ある。なお、本実施例の構成要素で、前記第１の実施例
の構成要素と同等の機能を有するものについては、同一
の符号を付記してその説明を省略する。[Third Embodiment] The third embodiment of the present invention will be described below with reference to FIGS. 5 and 6. The constituent elements of this embodiment having the same functions as those of the constituent elements of the first embodiment are designated by the same reference numerals, and the description thereof will be omitted.
【００４７】本実施例に係るアナログスイッチは、図５
に示すように、アナログスイッチ２１・２２・２３、お
よび反転回路２４を備えている。The analog switch according to this embodiment is shown in FIG.
As shown in FIG. 3, analog switches 21, 22, 23 and an inverting circuit 24 are provided.
【００４８】アナログスイッチ２１・２２は、前記第１
の実施例のアナログスイッチと同様に構成されたもので
ある。本実施例において、アナログスイッチ２１は、第
１のアナログスイッチとして機能し、アナログスイッチ
２２は、第２のアナログスイッチとして機能するもので
ある。The analog switches 21 and 22 are the first
The analog switch has the same configuration as that of the embodiment. In this embodiment, the analog switch 21 functions as a first analog switch, and the analog switch 22 functions as a second analog switch.
【００４９】アナログスイッチ２３は、トランジスタ２
５・２６および定電流回路２７を備えている。ＰＮＰ形
のトランジスタ２５・２６は、エミッタがともに定電流
回路２７の一端および出力端子７に接続されている。こ
の定電流回路２７は、他端が電源端子４に接続されてい
る。また、トランジスタ２５・２６は、コレクタがとも
にＧＮＤ端子５に接続されている。The analog switch 23 is a transistor 2
5, 26 and a constant current circuit 27 are provided. The emitters of the PNP type transistors 25 and 26 are both connected to one end of the constant current circuit 27 and the output terminal 7. The other end of the constant current circuit 27 is connected to the power supply terminal 4. The collectors of the transistors 25 and 26 are both connected to the GND terminal 5.
【００５０】トランジスタ２５のベースは、出力端子２
８を介してアナログスイッチ２１におけるトランジスタ
１・２のエミッタに接続されている。一方、トランジス
タ２６のベースは、出力端子２９を介してアナログスイ
ッチ２２におけるトランジスタ１・２のエミッタに接続
されている。The base of the transistor 25 has an output terminal 2
It is connected via 8 to the emitters of the transistors 1 and 2 in the analog switch 21. On the other hand, the base of the transistor 26 is connected to the emitters of the transistors 1 and 2 in the analog switch 22 via the output terminal 29.
【００５１】上記のアナログスイッチ２３は、トランジ
スタ１・２と逆極性のトランジスタ２５・２６により構
成されており、第３のアナログスイッチとして機能する
ものである。The analog switch 23 is composed of transistors 25 and 26 having the opposite polarities to the transistors 1 and 2 and functions as a third analog switch.
【００５２】反転回路２４は、トランジスタ３０・３１
と、抵抗３２・３３と、定電流回路３４とを備えてい
る。The inverting circuit 24 includes transistors 30 and 31.
, Resistors 32 and 33, and a constant current circuit 34.
【００５３】ＮＰＮ形のトランジスタ３０・３１は、コ
レクタがそれぞれ抵抗３２・３３を介して電源端子４に
接続され、エミッタがともに定電流回路３４の一端に接
続されている。この定電流回路３４は、他端がＧＮＤ端
子５に接続されている。また、トランジスタ３０のコレ
クタは、制御端子３５を介してアナログスイッチ２２の
トランジスタ２のベースに接続されている。一方、トラ
ンジスタ３１のコレクタは、制御端子３６を介してアナ
ログスイッチ２１のトランジスタ２のベースに接続され
ている。さらに、トランジスタ３０のベースは制御端子
８に接続され、トランジスタ３１のベースは基準電源３
７の正極端子が接続されている。この基準電源３７は、
負極端子がＧＮＤ端子５に接続されている。The collectors of the NPN transistors 30 and 31 are connected to the power supply terminal 4 via the resistors 32 and 33, respectively, and the emitters thereof are both connected to one end of the constant current circuit 34. The other end of the constant current circuit 34 is connected to the GND terminal 5. The collector of the transistor 30 is connected to the base of the transistor 2 of the analog switch 22 via the control terminal 35. On the other hand, the collector of the transistor 31 is connected to the base of the transistor 2 of the analog switch 21 via the control terminal 36. Further, the base of the transistor 30 is connected to the control terminal 8, and the base of the transistor 31 is the reference power source 3.
7 positive electrode terminals are connected. This reference power source 37 is
The negative electrode terminal is connected to the GND terminal 5.
【００５４】上記の反転回路２４は、制御端子８に印加
する電圧を変化させることにより、制御端子３５・３６
に現れる電圧を互いに反転させるようになっており、反
転手段としての機能を有している。The inverting circuit 24 described above changes the voltage applied to the control terminal 8 to control the control terminals 35 and 36.
The voltages appearing at the two are mutually inverted, and have a function as an inversion means.
【００５５】上記のように構成されるアナログスイッチ
の動作について説明する。The operation of the analog switch configured as described above will be described.
【００５６】ここで、制御端子８に印加される電圧をＶ
c とし、基準電源３７の電圧をＶdとし、抵抗３２・３
３の抵抗値をともにＲとし、制御端子３５・３６に現れ
る電圧値をそれぞれＶe ・Ｖf とし、定電流回路３４に
流れる電流をＩ’とすれば、電圧Ｖe ・Ｖf は（３）
式、（４）式により表される。Here, the voltage applied to the control terminal 8 is V
c , the voltage of the reference power source 37 is V d , and the resistance 32.3
When the resistance values of 3 are both R, the voltage values appearing at the control terminals 35 and 36 are Ve and Vf , respectively, and the current flowing through the constant current circuit 34 is I ', the voltage Ve and Vf is (3 )
This is represented by the equation (4).
【００５７】 Ｖe ≒ＶCC−Ｉ’・Ｒ／〔１＋ｅｘｐ（（Ｖd −Ｖc ）／ＶＴ）〕…（３） Ｖf ≒ＶCC−Ｉ’・Ｒ／〔１＋ｅｘｐ（（Ｖc −Ｖd ）／ＶＴ）〕…（４） これらの式をグラフに描くと、図６に示すようになる。V e ≈V CC −I ′ · R / [1 + exp ((V d −V c ) / VT)] (3) V f ≈V CC −I ′ · R / [1 + exp ((V c − V d ) / VT)] (4) When these equations are plotted on a graph, they are as shown in FIG.
【００５８】上記のアナログスイッチにおいて、アナロ
グスイッチ２１・２２のトランジスタ１・１のベースに
は、信号源３８・３９により、制御端子４０・４１を通
じて信号電圧が印加されている。また、反転回路２４の
トランジスタ３０のベースには、制御端子８を通じて制
御電圧が印加されている。In the above analog switch, signal voltages are applied to the bases of the transistors 1.1 of the analog switches 21 and 22 by the signal sources 38 and 39 through the control terminals 40 and 41. A control voltage is applied to the base of the transistor 30 of the inverting circuit 24 through the control terminal 8.
【００５９】この状態で、制御電圧を変化させると、制
御端子３５・３６に現れる電圧Ｖe・Ｖf が互いに反転
する。このように電圧Ｖe ・Ｖf が互いに反転すること
から、制御端子８の電圧により、アナログスイッチ２１
・２２がいずれか一方のみ信号電圧を出力することにな
る。このときは、信号電圧を出力しないアナログスイッ
チ２１またはアナログスイッチ２２の出力端子７が
“Ｈ”となる。When the control voltage is changed in this state, the voltages V e and V f appearing at the control terminals 35 and 36 are inverted from each other. Since the voltages V e and V f are inverted with each other in this way, the analog switch 21 is controlled by the voltage of the control terminal 8.
・ 22 outputs the signal voltage from only one of them. At this time, the output terminal 7 of the analog switch 21 or the analog switch 22 that does not output the signal voltage becomes “H”.
【００６０】例えば、制御電圧を高く変化させる場合、
トランジスタ３０に流れる電流が増加して、抵抗３２で
の電圧降下が増加するため、電圧Ｖe は低下する。この
とき、定電流回路３４によりトランジスタ３０・３１に
流れる電流の合計が一定のＩ’に保たれるので、トラン
ジスタ３１に流れる電流が減少する。これにより、抵抗
３３での電圧降下が減少して電圧Ｖf が上昇する。For example, when the control voltage is changed to be high,
Increasing the current flowing through the transistor 30 is a voltage drop in the resistor 32 increases, the voltage V e decreases. At this time, the constant current circuit 34 keeps the total current flowing through the transistors 30 and 31 at a constant I ′, so that the current flowing through the transistor 31 decreases. As a result, the voltage drop across the resistor 33 decreases and the voltage V f rises.
【００６１】このような動作により、アナログスイッチ
２１では、トランジスタ１がＯＮして信号電圧が出力さ
れない。一方、アナログスイッチ２２では、トランジス
タ１がＯＦＦして信号電圧が出力される。このとき、出
力端子２８は“Ｈ”となる一方、出力端子２９に信号源
３９の信号電圧が現れている。このため、アナログスイ
ッチ２３では、トランジスタ２５がＯＦＦする一方、ト
ランジスタ２６のベースに上記の信号電圧が与えられ
て、出力端子８にその信号電圧が出力される。With this operation, in the analog switch 21, the transistor 1 is turned on and the signal voltage is not output. On the other hand, in the analog switch 22, the transistor 1 is turned off and the signal voltage is output. At this time, the output terminal 28 becomes "H", while the signal voltage of the signal source 39 appears at the output terminal 29. Therefore, in the analog switch 23, while the transistor 25 is turned off, the signal voltage is applied to the base of the transistor 26 and the signal voltage is output to the output terminal 8.
【００６２】制御電圧を低く変化させる場合は、上記と
逆に電圧Ｖe が上昇して電圧Ｖf が低下するため、アナ
ログスイッチ２１から信号源３８の信号電圧が出力され
る。そして、このとき、アナログスイッチ２３では、ア
ナログスイッチ２２の出力によりトランジスタ２６がＯ
ＦＦするため、トランジスタ２５を通じて上記信号電圧
が出力される。When the control voltage is changed to a low value, the voltage V e rises and the voltage V f decreases, contrary to the above, so that the analog switch 21 outputs the signal voltage of the signal source 38. At this time, in the analog switch 23, the transistor 26 is turned on by the output of the analog switch 22.
Because of FF, the signal voltage is output through the transistor 25.
【００６３】上記の構成において、アナログスイッチ２
３は、アナログスイッチ２１・２２と機能的に同等であ
るが、トランジスタ２５・２６の接続構造は対称である
ため、トランジスタ２５・２６のベースは制御端子とし
ての機能と信号端子としての機能とを有することが可能
である。これにより、トランジスタ２５・２６のベース
は、上記の制御電圧により制御端子としての機能と信号
端子としての機能が互いに入れ替わるように制御され
る。In the above configuration, the analog switch 2
3 is functionally equivalent to the analog switches 21 and 22, but the connection structure of the transistors 25 and 26 is symmetrical, so that the bases of the transistors 25 and 26 have a function as a control terminal and a function as a signal terminal. It is possible to have. As a result, the bases of the transistors 25 and 26 are controlled by the control voltage so that the function as a control terminal and the function as a signal terminal are interchanged with each other.
【００６４】以上述べたように、本アナログスイッチで
は、反転回路２４により制御端子８に印加する制御電圧
により信号源３８・３９の信号電圧をアナログスイッチ
２１・２２を切り替えて出力することができる。すなわ
ち、本アナログスイッチによれば、２つの信号のうち１
つを選択して出力することが可能になる。As described above, in the present analog switch, the signal voltage of the signal sources 38 and 39 can be output by switching the analog switches 21 and 22 by the control voltage applied to the control terminal 8 by the inverting circuit 24. That is, according to this analog switch, one of the two signals is
It becomes possible to select one and output.
【００６５】[0065]
【発明の効果】本発明の請求項１に係るアナログスイッ
チは、以上のように、制御回路が第１のトランジスタか
らなる一方、信号回路が第２のトランジスタを有するエ
ミッタフォロワ回路からなり、第１および第２のトラン
ジスタのエミッタとがともに接続されている構成であ
る。As described above, in the analog switch according to the first aspect of the present invention, the control circuit includes the first transistor, while the signal circuit includes the emitter follower circuit including the second transistor. And the emitter of the second transistor are connected together.
【００６６】第１および第２のトランジスタのエミッタ
とがともに接続されていることにより、例えば、制御電
圧により第１のトランジスタがＯＮすれば、エミッタフ
ォロワ回路において第２のトランジスタのエミッタに接
続される負荷（定電流回路）により第１のトランジスタ
に電流が流れる。このため、第２のトランジスタに電流
が流れなくなり、信号回路の入出力間が遮断され、信号
電圧が出力されない。また、第１のトランジスタがＯＦ
Ｆすれば、信号が与えられるエミッタフォロワ回路（信
号回路）においては、第２のトランジスタに電流が流れ
て入出力間が接続され、信号電圧が出力される。Since the emitters of the first and second transistors are connected together, for example, if the first transistor is turned on by the control voltage, the emitter follower circuit is connected to the emitter of the second transistor. A current flows through the first transistor due to the load (constant current circuit). Therefore, no current flows through the second transistor, the input and output of the signal circuit are cut off, and the signal voltage is not output. In addition, the first transistor is OF
In the case of F, in the emitter follower circuit (signal circuit) to which a signal is applied, a current flows through the second transistor, the input and output are connected, and the signal voltage is output.
【００６７】このように、上記の請求項１に係るアナロ
グスイッチでは、２つのトランジスタによりスイッチ機
能を実現できる。それゆえ、アナログスイッチの構造を
簡単にすることができ、アナログスイッチをＩＣ化する
際の製造コストやチップコストを低減することができ
る。したがって、上記請求項１の構成を採用すれば、安
価なアナログスイッチを提供することができるという効
果を奏する。As described above, in the analog switch according to the first aspect, the switching function can be realized by the two transistors. Therefore, the structure of the analog switch can be simplified, and the manufacturing cost and chip cost when the analog switch is integrated into an IC can be reduced. Therefore, if the configuration of claim 1 is adopted, it is possible to provide an inexpensive analog switch.
【００６８】本発明の請求項２に係るアナログスイッチ
は、以上のように、請求項１に係るアナログスイッチで
あって、上記第１のトランジスタのコレクタと上記第２
のトランジスタのコレクタの間に、上記第２のトランジ
スタのコレクタに流れる電流と同じ値の電流が上記第１
のトランジスタのコレクタに流れるように配されたカレ
ントミラー回路を有し、上記第１のトランジスタのベー
スとコレクタとが接続されている構成である。As described above, the analog switch according to a second aspect of the present invention is the analog switch according to the first aspect, wherein the collector of the first transistor and the second switch are included.
A current having the same value as the current flowing through the collector of the second transistor is applied between the collectors of the first transistor and the first transistor.
The current mirror circuit is arranged so as to flow to the collector of the transistor, and the base and collector of the first transistor are connected.
【００６９】これにより、カレントミラー回路が、第２
のトランジスタに流れる電流と同じ値の電流を第１のト
ランジスタにも流そうとするうえ、カレントミラー回路
から流れる電流の一部が第１のトランジスタのベースに
供給される。このため、信号電圧と制御電圧とが等しく
なって安定する。それゆえ、第１のトランジスタを通じ
て信号電圧を出力することが可能になる。したがって、
上記請求項２の構成を採用すれば、信号電圧の他の出力
箇所を設けることができ、アナログスイッチの機能を向
上させることができるという効果を奏する。As a result, the current mirror circuit is
The current having the same value as the current flowing through the transistor is attempted to flow through the first transistor, and a part of the current flowing from the current mirror circuit is supplied to the base of the first transistor. Therefore, the signal voltage and the control voltage become equal and stable. Therefore, it becomes possible to output the signal voltage through the first transistor. Therefore,
If the configuration of claim 2 is adopted, another output portion of the signal voltage can be provided, and the function of the analog switch can be improved.
【００７０】本発明の請求項３に係るアナログスイッチ
は、以上のように、請求項１に記載のアナログスイッチ
である第１および第２のアナログスイッチの出力が、そ
れぞれこれらのアナログスイッチのトランジスタと逆極
性のトランジスタにより構成されている請求項１に記載
のアナログスイッチである第３のアナログスイッチの２
つのトランジスタのベースにそれぞれ接続され、上記両
アナログスイッチの制御回路に印加される制御電圧を互
いに反転させる反転手段を備えている構成である。In the analog switch according to the third aspect of the present invention, as described above, the outputs of the first and second analog switches, which are the analog switches according to the first aspect, respectively correspond to the transistors of these analog switches. 2. The second analog switch, which is the analog switch according to claim 1, wherein the second analog switch is formed of a reverse polarity transistor.
In this configuration, there is provided inverting means that is connected to the bases of the two transistors and that inverts the control voltages applied to the control circuits of the analog switches.
【００７１】これにより、反転手段が第３のアナログス
イッチを通じて第１および第２のアナログスイッチから
の信号電圧を出力させる。それゆえ、２つの信号電圧を
制御電圧により切り替えて出力することが可能になる。
したがって、上記請求項３の構成を採用すれば、２つの
信号電圧を切り替えて出力するアナログスイッチを簡単
な構造で安価に提供することができるという効果を奏す
る。As a result, the inverting means outputs the signal voltage from the first and second analog switches through the third analog switch. Therefore, the two signal voltages can be switched and output by the control voltage.
Therefore, if the configuration of claim 3 is adopted, there is an effect that an analog switch for switching and outputting two signal voltages can be provided at a low cost with a simple structure.
【図１】本発明の第１の実施例に係るアナログスイッチ
の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an analog switch according to a first embodiment of the present invention.
【図２】本発明の第１および第２の実施例に係るアナロ
グスイッチの動作特性を示すグラフである。FIG. 2 is a graph showing operating characteristics of analog switches according to the first and second embodiments of the present invention.
【図３】本発明の第２の実施例に係るアナログスイッチ
の構成を示す回路図である。FIG. 3 is a circuit diagram showing a configuration of an analog switch according to a second embodiment of the present invention.
【図４】図３のアナログスイッチがＩＣ化された構成を
示す回路図である。FIG. 4 is a circuit diagram showing a configuration in which the analog switch of FIG. 3 is integrated into an IC.
【図５】本発明の第３の実施例に係るアナログスイッチ
の構成を示す回路図である。FIG. 5 is a circuit diagram showing a configuration of an analog switch according to a third embodiment of the present invention.
【図６】本発明の第３の実施例に係るアナログスイッチ
の動作特性を示すグラフである。FIG. 6 is a graph showing operating characteristics of the analog switch according to the third embodiment of the present invention.
【図７】従来のアナログスイッチの構成を示す回路図で
ある。FIG. 7 is a circuit diagram showing a configuration of a conventional analog switch.
【符号の説明】 １ トランジスタ（信号回路、第２のトランジスタ） ２ トランジスタ（制御回路、第１のトランジスタ） ３ 定電流回路 １３ カレントミラー回路 ２１ アナログスイッチ（第１のアナログスイッチ） ２２ アナログスイッチ（第２のアナログスイッチ） ２３ アナログスイッチ（第３のアナログスイッチ） ２４ 反転回路（反転手段） ２５ トランジスタ ２６ トランジスタ ２７ 定電流回路[Description of Reference Signs] 1 transistor (signal circuit, second transistor) 2 transistor (control circuit, first transistor) 3 constant current circuit 13 current mirror circuit 21 analog switch (first analog switch) 22 analog switch (first 2 analog switch) 23 analog switch (third analog switch) 24 inverting circuit (inverting means) 25 transistor 26 transistor 27 constant current circuit
Claims (3)
が与えられることにより信号回路の入出力間の断接を制
御する制御回路とを備えたアナログスイッチにおいて、 上記制御回路が第１のトランジスタからなる一方、上記
信号回路が第２のトランジスタを有するエミッタフォロ
ワ回路からなり、第１および第２のトランジスタのエミ
ッタとがともに接続されていることを特徴とするアナロ
グスイッチ。1. An analog switch comprising a signal circuit for transmitting a signal voltage and a control circuit for controlling connection / disconnection between the input and output of the signal circuit by applying a control voltage, wherein the control circuit is a first switch. An analog switch characterized in that the signal circuit comprises an emitter follower circuit having a second transistor while the signal circuit comprises a transistor, and the emitters of the first and second transistors are connected together.
第２のトランジスタのコレクタの間に、上記第２のトラ
ンジスタのコレクタに流れる電流と同じ値の電流が上記
第１のトランジスタのコレクタに流れるように配された
カレントミラー回路を有し、上記第１のトランジスタの
ベースとコレクタとが接続されていることを特徴とする
請求項１に記載のアナログスイッチ。2. A current having the same value as the current flowing through the collector of the second transistor flows between the collector of the first transistor and the collector of the second transistor such that the current flows through the collector of the first transistor. 2. The analog switch according to claim 1, further comprising a current mirror circuit disposed in the first switch, the base and collector of the first transistor being connected to each other.
第１および第２のアナログスイッチの出力が、それぞれ
これらのアナログスイッチのトランジスタと逆極性のト
ランジスタにより構成されている請求項１に記載のアナ
ログスイッチである第３のアナログスイッチの２つのト
ランジスタのベースにそれぞれ接続され、第１および第
２のアナログスイッチの制御回路に印加される制御電圧
を互いに反転させる反転手段を備えていることを特徴と
するアナログスイッチ。3. The analog switch according to claim 1, wherein the outputs of the first and second analog switches are transistors of the opposite polarity to the transistors of these analog switches, respectively. The third analog switch, which is an analog switch, is provided with inverting means that are respectively connected to the bases of the two transistors and that invert the control voltages applied to the control circuits of the first and second analog switches to each other. And analog switch.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05193657A JP3100804B2 (en) | 1993-08-04 | 1993-08-04 | Analog switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05193657A JP3100804B2 (en) | 1993-08-04 | 1993-08-04 | Analog switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0750564A true JPH0750564A (en) | 1995-02-21 |
| JP3100804B2 JP3100804B2 (en) | 2000-10-23 |
Family
ID=16311601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05193657A Expired - Fee Related JP3100804B2 (en) | 1993-08-04 | 1993-08-04 | Analog switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3100804B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112703119A (en) * | 2018-09-06 | 2021-04-23 | 株式会社万都 | Wheel speed sensor interface circuit, method of operating the same, and electronic control system |
-
1993
- 1993-08-04 JP JP05193657A patent/JP3100804B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112703119A (en) * | 2018-09-06 | 2021-04-23 | 株式会社万都 | Wheel speed sensor interface circuit, method of operating the same, and electronic control system |
| CN112703119B (en) * | 2018-09-06 | 2024-05-24 | 汉拿万都株式会社 | Wheel speed sensor interface circuit, method of operating the same, and electronic control system |
| US12024149B2 (en) | 2018-09-06 | 2024-07-02 | Hl Mando Corporation | Wheel speed sensor interface circuit, operation method thereof, and electronic control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3100804B2 (en) | 2000-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0265409A (en) | Voltage clamp differential single end comparator | |
| US4714844A (en) | Logarithmic compression circuit | |
| JPH0750564A (en) | Analog switch | |
| US4171512A (en) | Circuit for preventing breakdown of a load resulting from wrong connection of a power source | |
| JPH09306193A (en) | Sample-and-hold circuit | |
| US5347210A (en) | Current switch with bipolar switching transistor and β compensating circuit | |
| JPH0653756A (en) | Current mirror circuit | |
| JPH02177724A (en) | Output buffer circuit | |
| JPS61263305A (en) | Hysteresis comparator | |
| JP2550416B2 (en) | Clamp circuit | |
| JP3743125B2 (en) | Clamp circuit | |
| JP2885848B2 (en) | Hysteresis circuit | |
| JP2973654B2 (en) | Static auxiliary relay circuit | |
| JPH0563462A (en) | Current output circuit | |
| JPH0513064Y2 (en) | ||
| SU1582351A1 (en) | Electronic switch | |
| JP2976439B2 (en) | Multi-gain amplifier | |
| JPH0347775B2 (en) | ||
| JPH0157362B2 (en) | ||
| JPS62109408A (en) | Input circuit | |
| JPH03162122A (en) | Switch circuit | |
| JPS6022440B2 (en) | sample hold circuit | |
| JPH05191179A (en) | Saturation prevention circuit | |
| JPH0353804B2 (en) | ||
| JPH04287103A (en) | Current source circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20070818 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080818 |
|
| LAPS | Cancellation because of no payment of annual fees |