JPH07502120A - デジタル・ビーム形成アレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 デジタル・ビーム形成アレイ 本発明は、レーダの応用分野、特にフェーズド・アレイ技術を利用するレーダの 応用分野で使用するためのデジタル・ビーム形成アレイに関する。

多くのレーダ応用分野で、次世代のセンサにアクティブ・フェーズド・アレイ技 術を利用する徴候が高まっている。そのようなセンサは、それぞれがそれ自体の 個別の送信装置および受信装置を有するモジュールのアレイを含む。電子的に方 向制御された送信ビームおよび受信ビームは、モジュールの入力信号と出力信号 の適切な位相合わせにより生成することができる。

これにより、機械的な部品を動かさずに迅速なビームの方向制御が可能になり、 多重モード動作または低コスト実施の可能性が高まる。

アクティブ・アレイ技術の重要な拡張は、デジタル拳ビーム形成技術である。こ の場合、各モジュールは専用アナログ・デジタルφコンバータを有し、ビーム形 成プロセスはデジタル領域において実施される。これにより、多数の大きなアナ ログ・ビーム形成マニフォールドを必要とせずに多重受信ビームを実施すること かできる。この多重受信ビームを実現できる能力は、単パルスまたは他の精密な 物標方位決定手法を実施すべき場合に極めて重要である。また、各モジュールの 出力を独立にする能力によって、現在高い完成度に到達している適応ビーム形成 および超高分解能アルゴリズムの実施が可能になる。さらに、ビーム形成プロセ ス手段がアルゴリズムの性質をもつということは、個々のモジュールの位相応答 および振幅応答の変動が、ソフトウェア手段によって較正されることを意味する 。

これらのデジタル・ビーム形成の利点は、各モジュールがそれ自体のアナログ・ デジタル・コンバータを有する必要があることに起因するセンサのコスト上の著 しい不利益、およびデジタル・ビーム形成アルゴリズムを実施するために必要と される信号処理ハードウェアの潜在的なコスト高によって打ち消される。

本発明は、複雑さとコストの大幅な低減を可能にし、かつ上記のデジタル・ビー ム形成の利点を維持する、デジタル・ビーム形成アレイを提供する。

本発明の第１の実施例によれば、 到来信号を受け取り、それを中間周波数信号に変換するための複数のセンサ・モ ジュールと、 ｎが中間周波数信号のダイナミック・レンジを表すのに必要なビット数より小さ いとして、オーバーサンプリング周波数で中間周波数信号をｎビットのデジタル 信号に変換するための、各モジュールに１つずつ設けられた複数の線形デジタル 化手段と、 ｎビット信号の相対的位相を変え、それらを組み合わせて合成デジタル信号を形 成するためのビーム形成手段と、ビーム形成手段からの合成デジタル信号出力を 、中間周波数信号のダイナミック・レンジを表すために必要なビット数のデジタ ル信号に変換するためのデシメータ手段とにより、デジタル・ビーム形成アレイ が構成される。

オーバーサンプリング・アナログ・デジタル・コンバータを使用する従来のデジ タル・ビーム形成アレイでは、センサ・モジュールごとに１つのデシメータ手段 が必要とされるのに対し本発明は、実施ビームごとにただ１つのデシメータ手段 しか必要でないため、デジタル化ハードウェアの大幅な簡略化が実現される。し たがって、デシメータ手段は、アレイの全体コストを著しく高めずに、コスト効 率のより高い装置となることができる。これにより、より高度のオーバーサンプ リングが実施可能になり、それと同時にダイナミック・レンジが広くなる。

本発明によるビーム形成プロセスは、センサ・モジュール出力の適切に位相シフ トされたｎビット表示を組み合わせるものである。これは、高速で複雑なデジタ ル乗算を必要とすると思われ、デジタル化ハードウェアの簡略化によって得られ る利点がある程度打ち消される可能性がある。

しかしながら、本発明の好ましい実施例においては、ビーム形成プロセスは、適 当に時間遅延された１組の信号を獲得するためにｎビット・デジタル信号を所定 量だけ時間遅延させるための、各デジタル化手段について１つずつ設けられた、 複数の時間遅延手段と、その１組の信号を加算するための加算手段とを含むビー ム形成手段によって実施される。

本発明によるビーム形成アレイにおいては、各デジタル化手段の出力が、関連す るセンサ・モジュールの出力を表すとみなすことができる。デジタル化手段が因 子Ｑだけオーバーサンプリングする場合、各ｎビット出力は、２π／Ｑの位相間 隔で関連センサ・モジュールの出力を表す、一連の離散信号を構成する。ビーム 形成プロセスは第一に、センサ・モジュールの空間的に離れたアレイ上の受信ビ ームの入射角度に起因する受信信号間の位相差を除去しようとする。このプロセ スは、前記入射角度に応じて、受信信号の位相角を所定の方法で互いに相対的に 変えることによって実施される。本発明のこの好ましい実施例においては、ｎビ ット出力を互いに相対的に時間遅延させることによりビーム形成が簡単に達成さ れる。これは出力を互いに位相角の２π／Ｑ倍だけ相対的に遅延させ、次にその ように遅延されたｎビット出力を加算することと等価である。したがって、本発 明のこの好ましい実施例は、ビーム形成プロセスを実施するために必要な信号処 理ハードウェアのコストと複雑さを大幅に低減する。

デジタル化手段のオーバーサンプリング因子Ｑは、１６よりも大きくして、ｎビ ット信号に導入できる相対的な位相差が、精密なビーム形成が可能になるほど十 分に小さくなるようにすることが好ましい。さらに、サンプリング因子Ｑは３２ よりも大きくすることがより好ましい。

複数の受信ビームを実施する必要のある応用例では、複数の加算手段を使用し、 適切に時間遅延された１組の信号を各加算手段に供給するように複数の時間遅延 手段を配置することが好ましい。入射ビームはある拡がった方向からアレイに到 達することがあり、したがって応用分野によっては、この拡がりの範囲内でいく つかの異なる方向でビームを実施することが必要となることがある。本発明は、 この目的に容易に適合される異なる入射角度に従って遅延させた異なる１組の信 号を各加算手段に送ることができるからである。各加算手段にそれぞれ１つのデ シメータ手段が関連することは明らかである。

各時間遅延手段は、複数のエレメントを有するシフト・レジスタと、適切に時間 遅延された信号を獲得するために、各エレメントがそれぞれｎビット数を記憶す ることができる、シフト・レジスタの適切なエレメントの出力をタップする手段 とを含む。シフト・レジスタの連続するエレメントに保持されるｎビット数は、 位相が２π／Ｑだけシフトされたセンサ・モジュールからの信号を表す。したが って、各シフト・レジスタの適切なエレメントからの信号をタップすることによ って、適切な相対位相変化が加えられた１組の信号（２π／Ｑ倍の）が得られる 。時間遅延手段としてシフト・レジスタを使用することにより、本発明によるビ ーム形成アレイのコストと複雑がさらに低減できる。

情報の流速が許容される応用例では、中間周波数信号を単ビット・デジタル信号 にオーバーサンプリング周波数で変換することが好ましい。明らかに、オーバー サンプリング周波数は単ビツト信号について最も高く、したがって情報流速が高 い場合にオーバーサンプリング速度がデジタル化ハードウェアの能力を超えるこ とがあり、そのため単ビツト信号への変換は不可能になる。単ビツト信号への変 換の利点は、例えば単ビット・シフト・レジスタと単ビツト加算器など、安価で 信頼性の高い簡単なハードウェアによって操作できることである。さらに、各モ ジュールが多ビット・アナログ・デジタル・コンバータを有する従来のアレイで は、データとビーム形成処理装置のインタフェースをとるために、生のデジタル 情報は多ビン・コネクタを必要とする。そのような接続は高価であり、また大き な振動を受ける可能性の高い応用分野では信頼性に欠ける。本発明のこの好まし い実施例では、インターフェースが複雑なハードウェアを必要としない単ビット のレベルで行われるために、そのような接続は回避される。また、ワイヤレス接 続が必要な場合に、単純な単ビツト光データ・リンクが使用できる。

さらに、単ビット・デジタル信号が使用される好ましい実施例では、各線形デジ タル化手段がデルタ・シグマ・アナログ・デジタル・コンバータの第１の部分を 含み、デシメータ手段がデルタ・シグマ・アナログ・デジタル・コンバータの第 ２の部分を含むことがより好ましい。デルタ・シグマ・コンバータのデシメータ ・フィルタは、コンバータの第１の部分からの単ビット・ストリームの各部分に 対してエネルギー平均化プロセスを実施する。この処理は、ビーム形成のプロセ スと同様に線形であり、これによりビーム形成プロセスがコンバータの第１の部 分からの単ビット・データに対して実施され、ビーム形成されたデータはデシメ ータ・フィルタで平均化することができる。

本発明においてコンバータの２つの部分を分割することによって、デルタ・シグ マ・コンバータを使用することの利点は失われない。これらの利点とは、シグマ ・デルタ・コンバータが広いグイナミソク・レンジを有することであり、これは 、高クラッタで電気的干渉がある環境においてビーム形成アレイの動作が必要な 応用分野において重要である。また、低コストでモノリンツクな実施が可能にな るという利点もある。別法として、線形デジタル化手段が、米国特許第４６２１ ２５４号に記載されるような、直接補間法を用いたアナログ・デジタル変換を利 用することもできる。

情報流量がより高い応用分野では、ビットの数とオーバーサンプリングの速度と の間のトレード・オフのため、１よりも大きいビット数を使用することが好まし くなる。そのような応用分野では、線形デジタル化手段がノイズ成形アナログ・ デジタル・コンバータの第１の部分を含み、デシメータ手段はノイズ成形アナロ グ・デジタル・コンバータの第２の部分を含むことが好ましい。

本発明によるアレイは、センサ・モジュールからのすべての信号に対して均等な 重み付けを実施する。多くの応用分野では、結果として得られるパターンのサイ ドローブを改善する手段として、センサ・モジュールからの出力に不均等に重み 付けする必要がある。そのような応用分野では、センサ・モジュールの出力をそ れらが結合される前に重み付けするために、ビーム形成アレイ中に重み付は手段 を有することが好ましい。

本発明の第２の態様によれば、 空間内の複数の地点で到来信号を受け取り、それから生成された複数の信号を中 間周波数に変換する段階と、ｎが中間周波数信号のダイナミック・レンジを表す のに必要なビット数より小さいとして、オーバーサンプリング周波数で中間周波 数信号をｎビットのデジタル信号に変換する段階と、信号の相対的位相を変え、 それらを組み合わせて合成デジタル信号を形成する段階と、 合成デジタル信号出力を、中間周波数信号のダイナミック・レンジ全体を表すの に必要なビット数のデジタル信号に変換する段階と、 を含む、信号をデジタル的にビーム形成する方法が提供される。

ビーム形成プロセスは、ｎビットの信号それぞれを適切な量だけ時間遅延し、そ のように遅延されたｎビットの信号を一緒に加算する段階を含むことが好ましい 。

本発明の第２の実施例によるプロセスは、本発明の第１の実施例に関して前述し たのと同じ利点を有する。

次に図面を参照して本発明の実施例を単なる例として記述する。

図１は、デジタル的にビーム形成されたアレイにおいて使用される、デルタｅシ グマ・アナログ・デジタルｅコンバータを示す図である。

図２は、デルタ・シグマ・コンバータを使用してデジタル的にビーム形成された 従来のアレイを示す図である。

図３は、本発明によるデジタル的にビーム形成されたアレイを示す図である。

図４は、図３に示したデジタル的にビーム形成されたアレイにおいて、デルタ・ シグマ・コンバータの代りに、アレイへのわずかな修正で使用されるノイズ成形 アナログ・デジタル・コンバータを示す図である。

まず図１を参照すると、そこに示されたシグマ・デルタ・コンバータ２は、２つ の部分に分割できる。第１の部分は、アナログ・単ビット・サンプリング・ルー プ４であり、必要な信号帯域幅に必要なサンプリング速度よりも何倍も早い速度 でサンプリングを行う高速単ビット・アナログ・デジタル・コンバータである。

単ビット・サンプリング・ループ４は、ループ内で直列に接続された除算手段４ 　ａ　ｓ積分器４ｂ、比較器４ｃ（入力信号をアナログ電圧基準レベルと比較す る）、およびラッチ回路４ｄからなる。このループは、ラッチ回路４ｄから、オ ーバーサンプリング周波数で迅速な単ビット・データのストリームである出力を 生成する。必要な信号帯域幅で多ビット・データを生成するために、このデータ をデルタ・シグマ・コンノ＜−タの第２の部分、デシメータ・フィルタ６に送る 必要がある。

通常、デシメータ・フィルタ６は、継続的に低いサンプリング周波数で動作し、 所望の多ビット出力を達成する縦続フィルタである。

図２を参照すると、この図は、−直線に配列されたアンテナ８、〜８１のｊ個の アレイからなる従来のデジタル的にビーム形成されたアレイを示す。各アンテナ ８１〜８．からの出力は、各々それ自体の送信回路と受信回路を有する送信／受 信モジュール１０１〜１０１のそれぞれに送られる。送信／受信モジュール１０ ．〜１０＋の中間周波数出力は、図１を参照して前述したように動作するシグマ ・デルタ・コンｌ（−夕２１〜２．に送られる。シグマ・デルタ・コンバータ２ ．〜２．すべてからの出力は、信号デジタル・ビーム形成装置！１２に接続され る。

図２に示したデジタル的ビーム形成アレイは以下のように動作する。ビームが、 アレイへの角度ｑでアンテナ８．〜８１のアレイに入射するとき、アンテナ８１ 〜８１によって受信された信号は、送受信モジュール１０１〜１０１のそれぞれ にお０て中間周波数に変換される。次に、中間周波数信号はシグマ・デルタ・コ ンバータ２．〜２１によってデジタル化される。次に、これらｎ個の受信信号そ れぞれのデジタル表現が、デジタル・ビーム形成装置１１２内でビーム形成され 、前記角度ｑのレーダ・パルス入射に関連する信号間の位相の差を除去する。次 に、デジタル・ビーム形成装置１２からの信号出力は解析され、角度ｑに関連す る方向に配置された任意のターゲットに関する情報を得る。図２に示したアレイ は、各モジュールごとに１つのデルタ・シグマ・コンバータが必要とされるため に複雑で比較的高価であり、デジタル・ビーム形成装置１１２は、コンバータか らの多ビツト情報の高速で複雑な乗算を実行することができなければならない複 雑な信号処理装置である。

ここで図３では、図２に示したアレイと同様、直線的に配列されたアンテナ８． 〜８□のアレイからなる、本発明によるデジタルビーム形成アレイが示されてい る。図２に示したアレイと同様に、送信／受信モジュール１０．〜１０．がある 。送受信モジュール１０．〜１０１の中間周波数出力は、図１に関して考察した ように、デルタ・シグマ・コンバータ２の前半を構成するそれぞれのアナログ単 ビット・サンプリング・ループ４１〜４．に送られる。サンプリング・ループ４ １〜４１のオーバーサンプリング単ビツト番号は、アンテナ８１〜８１の各々か らの出力の表現とみなされる。サンプリング・ループ４１〜４、が因子Ｑでオー バーサンプリングされる場合は、連続するオーバーサンプリングされた出力が位 相角度ｐだけ移相しているとみなされ、次のような関係がある。

１）＝２π／Ｑ Ｑが十分に大きい場合は、ビーム形成のプロセスは、適切に遅延されオーバーサ ンプリングされたサンプリング・ループ４１〜４１の出力を一緒に単純に加える ことによって成し遂げられる。これにより、・サンプリング・ループの出方がそ れぞれ長さＱ要素（各要素が単ビツト番号を記憶することができる）の各シフト ・レジスタ１４．〜１４．に送られ、適切なシフト・レジスタ・エレメントの出 力１８．〜１８１が、単ビット書ビーム加算器１６で加算される。次に、ビーム 加算器１６の出力がデシメータ・フィルタ６内に送られる。デシメータ・フィル タ６の出力は、図２のビーム形成装置！！１２の出力と類似しており、ターゲッ ト情報を獲得するために同様の方法で解析される。

さらに、ビーム加算器１６に送られた信号の相対位相の調整は、それぞれのサン プリング・ループ４１〜４１に送るクロック信号の相対的タイミングを調整する ことによって行われる。

ビーム加算器１６からの出力ストリームは、最高ｊ＋１個の離散レベルを有し、 したがって共通デシメータ・フィルタ６（＋１ｅｃｌ＋ｌｉｎｇ　ｆｉｌｔｅｒ ）は、図２の個々のデシメータ・フィルタ（ｄｃｃｉｍｔｌｉｎｇ　ｌ１ｌｌｅ ＋１　６　＋　〜６　＋より強い要求のきびしいタスクを有する。

例えば単一パルスの応用分野における多重ビームは、図３で破線で示したような シフト・レジスタ１４１〜１４＋の他のエレメントの出力２０１〜２０．から供 給を受ける、例えば図３の２２などの加算器をさらに組み込むことによって簡単 に実施できる。

図３に関係した上記のデジタル的ビーム形成アレイは、ビーム加算器１６（およ び２２）で加算されたエレメントを横切る均一な重み付けを実施する。加算の際 に個々のエレメントに与えられる重みを個別に変更する手段はない。多くの応用 分野においては、結果パターンのサイドローブを改善する手段として、センサ・ モジュールの出力を不均一に重み付けすることが必要とされる。これは、個々の コンバータ４１〜４．のいずれかのアナログ電圧の基準レベルを変化させること によって、または代りに加算器１６（および２２）に送られる以前の適切な単ビ ット重み付はシーケンスによって、コンバータ４．〜４．の単ビツトオーバーサ ンプリング出力を増加することにより達成される。この後者の動作は、異なる加 算器１６と２２に送られる１群の信号に関して同じ重み付けが必要か、それとも 異なる重み付けが必要かに応して、シフト・レジスタ１４１〜１４．の前または 後に適用される。

一部の応用分野においては、例えば極めて高速の情報フローが必要な場合、オー バーサンプリング領域でのビット番号とオーバーサンプリング周波数との間のト レード・オフは、ビットが多いほどサンプリング周波数が低くなるようにするこ とが好ましい。この特性をもつアナログ・デジタル・コンバータの型は、図４に 示したような、ノイズ成形アナログ・デジタル・コンバータである。またそのよ うなコンバータは、図１のシグマ・デルタ・コンバータと同様に、サンプリング ′・ループ２４とデシメータ・フィルタ２６とに分割される。サンプリング・ル ープ２４は、ループ内で直列接続された除算手段２４ａ、積算器２４ｂＳｎビツ ト・アナログ・デジタル・コンバータ２４Ｃ１ラツチ回路２４ｄおよびデジタル ・アナログ・コンバータ２４ｅからなる。ラッチ回路２４ｄの出力は、オーバー サンプリング周波数でセンサ・モジュールからの一連のｎビット表示の信号であ る。図３に示したアレイにおいて、ｎビット・データの出力を生成するために、 ノイズ成形アナログ・デジタル・コンバータの第１の部分のサンプリング・ルー プ２４を、サンプリング・ループ４．〜４．の各々の代りに使用する場合は、単 ビット・エレメント・シフト・レジスタ１４１〜１４．の代りにｎビット・エレ メント・シフト・レジスタが使用され、単ビツト加算器１６の代りにｎビット加 算器が使用される。その場合、結果データを、中間周波数信号のダイナミック・ レンジ全体を表すのに必要なビット数に変換するために、適切なデシメータ・フ ィルタ（＋ｌｅｃｉｍｔｌｉＢ　ｌ１ｌｌｅｉ　６を使用する。

補正書の写しく翻訳文）提出書（特許法第１８４条の８）平成６年６月１７１

Claims (14)

【特許請求の範囲】
1. １．デジタル・ビーム形成アレイであって、到来信号を受け取り、それらを中間 周波数信号に変換するための複数のセンサ・モジュールと、 ｎが中間周波数信号のダイナミック・レンジを表すために必要なビット数より小 さいとき、各モジュールに１つあって、オーバーサンプリング周波数で中間周波 数信号をｎビットのデジタル信号に変換するための複数の線形デジタル化手段と 、ｎビット信号の相対的な位相を交え、それらを結合して合成デジタル信号を形 成するためのビーム形成手段と、ビーム形成手段からの合成デジタル信号出力を 、中間周波数信号のダイナミック・レンジを表すために必要なビット数のデジタ ル信号に変換するためのデシメータ手段とを含むデジタル・ビーム形成アレイ。
2. ２．ビーム形成手段が、各デジタル化手段に１つずつあって、ｎビット・デジタ ル信号を所定量だけ時間遅延させて適切に時間遅延した１組の信号を獲得する複 数の時間遅延手段と、１組の信号を加えるための加算手段とを含むことを特徴と する、請求の範囲第１項に記載のデジタル・ビーム形成アレイ。
3. ３．デジタル化手段のオーバーサンプリング因子Ｑが１６よりも大きいことを特 徴とする、請求の範囲第１項または第２項に記載のデジタル・ビーム形成アレイ 。
4. ４．複数の加算手段が使用され、各加算手段へ適切に時間遅延された１絹の信号 を供給するために複数の時間遅延手段が配列されることを特徴とする、請求の範 囲第２項または第３項に記載のデジタル・ビーム形成アレイ。
5. ５．それぞれの時間遅延手段が、それぞれｎビット番号を記憶することができる 多数のエレメントを有するシフト・レジスタと、シフト・レジスタの適切なエレ メントの出力をタッピングして適切な時間遅延信号を獲得するための手段とを含 むことを特徴とする、請求の範囲第２項から第４項のいずれか一項に記載のデジ タル・ビーム形成アレイ。
6. ６．ｎが１であることを特徴とする、請求の範囲第１項から第５項のいずれか一 項に記載のデジタル・ビーム形成アレイ。
7. ７．各線形デジタル化手段がデルタ・シグマ・アナログ・デジタル・コンバータ の第１の部分を含み、デシメータ手段がデルタ・シグマ・アナログ・デジタル・ コンバータの第２の部分を含むことを特徴とする、請求の範囲第６項に記載のデ ジタル・ビーム形成アレイ。
8. ８．ｎが１よりも大きいことを特徴とする、請求の範囲第１項から第５項のいず れか一項に記載のデジタル・ビーム形成アレイ。
9. ９．各線形デジタル化手段がノイズ成形アナログ・デジタル・コンバータの第１ の部分を含み、デシメータ手段がノイズ成形アナログ・デジタル・コンバータの 第２の部分を含むことを特徴とする、請求の範囲第８項に記載のデジタル・ビー ム形成アレイ。
10. １０．アレイが更に、それらが結合される前にセンサ・モジュールの出力を重み 付けするための重み付け手段を含むことを特徴とする、請求の範囲第１項から第 ９項のいずれか一項に記載のデジタル・ビーム形成アレイ。
11. １１．ほぼ図３に関して先に述べたようなデジタル・ビーム形成アレイ。
12. １２．信号をデジタル的にビーム形成するための方法であって、空間内の複数の 地点で到来信号を受け取り、それから生成された複数の信号を中間周波数に変換 する段階と、ｎが中間周波数信号のダイナミック・レンジを表すために必要なビ ット数より小さいとき、オーバーサンプリング周波数で中間周波数信号をｎビッ トのデジタル信号に変換する段階と、信号の相対的な位相を変え、それらを結合 して合成デジタル信号を形成することによりｎビットのデジタル信号をビーム形 成する段階と、 合成デジタル信号出力を、中間周波数信号のダイナミック・レンジ全体を表すた めに必要なビット数のデジタル信号に変換する段階と、 を含む方法。
13. １３．ビーム形成段階が、それぞれのｎビット信号を適切な量だけ時間遅延させ る段階と、そのように遅延されたｎビット信号を共に加える段階とを含むことを 特徴とする、請求の範囲１２に記載の信号をデジタル的にビーム形成するための 方法。
14. １４．ほぼ図３に関して先に述べたような、信号をデジタル的にビーム形成する ための方法。