JPH07501431A - リアルタイム移動平均値算出装置 - Google Patents

リアルタイム移動平均値算出装置

Info

Publication number
JPH07501431A
JPH07501431A JP5510085A JP51008593A JPH07501431A JP H07501431 A JPH07501431 A JP H07501431A JP 5510085 A JP5510085 A JP 5510085A JP 51008593 A JP51008593 A JP 51008593A JP H07501431 A JPH07501431 A JP H07501431A
Authority
JP
Japan
Prior art keywords
average value
signal
value
value calculation
average
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5510085A
Other languages
English (en)
Inventor
リー、ウイリアム・チェン・イエ
Original Assignee
エアタッチ・コミュニケーションズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エアタッチ・コミュニケーションズ filed Critical エアタッチ・コミュニケーションズ
Publication of JPH07501431A publication Critical patent/JPH07501431A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/18Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 リアルタイム 動11 装 隨歪圀I 本発明は、リアルタイム装置に、そして特に信号により表される値の平均を計算 するためのリアルタイム装置に関する。
1景且l 移動無線(電子)装置は、それらの環境の変化に適応するか、又はそれらが生成 する出力をほとんど瞬時に変更することをしばしば要求される。これは物理量を 代表するデータに関するリアルタイム評価時の信頼性の増加となる。「リアルタ イム」とはここでは、本質的にデータが得られるのと同時に評価が実行されると いうことを意味する。リアルタイムシステムは典型的に、データが得られると、 非常に高速なデータ処理を要求する。非リアルタイム評価は、データが得られた 後、いくらか期間をおいて行われる。例えば、移動体がサービスを要求する時、 そのシステムから移動体への応答は長時間要する;データを処理する遅延時間は 、これらの結果が得られる時間までにそれらが廃らせる原因となる。
特定の装置と関係する電子ハードウェアの情報処理限界はその装置の演算能力と 最大処置速度を決定するのを支援する。それ故に、ハードウェアの複雑性とハー ドウェア応答時間の増加との最小化は、これらの適用に対するデータ評価には重 大である。
そのような時間限界適用の一例がセルラー電話の分野で見られる。セルラー移動 電話(移動体)は、セル場所の送信機から放送された信号を受信しなければなら ない。
移動電話はしばしばそれ自体移動中である。この移動は移動体により受信される 信号の強度変化につながる。セルラー電話ネットワークは各々の場所で許容範囲 内の信号レベルを維持しようとし、そして移動体から受信した平均信号が弱くな る、即ち許容範囲以下となると、その信号を新セルに切り換える。この切り換え は異なるセルからの信号の平均値の強さを比較して、最強である信号を選択する ことにより達成されても良い。
平均値の決定は現在、次の方法で完遂される。受信機は多数の、例えば20ケ所 のポイントにおける信号強度を測定し、そしてメモリ内にこれらの値を留める。
それから、その値は加算されて、その合計が記憶された値の数で割られる。これ は信号強度の中間(平均)値を与える。典型的に、次の平均は最古に記憶された 値を放棄し、新値と取り換え、そして前述の平均値算出演算を実行することによ り得られる。これは時間を通じて演算された平均のより平滑な遷移を導き、そし て固定メモリ容量を利用する。
この方法は、例えばセルラー電話システムで使用されるようなリアルタイム動作 にとっては理想的でない。それは平均されるべきこれらの値を記憶するためのメ モリ装置を必要とする。これはシステムのハードウェアを複雑にし、そしてその 平均値算出処理速度を遅くする。もっと重要なことに、それは、最新と最古のデ ータ値間の中間である瞬間現在の平均値を与える。上述例において、その平均値 は10番目と11番目のデータ値間の中途の時間における値を表す。従って、も し瞬間データが毎秒毎に標本抽出されていたならば、得られた平均は測定された 最近データ値の前10秒以内の時点現在の実際の平均値である。これはそれ自体 実際に計算を行なうことに起因する遅延を含まない。
この物理的遅延はセルラー電話ネットワークにとっては深刻な問題である。更に 、演算された平均値の遅れはこれらの平均値に基づく比較の信頼性に不利な影響 を及ぼすのに十分な大きさであり、それらはそれらの間でのリアルタイム比較に 使用するのは妥当ではない。この遅れは標本抽出されるポイント数が増加すると 増加する。
従って、その平均がより正確になれば、それはより古くなり、故に、信頼性が落 ちる。これはしばしばコストの深刻な増加をともなう装置の標本抽出速度を増加 することによってのみ補償される。
故に、より適時な結果を与える平均値算出を実行することと、平均処理装置のハ ードウェアの複雑性を最小化するものが望まれる。また、与えられた例はセルラ ー電話ネットワークに関するが、同様の問題が変動を平滑化するためにデータの リアルタイム平均値算出を伴う種々の適用において起こるかも知れないことは明 白である。
概して、改良リアルタイム信号平均値算出装置を提供することが本発明の目的で ある。
新データが得られる時間に近い時間におけるデータの平均値を表す出力を発生す るリアルタイム信号平均値算出回路を提供することが本発明の更なる目的である 。
メモリハードウェアを必要としないリアルタイム信号平均値算出回路を提供する ことが本発明の更なる目的である。
本発明のこれらや他の目的は本発明の次の詳細な説明と添付の図面とから当業者 には明白となろう。
λ匪葛1刀 本発明はリアルタイム信号平均値算出回路を包含する。
平均値算出回路はタイミング信号を発生するためのクロック手段を包含する。平 均値算出回路は入力信号を受信するための信号入力手段をも又包含する。入力信 号は平均値算出回路により平均されるべき値X、を表す。平均値算出回路は、平 均値算出回路から出力された前の平均値a、を一時的に記憶し、そして更新する ためのレジスタ手段を更に包含する。平均値算出手段はクロック手段、信号入力 、そしてレジスタ手段とに接続される。平均値算出手段は、タイミング信号に応 じて、入力信号により表される値x、、とレジスタ手段内に記憶された前の平均 値a、との加重平均値a7を提供する。その平均値a7はMで除される合計(( M 1 ) a p + x−)として定義される、ここでMは1より大きな所 定の正の数である。
平均値算出手段はレジスタ手段に平均値a7を与える。
最後に、平均値算出回路は平均値a、を表す出力信号を発生するための出力信号 手段を包含する。出力信号手段は前記平均値算出手段に接続される。
レジスタ手段がデジタルデータレジスタであり、値がデジタルで表される回路の ためと、レジスタ手段がサンプルホールド装置であり、値がアナログ振幅で表さ れる回路のためとの交代的形態が開示される。本発明の好適形態においては、ま た、前の値a、は、直前の平均値a7−2である。
本発明はリアルタイムで信号の平均値を生成する方法をも又包含する。その方法 はクロック手段がらタイミング信号を得ることを含む。次に前の平均値al、− □はレジスタ手段内に入力される。それがら、平均されるべき値X1を表す人力 信号が受信される。それで、前の平均値a、−1と前記入力信号により表される 値X。との加重平均値anは、タイミング信号に応じて提供される。加重平均値  a7はMにより除される合計((M−1) aR−x+x、)として定義され る、ここでMは1よりも大きな所定の正の数である。最後に、加重平均値aRを 表す出力信号が発生される。
上記回路に関しては、現在の方法の対応交代的実施例が在る。その値は、レジス タ手段が再びデジタルレジスタ、或はアナログ振幅装置の何れの場合であって  も、デジタルで表されるかも知れない。
A証印■畢奏1訓 図1は一様の時間間隔で分割された分離ポイントで標本抽出された信号を例示す る。
図2は本発明の方法の好適実施例を例示するフロー図である。
図3は本発明による平均値算出回路の実施例を表すブロック図表である。
図4は平均値算出デジタル信号のための本発明による回路の略図である。
図5は平均値算出アナログ信号のための本発明による回路の略図である。
図6は本発明による比較回路のブロック図表である。
図7は複数のデジタル信号の平均値算出値を比較するための本発明による回路の 略図である。
図8は複数のアナログ信号の平均値算出値を比較するための本発明による回路の 略図である。
−日の−な脱B 本発明により提供される利点は、従来技術の方法の観点から最も良く理解される 。故に、従来技術の方法についての簡単な説明が必要とされる。平均されるべき 信号は定期的間隔で標本抽出される。これらの標本が得られた時間はt。、tl 、・・・・t7として呼ばれる、ここで標本抽出されたn+1個のデータポイ  ントが在る。これらのデータポイントの値はXo、X□、・・・・Xnとして示 される。これらの信号値は平均されるべき値を表すと言われるが、これは、信号 形式への外部データの符号化であることを意味しない。その信号は平均されるべ き値により本来的に特徴付けられているかも知れない。
従来技術の方法により得られる平均値は:この種の平均は算術平均、又は単に平 均と呼ばれる。
図1はいかにそのような標本抽出が行われるかについての例を示す。信号1が図 表上に示される、ここで垂直距離は信号の値を表し、そして水平距離は時間を表 す。
ラベル付き円は時間t O+ t l+・・・・において標本抽出゛された信号 値XQ、X工、・・・・を表す。指定数のこれらの値は加算され、そしてその合 計が値の数で除される。
それ故、15ポイントに対して、その平均は(X、+X。
+・・・・+x、、)/15に等しい。
典型的に、これらのn+1個の値はメモリ装置内に記憶される。次の平均はxo を放棄して、それとx n、Lとを置き換えることにより得られる。それでその 合計は値x1からX11+1を合計することにより行なわれる。これは加算器と  n+1個の最新値を記憶するためのメモリとを使用する連続加算処理を利用す る合計を考慮に入れる。標本抽出される毎に利用される、そのような処理行程は 、そのように得られた平均値を平滑化するように働く。これはノイズを除去し、 そ してその処理行程により得られた平均値内の劇的な変動の可能性を最小化す るのを支援する。
幾つかの平均値の計算中に静的に維持されるべきである値を記憶するための装置 を説明するために用語「メモリ」がここでは使用されていることに留意すべきで ある。
上記の与えられた特定例においては、各メモリロケーションは15の平均値計算 中のその値を保持する。これはデータそれ自体が記憶されるところである。対照 的に、用語「レジスタ」はここではただ−回使用される迄のみ維持され、それ以 後は新値と取り換えられる値を記憶するための装置を説明するために使用される 。レジスタは、次の平均値計算中に利用され、そして取り換えられるまで一時的 にデータを記憶するために使用される。
上述の方法は再び図1に言及することによってより理解されよう。時間t1.4 において平均される15個のデータポイントの第一セット4が示される。時間t LIlにおいて平均される15個のデータポイントの第二セット5が又示される 。プロセッサーは抽出された多くの中からn+1ポイントのみを見るので、プロ セッサーは値の「ウィンドー」を見ていると言われる。これは、標本抽出された 値に対してプロットされた時間の図表上の部分であるように見えるという事実を 表している。n十iポイントは時間が増加する方向に図表上を移動する。それ故 、セット4は後のセット5の左手にある。これは「ウィンドー」の「滑べり」と して知られる。
あいに(、上述のように、その平均は時間t、、における平均を正確に表現しな い。代りに、それは実際にtoとtゎ間の中間の時間である時間t67、におけ る平均値を表す。図1の例を利用すると、その平均は、実際に時間t7現在で有 効であり、t14ではない。
これは、時間t、7.が時間t工がら十分に離れているがも知れない時、その平 均がかなり変化しているだろうというリアルタイムの適用における問題を提示す る。図1の例においては、時間t7における平均値はt□4におけるものとは明 白に異なる。それ故、時間t7における平均を得ることが必要であるかも知れな い。
時間t。における平均を得るために、t7後の時間の値を知らなければならない 。その最近の値が得られ、そしてその処理が標本抽出から離れた時間において実 行されるので、これは非リアルタイムの適用において何の問題も提示しない。あ いにく、リアルタイム適用はこれらの最近値を得る前に処理することを必要とす る。それ故、リアルタイム適用において1nに対する平均を得ることは不可能で ある。
故に、上述の平均値生成処理に対する交代的平均値算出処理を利用することが必 要かも知れない。本発明は、メモリの必要性を最小化し、そして従来技術のもの よりも遥かに遅い時間で有効となる平均値を与えるような、平均値を生成する異 なる方法を明かにする。
本発明は信号値の移動平均を与える。各々の次平均は、新しいデータポイントと 前のデータポイントとの加重平均である。本発明の好適形態に対しては、前の平 均値a。−1が与えられると、新平均値a7が次の公式により生成される: ここでMは1よりも大きい。この等式は以下の等式に等しいことが示される: ここで、O< (M−1,)/M< 1であることは明白である。故に、iが大 きく なればなるほど、因数((M−1)/M)’がより小さくなる。この因数 は x7−1が平均a、内で与えられる重みに相当する。それ故に、本発明の方 法は早期に取られたものよりも後期に標本抽出されるこれらの値をより密に重み 付けする。これは、従来技術の平均生成方法よりももつとt7における値に近似 する平均値となる。
信号の前の値の重みは、Mの選択と、平均が実行される時間(t7)と値が標本 抽出された時間(t a−1)との間の時間間隔とにだけに依存することに留意 すべきである。Mが小さくなればなるほど、より最近のポイントがより密に重み 付けされる。最近の値に示された重みが増加すると、平均の有効時間が時間t、 に近くなる。
あいにく、より最近の値を非常に密に重み付けすることには欠点がある。そのよ うな重み付けは、平均値算出がデータに与える平滑効果を低減する。実際には、 最近データの重みを増加させると、平均値生成法におけるサンプルポイント数を 減少させることにより引き起こされるものと同効果を与える。
それ故、最近値の重みを選択する時、より適時の応答を与えることと、正確な応 答を与えることとの間でのトレードオフがある。従って、所望のMは、この方法 が実施される適用の特定の必要性を考慮して選択されるべきである。例えば、移 動セルラー電話の場合、M=2、又はM==3の値が十分であるかも知れない。
好適形態においては、前の平均値、a7−□を保持するためにレジスタしか必要 とされないので、本発明の方法はメモリ装置を必要としない。これは従来技術で の平均値を得るために必要なハードウェアの複雑性をかなり低減させることが出 来る。
上述の好適形態においては、a、はa7−□に取って代わる。これは全ての形態 に対して必ずしも必要ではない。
平均値は、標本抽出時間のi倍の整数となるある時間間隔に基づいて計算されて も良い。これは、回路が平均値を生成できるよりも速く標本抽出が行われる場合 に望まれるかも知れない。そのような場合において、望ましくないサンプルが無 視される一方、全てのIjkサンプルが平均されるかも知れない。それで、平均 の指標とサンプルXaとの混同を回避するために、前の平均値はa、とじて示さ れても良い。
それ故、本発明の方法は、従来技術の方法よりも効果的に平均が実行される時間 により近い有効平均を提供する。更に、ハードウェアの複雑性におけるかなりの 低減が達成できる。
本発明の方法の好適実施例が図2に例示される。最初、操作パラメーターは10 で設定される。これはMの値の設定と、入力ポートより受信される入力信号、x o、の初期値を得ることを含む。t =t oにおいては又、前の平均値は存在 しない。従って、値x o / Mはaoに割り当てられ、そして平均値を一時 的に保持するレジスタ内に読み込まれる。12においてカウンターをnからOに 設定する ことにより初期化が完了される。
その方法は次の通り実行されるかも知れない。平均の最近値、a、、は、14に おいて検索される。その平均値は算術ユニットから離れたレジスタ内に一次的に 記憶されるか、又は算術ユニットそれ自体に記憶されるかも知れない。次に、値 (M−1)a、、は16において算術ユニットにより演算される。それで、カウ ンターnは18において読み込まれる。それから、値x8は、ステップ16の出 力と22において合計される。nの値は増分されている、故に16において得ら れた結果は実際に(M−1)a、−tであることに留意すべきである。それ故、 ステップ22の結果は(M−1)a、、、+x、、である。それから、ステップ 22の結果は24においてMで除される。これは、次の反復のための14におけ る検索に利用できる新平均値a、= [(M−1)a、、+x、] 7Mを与え る。
初期化せずに、即ち10と12のステップ無しに好適形態を実施することは不可 能である。もしこれらのステ゛ツブが無視され、そしてレジスタが始めにゼロに 設定されるならば、エラーをa7内にもたらす。このエラーのサイズは以下の通 りである: 故に、小数のエラーが以下の通り与えられる:E″−寺弊)” (5) 典型的小数値、M=3に対して、小数エラーは、n=9の時0.01より小さい 。その小数エラーは、n=15の後0,001よりも小さく低減される。M=2 に対して、小数エラーは、n=6の時0.01より小さく、そしてn=9後は0 .001より小さくなる。故に、もしMが小さければ、エラーの影響は急速に減 少することは明白である。結果として生じるエラーの影響が71−ドウエアの複 雑性の結果として生じる減少の利益により十分に補われる適用が在るかも知れな い。そのような場合、初期化は除外されるかも知れない。
本発明が装置として実施できる方法は、好適形態の観゛点から最も理解できる。
図3は本発明による平均値算出回路の実施例のブロック図である。クロック11 0は、回路により完遂される操作のタイミングを制御するタイミング信号を発生 するために提供される。これらの信号は、異なる信号が回路の異なる素子を制御 するように動作するか、又は全ての素子が同信号により制御されても良い。その 信号は回路のある素子を制御するために利用されるだけである。
最初に、信号入力ポート112は、平均されるべきである入力ライン130上の 入力信号を受信する。入力信号は、前記平均値算出回路により平均されるべきで ある値x1を表す、ここで下付き文字nは、信号が受信される時間の量を示す。
その表現は、デジタル表現に限定されることなく、振幅変調を含む当業者には既 知の種々の方法で完遂されても良い。それで表現形式の選択は平均値算出を実施 するハードウェアに一致される。これは以下で更に詳細に議論される。
次に、入力ポート112は入力ボートクロックコントロールライン150上のタ イミング信号に応答して、上述のようにnの整数値に相当する離散的時間間隔で その信号値を伝送する。これらの信号x7は入力ボート伝送ライン132を通じ て平均値算出回路120に伝送される。平均値算出回路120はクロック110 に接続され、そして後述のように、タイミングライン152.154.158を 通じて伝送されたタイミング信号に応答する。
平均値算出回路120は値x7と前の平均値a7−1とから平均値a、を発生す る。前の平均値a7−□は、出力ポート設定ライン136に接続されている前平 均値検索ライン138カミら受信される。平均値算出回路120は前の平均値a 。−1の(M−1)倍にX7を加算し、そしてMでその合計を除するように働き 、平均値a7を与える。Mは設定装置140により乗算器122と除算器126 内で設定されても良い。重み付は因数の役割は上記のように詳細に議論される。
図3で例示された好適形態においては、平均値算出回路120は前平均入カライ ン138から前の平均値a、、−□を受信し、そしてそれを乗除算回路素子12 2内に一時的に記憶する。乗除算回路素子122は、値(M−1)a、−□を表 す信号を発生するためにタイミングライン158上のタイミング信号に応じて動 作する。乗除算回路素子122からの出力信号は乗算器出力ライン142を通じ て加算回路素子124に伝送される。加算回路素子124は、乗除算回路素子1 22の出力に相当する値((M 1) a+、−t)と入力信号値X。との合計 を表す信号を発生するためにタイミングライン152上のタイミング信号に応じ て動作する。加算回路素子124の出力は加算器出力ライン134を通じて除算 回路素子126に伝送される。除算回路素子126は、加算回路素子124の出 力により表される値をMで除することにより得られる値を表す信号を発生するた めに、タイミングライン154上のタイミング信号に応じて動作する。そのよう に得られた値が平均値anである。
平均値a0を表す結果として生じる信号は出力ポート伝送ライン136を通じて 出力ポート114に伝送される。出力ポート114は、平均値a6が外部回路に よりアクセスされることが出来るように出力ライン148に接続される。
時間t0において、上述のように、システムを初期化するために異なる処理を利 用することが望ましい。本発明の好適形態においては、これは入力ポート112 を初期化ライン144を通じて初期化回路118に接続することにより実施され る。初期化回路118は、時間t0における値x、/Mをメモリ116内に読み 込むために初期化タイミングライン160上のクロック110がらのタイミング 信号に応答する。それで値xa/M は前の平均入力ライン138と出力ボート 設定ライン136とに伝送される。
本発明による回路の一実施例が図4に例示される。その入力信号はデジタル信号 であり、ここで幾っがの個々の二進数の電圧値は供に信号から構成される。この 信号は値x7を表す。
クロック210は、回路により完遂される動作のタイミングを制御するタイミン グ信号を発生する。上述のように、これらの信号は、異なる信号が回路の異なる 素子を制御するように動作するか、又は全ての素子が同信号により制御されても 良い。更に、信号の全てが回路のある素子を制御するために利用される必要はな い。
信号入力ポート212は平均されるべきであるデジタル入力信号を入力ライン2 30上で受信する。信号入力ポートはデジタルバッファとして実施されても良い 。入力信号は、上述のように、平均値算出回路により平均されるべきである値x Rを表す。
入力ポート212は、上述のように、離散的時間間隔で信号値を伝送するために 入力ボートクロックコントロールライン250上のタイミング信号に応答する。
これらの信号X。は入力ポート伝送ライン232を通じて平均値算出回路220 に伝送される。平均値算出回路220はクロック210に接続され、そして後述 されるように、タイミングライン252.254.258上で伝送されたタイミ ング信号に応答する。
平均値算出回路220は値x7と前の平均値an−1とから平均値a。を発生す る。前の平均値a7−1は出力ボート設定ライン236に接続される前平均値検 索ライン238から受信される。前の平均値は、後述のように、標準デジタルレ ジスタ内に記憶されても良い。平均値算出回路220は前の平均値a7−1の( M−1)倍にx7を加算し、モしてMでその合計を除算するように働き、平均値 a、を与える。重み付は因数の役割は上記のように詳細に議論される。
平均値算出回路220は前平均値検索ライン238から前の平均値a7−1を受 信し、そしてそれを乗除算回路素子222内に一時的に記憶する。乗除算回路素 子222は、値(M−1)a、、−、を表す信号を発生するためにタイミングラ イン258上のタイミング信号に応じて動作する。もしくM−1)が常に2の累 乗であると知られているならば、ハードウェアの実施をかなり簡略化して、乗除 算回路は単一デジタルシフトレジスタとして実施されても良い。さもなければ、 標準デジタルレジスタとデジタル乗算器とを包含しても良い。そのような乗算器 は当業者には既知である。
乗除算回路素子222からの出力信号は乗算器出力ライン242を通じて加算回 路素子224に伝送される。
加算回路素子224は乗算回路素子222の出力に相当する値((M 1) a ++−t)と入力信号値X。との合計を表す信号を発生するように働く。
加算回路素子224の出力は加算器出力ライン234を通じて除算回路素子22 6に伝送される。除算回路素子226は、加算回路素子224の出力により表さ れる値をMで除することにより得られる値を表す信号を発生するために、タイミ ングライン254上のタイミング信号に応じて動作する。もしMが常に2の累乗 であると知られているならば、除算回路226は単一デジタルシフトレジスタと して実施されても良い。さもなければ、標準デジタルレジスタとデジタル除算器 とを包含しても良い。そのような除算器は当業者には既知である。そのようにし て得られた値が平均値a7である。
それで、平均a6を表す結果として生じる信号は出力ポート伝送ライン236を 通じて出力ポート214に伝送される。出力ポート214はデジタル出力バッフ 7として実施されても良い。出力ポート214は、平均a。
が外部回路によりアクセスされることが出来るように出力ライン248に接続さ れる。
時間t。において、上述のように、システムを初期化するために異なる処理を利 用することが望ましい。本発明の好適形態においては、これは入力ポート212 を初期化ライン244を通じて初期化回路218に接続することにより実施され る。初期化回路218は、時間t0における値x、/Mをメモリ216内に読み 込むために初期化タイミングライン260上のクロック210からのタイミング 信号に応答する。それで値x、/Mは前平均値入カライン238と出力ボート設 定ライン236とに伝送される。
本発明による図3の回路に対する交代的実施例が図5に例示される。入力信号は アナログ信号である、ここで信号の電圧値は値X。である。
クロック310は回路により完遂される動作のタイミングを制御するタイミング 信号を発生する。上述のように、これらの信号は、異なる信号が回路の異なる素 子を制御するように動作するか、又は全ての素子が同信号により制御されても良 い。更に、信号の全てが回路のある素子を制御するために利用される必要はない 。
信号入力ポート312は平均されるべきであるデジタル入力信号を入力ライン3 30上で受信する。信号入力ポートはアナログサンプルホールド回路として実施 されても良い。入力信号の瞬間電圧値は、上述のように、平均値算出回路により 平均されるべきである値X7を表す。
入力ポート312は、上述のように離散的時間間隔で信号値を伝送するために入 力クロックコントロールライン350上のタイミング信号に応答する。これらの 信号X、は入力ボート伝送ライン332を通じて平均値算出回路320に伝送さ れる。平均値算出回路320はクロック310に接続され、そして、後述される ように、タイミングライン352.354.358上で伝送されるタイミング信 号に応答する。
平均値算出回路320は値x7と前の平均値a。−1とがら平均値a。を発生す る。前の平均値a。−1は、サンプルホールド(S / H)装置316に接続 されるメモリ出力ライン340から受信される。S/H装置316はサンプルホ ールド回路であっても良い。平均値算出回路320は(M−1)倍の前の平均値 afi−1にX5を加算し、そしてその合計をMで除算して、平均値a7を与え る。重み付は因数Mの役割は上記のように詳細に議論される。
平均値算出回路320は出力ライン340を通じてS/H装置316から前の平 均値aR−1を受信する。乗除算回路322は値(M−1)a、、−□を表す信 号をタイミングライン356上のタイミング信号に応じて発生するように働く。
乗除算回路322は示されるように、(M−1)の利得を有する標準演算増幅器 として実施されても良い。標準増幅器370の利得は抵抗器372と374の比 率、即ち(M−2)R,/R,、又は(M−2)により設定される。そのような 演算増幅器の利得は抵抗比に1を加えたものである。それ故、その利得は(M− 1)である。演算増幅器370は信号の振幅を逓倍するように働く。
乗除算回路322からの出力信号は乗除算出カライン342を通じて加算回路3 24に伝送される。加算回路324は乗除算回路322の出力電圧((M−1) a、−1)と人力ボート伝送ライン332上の人力信号値x7のものとの合J1 を表す電圧を発生するように働く。人力ボート伝送ライン332上の値はS/H 装置312へのタイミングライン250上のタイミング信号に応じて変更される 。
加算回路324は人力間の電圧を平均するために抵抗器376と378を使用し ても良い。その平均は、抵抗yt376と378との値が同じ、例えばR1であ る時には、算術平均となる。演算増幅器380は、抵抗器382と384との間 の抵抗比はR2/ R2、又は1であり、且つそのような演算増幅器の利得は抵 抗比プラス1であるので、2の利得を有する。演算増幅器380の出力は、二つ の値の平均値の二倍がこれらの値の台詞である時、電圧の純台詞となる。更に、 演算増幅器380は次段階の駆動機構として働く。
加算回路素子324の出力は加算器出力ライン334を通じて除算回路326に 伝送される。除算回路素子326は加算回路324の出力により表される値をM で除することにより得られる値を表す電圧を分圧するように働く。除算素子32 6は、示されるように抵抗ベースのデイバイダ回路として実施されても良い、こ こで出力電圧は抵抗器386と388との値に基づき、そして(M−1)Rs/  ((M−1)Rs+Rs) 、又はMである。
そのようにして得られた値が平均値a7である。
平均a。を表す結果として生じる平均は出力ポート伝送ライン336を通じて出 力ポート314に伝送される。
出力ポート314はアナログサンプルホールド回路として実施されても良い。出 カポ−1−314は、平均a、、が外部回路によりアクセスされることが出来る ように出力ライン348に接続される。更に、平均値a、は、新平均値a7を記 憶するために伝送ライン356を通じて伝送されるクロック310からのタイミ ング信号に応答するメモリ316に人力ライン338を通じて伝送される。
本発明の平均値算出法の適用例が図6に示されている。
図6はリアルタイムで jの別の信号の平均値を比較する方法のフロー図である 。タイミング信号はステップの順序を制御するクロックから11られる。
どの瞬間におけるj信号のj平均値も、本発明による平均を計算するための」1 記方法により得られる。jの前平均値a51.は610においてjのメモリ装置 内に読み込まれる、ここでO≦=k<=j−1で、pは直前平均値の指標である 。平均されるべきである値xh、、を表す人力信号は612においてjの入力ポ ートで受信される。
nJ平均値a51.と対応する入力信号により表される値X51、との加重平均 値ak、nは、タイミング信号に応じて614においてJM (JLされる。加 重平均値はMで除される合計((m−1) ah、p+Xk、++)として定義 される、ここでMは1よりも大きな所定正数である。jの前記加重平均値ak、 nの各々を表す次のjの出力信号は616において比較装置に伝送される。最後 に、jの加重平均値a55、が618において比較される。
この方法は図2に関して上述されたものなどの初期化ステップを包含するかも知 れないことに留意することは重要である。この初期化は、初期化が木質的に前平 均値を与える時、ステップ610で行われる。そのような初期化は、多重平均値 算出のエラーが、提供されている比較を分裂させるべきでないこの実施例などの 場合においては重要ではないかも知れない。
説明された方法は平均値算出処理の各段階における同時処理を示すが、各ステッ プの正確なタイミングにはある程度の柔軟性があっても良い。重大な要件は、比 較が開始される時に全てのjの平均値算出回路の平均が完了していることである 。
この方法は、図7に示されるように、回路内で実施されても良い。jの別の信号 値のリアルタイム比較のための比較回路、前記回路はタイミング信号を発生する ためのクロック回路710を必要とする。この回路は複数のクロックから構成さ れ、そしてjの個々の回路クロックとして見えるかも知れない。
その回路はjのリアルタイム信号平均値算出回路700を包含する、前記信号平 均値算出回路の各々は整数ラベルに、0≦二に≦=j−1で表される。これらの 回路は上記回路と全く同一である。klh信号平均値算出回路702はjの人力 信号のkth番目のものを受信するためのに′hの信号人力ポートを包含する。
kth信号入カポ−ドア12で受信された入力信号は、klh信号平均値算出回 路702により平均されるべきである値X3.7を表す。
klhメモリ716は、k+h信号平均値算出回路702がら出力された前の平 均値a59.を記憶する。
klh平均値算出副回路720は、クロック71o1信号入カポ−ドア12、そ してに+hメモリ716とに接続されている。klh副回路720はタイミング 信号に応じて平均値ak、、を提供する。この平均はMで除される合計((M  1) ah、、+xb、−)として定義される、+ +でMは1よりも大き な 所定正数である。それ故、平均値ak、、はkI′信号人カポ−ドア12で受信 されるに1h人力信号により表される値Xk、nと、そしてkIhメモリ716 内に記憶される前の平均値a39.との加重平均値である。klh平均値算出副 回路720はkI′′メモリ716に平均値ah、、、を提供する。最後に、k ′h出カポ−ドア14はklh平均副回路720に接続され、klh平均値算出 回路出カライン718上にjの出力信号のklh番目のものを発生し、それによ り平均値a k、 nを表すことが出来る。
それからjの出力信号は、jの平均値算出処理出ツノライン718の−っにより jの信号平均値算出回路702の各々に接続された適当な比較副回路770によ り比較される。
図4に関して議論されたように、これらのjの平均値算出副回路は初期化回路構 成を包含するように造られていても良い。
この比較回路は、上述のように、信号値を表す種々の方法に対応する種々の方法 で実施されても良い。入力信号は値Xh、。を表すデジタル信号であっても良い 。そのような場合、デジタルklh平均値算出回路702は図4に例示され、そ して上述されたように構成されても良い。
これらの平均値算出回路702のj出力信号は加重平均値a5..を表すデジタ ル信号である。メモリ716はデジタルデータレジスタとして実施されても良い 。比較副回路770は単一デジタル計算回路として実施されても良い。
交代的に、入力信号は、その振幅が値Xb、、を表すアナログ信号であっても良 い。そのような場合、アナログklh平均値算出回路702は図5で例示され、 そして上述されたように構成されても良い。これらの平均値算出回路702のj の出力信号は加重平均値ak、。を表すアナログ信号である。メモリ716はサ ンプルホールド回路として実施出来、そして比較副回路770は単一アナログコ ンパレータとして実施されても良い。
上述された形態の各要素は適切な電子技術においては既知の構成要素により構成 できる。当業者はこれらの形態に関する多数の交代的実施例を容易に設計できる 。更に、データ値を表す他の方法が利用されても良い。
改良されたリアルタイム平均値算出回路がここで説明されている。本発明に対す る様々な修正は前述の説明と添付の図面とから当業者には明白となろう。それ故 に、本発明は次の請求の範囲によってのみ限定されるべきである。
FIG、−2 捕丁婁の!!1tgヤ埠由婁 (特許法第184条の7第1項) 1、国際出願の番号 PCT/US92108242 2、発明の名称 リアルタイム移動平均値算出装置 3、特許出願人 住 所 アメリカ合衆国 94596 カリフォルニア、ウオールナツト・クリ ーク、メイルストップ 800、オーク・ロード 2999 名 称 エアタッチ・コミュニケーションズ4、代理人 東京都文京区本郷5丁目1番16号 〒113 N P −2ビル11階 5、補正書の提出年月日 請 求 の 範 囲 1.リアルタイム信号平均値算出回路において、タイミング信号を発生するため のクロック手段、入力信号を受け取るための信号人力手段、前記入力信号は前記 平均値算出回路により平均されるべきである値X、を表す、前記平均値算出回路 から出力された前の平均値a。
を記憶するためのレジスタ手段、前記クロック手段、前記信号入力手段、そして 前記レジスタ手段とに接続された平均値算出手段、前記平均値算出手段は前記タ イミング信号に応じて前記入力信号により表される前記値X。
と、そして前記レジスタ手段内に記憶された前記直前平均値a、との加重平均値 a、を提供する、前記平均値a。
はMで除される合計((M−1)a、+x、)として定義される、ここでMは1 よりも大きな所定正数である、前記平均値算出手段は前記平均値anを前記レジ スタ手段に提供する、そして前記平均値a、を表す出力信号を発生するための出 力信号手段、前記出力信号手段は前記平均値算出手段に接続されていることを特 徴とする平均値算出回路。
2、前記入力信号は前記値X。を表すデジタル信号である、前記出力信号は前記 平均値a、を表すデジタル信号である、そして前記レジスタ手段はデータデジタ ルレジスタを包含することを特徴とする請求の範囲第1項に記載の平均値算出回 路。
3、前記入力信号はその振幅が前記値X、を表すアナログ信号である、そして前 記出力信号はその振幅が前記平均値a1を表すアナログ信号である、そして前記 レジスタ手段はアナログサンプルホールド装置を包含することを特徴とする請求 の範囲第1項に記載の平均値算出回路。
4、前記前平均値a、は直前平均値an−1であることを特徴とする請求の範囲 第1項に記載の平均値算出回路。
5、リアルタイムで信号の平均値を生成する方法において、 クロック手段からタイミング信号を得る、前の平均値a、をレジスタ手段に入力 する、平均されるべき値X、を表す入力信号を受け取る、前記タイミング信号に 応じて前記前平均値a、と前記入力信号により表された前記値X。
との加重平均値を提供する、前記加重平均値a、はMで除される合計((M−1 )a、+x、))として定義される、ここでMは1よりも大きな所定正数である ;そして前記加重平均値a、を表す出力信号を発生するステップとから構成され ることを特徴とする。
6、前記前平均値は直前平均値a8−8であることを特徴とする請求の範囲第5 項に記載の方法。
7、jの別の信号値のリアルタイム比較のための比較回路において、 タイミング信号を発生するためのクロック手段、jのリアルタイム信号平均値算 出回路、前記信号平均値算出回路の各々は正数ラベルkにより表され、 O<= に≦=j−1、前記信号平均値算出回路のklhは:前記j入力信号のkl′′ 番目のものを受け取るためのklh信号入力手段、前記入力信号の前記のものは 前記に1′′平均値算出回路により平均されるべきである値X51、を表す;前 記に11信号平均値算出回路から出力された前平均値akspを記憶する ため のjレジスタ手段のklh番目のもの;j平均値算出手段のに1h番目のもの、 前記kIh平均値算出手段は前記クロック手段、前記kIk信号入力手段、そし て前記klklリレタ手段とに接続されている、前記に1h平均値算出手段は前 記タイミング信号に応じてMで除される合計((M −1) a h、e+ x  k、Jとして定義される平均値a4.3を提供する、ここでMは1よりも大き な所定正数である、前記平均値aksaは前記k11+入力+入力上り表される 前記値 X5.0と前記kIhレジスタ手段内に記憶された前記前平均値aい、 との加重平均である、前記に′に平均値算出手段は前記平均値aksnを前記k lklリレタ手段に提供する:そして前記平均値akSaを表すjの出力信号の に+に番目のものを発生するための前記klk平均値算出手段に接続されるkl h出力信号手段;そして前記j出力手段により表されるjの値を比較するための 比較手段とから構成されることを特徴とする比較回路。
8、前記人力信号は前記値X5.7を表すデジタル信号である、前記出力信号は 前記加重平均値a5.1を表すデジタル信号である、そして前記レジスタ手段は デジタルデータレジスタを包含することを特徴とする請求の範囲第7項に記載の 比較回路。
9、前記入力信号はその振幅が前記値X5.1を表すアナログ信号である、そし て前記出力信号はその振幅が前記平均値a41.を表すアナログ信号であること を特徴とする請求の範囲第7項に記載の比較回路。
10、リアルタイムでjの別の信号の平均値を決定し、そして比較する方法にお いて タイミング信号をクロック手段から得る;jの前平均値ak、、−1をjレジス タ手段に人力することにより前記j信号のj平均値を得る、ここでO<=に≦= j−1、平均されるべき値X41.を表す人力信号を入力する、前記タイミング 信号に応じて前記前平均値aksm−1と前記入力信号により表される前記値X 5.7との加重平均値a41.を提供する、ここで前記加重平均値はMで除され る合計((m 1) aks 、−t+xh1.) とり、r定aされる、ここ でMは1よりも大きな所定正数である、そして前記のj加重平均値akS@の各 々を表すj出力信号を出力する;前記のj加重平均値ak、、を比較するステッ プとから構成されることを特徴とする前記方法。
補正書の翻訳文提出書 (特許法第184条の8) 1、国際出願の番号 PCT/US 92108242 2、発明の名称 リアルタイム移動平均値算出装置 3、特許出願人 住 所 アメリカ合衆国 94596 カリフォルニア、ウオールナツト・クリ ーク、メイルストップ 800゜オーク・ロード 2999 名 称 エアタッチ・コミュニケーションズ4、代理人 東京都文京区本郷5丁目1番16号 〒113 N P −2ビル11階 (1)補正書の翻訳文 1通 図6は、本発明による比較回路のブロック図である。
図7は、複数のデジタル信号の平均値算出値を比較するための本発明による回路 の概略図である。
■のト な!■ 本発明により提供される利点は、従来技術の方法の観点から最も良く理解される 。 したがって、従来技術の方法についての簡単な説明が必要とされる。平均さ れるべき信号は定期的間隔で標本抽出される。これらの標本が得られた時間はt o、 tll、、、1.として呼ばれる、ここで標本抽出されたn+1個のデー タポイントが在る。
これらのデータポイントの値はxo、Xl、、、、X、とじて示される。これら の信号値は平均されるべき値を表すと言われるが、これは、信号形式への外部デ ータの符号化であることを意味しない。その信号は平均されるべき値により本来 的に特徴付けられているかも知れない。
従来技術の方法により得られる平均値は:この種の平均は算術平均、又は単に平 均と呼ばれる。
加算回路324は人力間の電圧を平均するために抵抗器376と378を使用し ても良い。その平均は、抵抗器376と378との値が同じ、例えばR工である 時には、算術平均となる。演算増幅器380は、抵抗器382と384との間の 抵抗比はR! / R2、又は1であり、且つそのような演算増幅器の利得は抵 抗比プラス1であるので、2の利得を有する。演算増幅器380の出力は、二つ の値の平均値の二倍がこれらの値の合計である時、電圧の純合計となる。更に、 演算増幅器380は次段階の駆動機構として働く。
加算回路素子324の出力は加算器出力ライン334を通じて除算回路326に 伝送される。除算回路素子326は加算回路324の出力により表される値をM で除することにより得られる値を表す電圧を分圧するように働く。除算素子 3 26は、示されるように抵抗ベースのデイバイダ°回路として実施されても良い 、ここで出力電圧は抵抗器386と388との値に基づくとともに、Rs/ ( (M 1 ) Rs+ Rm) 、又はMである。そのようにして得られた値が 平均値a。である。
平均a7を表す結果として生じる平均は、出力ポート伝送ライン336を通じて 出力ポート314に伝送される。出力ポート314は、アナログサンプルホール ド回路として実施されても良い。出力ポート314は、平均a、が外部回路によ りアクセスされることが出来るように出力ライン348に接続される。更に、平 均値a、は、新平均値a、を記憶するために伝送ライン356を通じて伝送され るクロック310からのタイミング信号に応答するメモリ316に人力ライン3 38を通じて伝送される。
本発明の平均値算出法の適用例が図6に示されている。
図6はリアルタイムでのjの別の信号の平均値を比較する方法のフロー図である 。タイミング信号はステ・ノブの順序を制御するクロックから得られる。
どの瞬間におけるjの異なる信号のj平均値も、本発明による平均を計算するた めの上記方法により得られる。
jの前平均値a23.は、610においてjのメモリ装置内に読み込まれる、こ こで05=に≦=j−1で、pは直前平均値の指標である。平均されるべきであ る値Xk。
0を表す入力信号は612においてに番目信号のためにj入力ポートで受信され る。前平均値a5..と対応する人力信号により表される値x5.7との加重平 均値ak + Itは、タイミング信号に応じて614において提供される。加 重平均値はMで除される合計((M 1 ) a h、p+ x h、*)とし て定義される、ここでMは1よりも大きな所定正数である。jの前記加重平均値 akil+の各々を表す次のj出力信号は616において比較装置に伝送される 。最後に、j加重平均値a1.、が618において比較される。
この方法は図2に関して上述されたものなどの初期化ステップを包含するかも知 れないことに留意することは重要である。この初期化は、初期化が本質的に前平 均値を与える時、ステップ610で起こる。そのような初期化は、多重平均のエ ラーが提供されている比較を分裂させるべきでないこの実施例などの場合におい ては重要ではないかも知れない。
説明された方法は平均値算出処理の各段階における同時処理を示すが、各ステッ プの正確なタイミングにはある程度の柔軟性があっても良い。重大な要件は、比 較が開始される時に全てのj平均値算出回路の平均が完了していることである。
この方法は、図7に示されるように、回路内で実施されても良い。jの信号のj の別のak=++値のリアルタイム比較のための比較回路、前記回路はタイミン グ信号を発生するためのクロック回路710を必要とする。この回路は複数のク ロックから構成され、そしてjの個々の回路クロックとして見えるかも知れない 。
請 求 の 範 囲 1、リアルタイム移動平均値算出回路において、(a)値X1を表す入力信号を 受け取るための信号入力手段と、 (b)前平均値a、を表す信号を記憶するためのレジスタ手段と、 (C) a−=((M 1 ) a m + x −) / Mに従って受けと られた値xいと記憶された前平均値a、とから加重平均値a7を表す信号を発生 するための、信号入力手段とレジスタ手段とに接続された、平均値算出手段、こ こでMは1よりも大きな所定重み付は値であり、nはサンプル数、そしてMはn とは無関係である、そして (d)平均値a1を表す出力信号を発生するための、平均値算出手段に接続され た、信号出力と、から構成されることを特徴とする平均値算出回路。
2、前記前平均値a、は、直前の平均値a、−1であることを特徴とする請求項 1に記載の平均値算出回路。
3、前記入力信号は、値x6を表すデジタル値であり、前記出力信号は、平均値 a7を表すデジタル値であり、前記レジスタ手段は、デジタルデータレジスタか ら成ることを特徴とする請求項1に記載の平均値算出回路。
4、前記入力信号は、値x、を表すアナログ信号であり、前記出力信号は、平均 値a、を表すアナログ信号であり、そして前記レジスタ手段は、アナログサンプ ルホールド装置から成ることを特徴とする請求項1に記載の平均値算出回路。
5、リアルタイムで信号の値の移動平均を決定する方法であって、 (a)値X。を表す平均されるべき入力信号を受け取り、 (b)前平均値a、を表す信号をレジスタ内に記憶し、(c)a、= ((M− 1)a、+x、)/Mに従って受けとられた値x7と記憶された前平均値a、と から加重平均値を表す信号を発生する、ここでMは1よりも大きな所定重み付は 値である、nはサンプル数である、そしてMはnとは無関係である、そして(d )平均値a6を表す出力信号を生成する、各ステップから成ることを特徴とする 平均決定方法。
6、前記人力信号は、値X。を表すディジタル信号であり、前記出力信号は、値 a、、を表すディジタル信号であり、前記レジスタは、ディジタルデータレジス タから成ることを特徴とする請求項5に記載の平均決定方法。
7、前記人力信号は、値x1を表すアナログ信号であり、前記出力信号は、値a 、を表すアナログ信号であり、前記レジスタは、アナログサンプルホールド装置 から成ることを特徴とする請求項5に記載の平均決定方法。
8、前記前平均値a、は、直前平均値a、−1であることを特徴とする請求項5 に記載の平均決定方法。
9、無線通信システムでの信号電力レベルを監視し、そして$111IIするた めの装置において、(a)信号電力レベルX、を表す入力信号を受け取るための 信号入力手段と、 (b)前平均電力レベル値a、を表す信号を記憶するためのレジスタと、 (c)a、= ((M−1)ap+x++)/Mに従って受けとられた電力レベ ル値X、と記憶された前平均電力レベル値a、とから加重平均電力レベル値a、 を表す信号を発生するための、信号入力手段とレジスタとに接続された平均値算 出手段であって、Mは1よりも大きな所定重み値であり、nはサンプル数であり 、モしてMはnと無関係である、平均値算出手段と、(d)加重平均電力レベル 値a、を表す出力信号を発生するための、平均値算出手段に接続された、信号出 力手段と、 (e)加重平均電力レベル値a1に応じて無線通信システム内で一つ以上の送信 機を制御するための、信号出力手段に連結された、コントロール手段と、から成 ることを特徴とする監視制御装置。
10、前記前平均電力レベル値a、は、直前平均電力レベル値a m−1である ことを特徴とする請求項9に記載の監視制御装置。
11、前記入力信号は、電力レベル値x1を表すデジタル値であり、前記出力信 号は、平均電力レベル値a。
を表すデジタル値であり、そして前記レジスタは、デジタルデータレジスタから 成ることを特徴とする請求項9に記載の監視制御装置。
12、前記入力信号は、電力レベル値x3を表すアナログ信号であり、前記出力 信号は、平均電力レベル値a、を表すアナログ信号であり、そして前記レジスタ は、アナログサンプルホールド装置から成ることを特徴とする請求項9に記載の 監視制御装置。
13、リアルタイムで信号の平均値を生成する方法であって、値x6を表す入力 信号を受け取り、前平均値a。
を表す信号を記憶し、a、= ((M−1)a、+x、)/Mに従って受けとら れた値x6と記憶された前平均値a。
とから加重平均値a、を表す信号を生成する各ステップから成り、ここでMは1 よりも大きな所定重み付は値であり、nはサンプル数であり、Mはnと無関係で あり、さらに平均値a8を表す出力信号を生成するステップを含むことを特徴と する平均値生成方法。
14、前記前平均値a、は、直前平均値aR−1であることを特徴とする請求項 13項に記載の平均値生成方法。

Claims (1)

  1. 【特許請求の範囲】 1,リアルタイム信号平均値算出回路において、タイミング信号を発生するため のクロック手段;入力信号を受け取るための信号入力手段、前記入力信号は前記 平均値算出回路により平均されるべきである値Xnを表す; 前記平均値算出回路から出力された前の平均値apを記憶するためのレジスタ手 段; 前記クロック手段、前記信号入力手段、そして前記レジスタ手段とに接続された 平均値算出手段、前記平均値算出手段は前記タイミング信号に応じて前記入力信 号により表される前記値Xnと、そして前記レジスタ手段内に記憶された前記直 前平均値apとの加重平均値anを提供する; 前記平均値anはMで除される合計((M−1)ap+xn)として定義される 、ここでMは1よりも大きな所定正数である、前記平均値算出手段は前記平均値 anを前記レジスタ手段に提供する; そして前記平均値anを表す出力信号を発生するための出力信号手段、前記出力 信号手段は前記平均値算出手段に接続されていることを特徴とする平均値算出回 路。 2,前記入力信号は前記値xnを表すデジタル信号である、前記出力信号は前記 平均値anを表すデジタル信号である、そして前記レジスタ手段はデータデジタ ルレジスタを包含することを特徴とする請求の範囲第1項に記載の平均値算出回 路。 3,前記入力信号はその振幅が前記値xnを表すアナログ信号である、そして前 記出力信号はその振幅が前記平均値anを表すアナログ信号である、そして前記 レジスタ手段はアナログサンプルホールド装置を包含することを特徴とする請求 の範囲第1項に記載の平均値算出回路。 4,前記前平均値apは直前平均値an−1であることを特徴とする請求の範囲 第1項に記載の平均値算出回路。 5,リアルタイムで信号の平均値を生成する方法において: クロック手段からタイミング信号限得る;前の平均値apをレジスタ手段に入力 する;平均されるべき値Xnを表す入力信号を受け取る;前記タイミング信号に 応じて前記前平均値apと前記入力信号により表された前記値Xnとの加重平均 値を提供する、前記加重平均値anはMで除される合計((M−1)ap+xn ))として定義される、ここでMは1よりも大きな所定正数である; そして前記加重平均値anを表す出力信号を発生するステップ: とから構成されることを特徴とする前記方法。 6,前記前平均値は直前平均値an−1であることを特徴とする請求の範囲第5 項に記載の方法。 7,jの別の信号値のリアルタイム比較のための比較回路は:タイミング信号を 発生するためのクロック手段;jのリアルタイム信号平均値算出回路とから構成 される、前記信号平均値算出回路の各々は正数ラベルkにより表され、0<=k <=j−1、前記信号平均値算出回路のkthにおいて: 前記j入力信号のkth番目のものを受け取るためのkth信号入力手段、前記 人力信号の前記のものは前記kth平均値算出回路により平均されるべきである 値Xk,nを表す; 前記kth信号平均値算出回路から出力された前平均値ak,pを記憶するため のjレジスタ手段のkth番目のものj平均値算出手段のkth番目のもの、前 記kth平均値算出手段は前記クロック手段、前記kth信号入力手段、そして 前記kthレジスタ手段とに接続されている、前記kth平均値算出手段は前記 タイミング信号に応じてMで除される合計((M−1)ak,p+Xk,n)と して定義される平均値ak,nを提供する、ここでMは1よりも大きな所定正数 である、前記平均値ak,nは前記kth入力信号により表される前記値Xk, nと前記kthレジスタ手段内に記憶された前記前平均値ak,pとの加重平均 である、前記kth平均値算出手段は前記平均値ak,nを前記kthレジスタ 手段に提供する; そして前記平均値ak,nを表すj出力信号のkth番目のものを発生するため の前記kth平均値算出手段に接続されるkth出力信号手段; そして前記j出力手段により表されるjの値を比較するための比較手段; とから構成されることを特徴とする平均値算出回路。 8,前記入力信号は前記値Xk,nを表すデジタル信号である、前記出力信号は 前記加重平均値ak,nを表すデジタル信号である、そして前記レジスタ手段は デジタルデータレジスタを包含することを特徴とする請求の範囲第7項に記載の 平均値算出回路。 9,前記入力信号はその振幅が前記値Xk,nを表すアナログ信号である、そし て前記出力信号はその振幅が前記平均値ak,nを表すアナログ信号であること を特徴とする請求の範囲第7項に記載の平均値算出回路。 10,リアルタイムでjの別の信号の平均値を比較する方法において: タイミング信号をクロック手段から得る;jの前平均値ak,n−1をjレジス タ手段に入力することにより前記j信号のj平均値を得る、ここで0<=k<= j−1、平均されるべき値Xk,nを表す入力信号を入力する、前記タイミング 信号に応じて前記前平均値ak,n−1と前記入力信号により表される前記値X k,nとの加重平均値ak,nを提供する、ここで前記加重平均値はMで除され る合計((m−1)ak,n−1+xk,n)として定義される、ここでMは1 よりも大きな所定正数である、そして前記のjの加重平均値ak,nの各々を表 すj出力信号を出力する; 前記のj加重平均値ak,nを比較するステップ;とから構成されることを特徴 とする前記方法。
JP5510085A 1991-11-26 1992-09-28 リアルタイム移動平均値算出装置 Pending JPH07501431A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US79850291A 1991-11-26 1991-11-26
US798,502 1991-11-26
PCT/US1992/008242 WO1993011482A1 (en) 1991-11-26 1992-09-28 A real-time running averaging device

Publications (1)

Publication Number Publication Date
JPH07501431A true JPH07501431A (ja) 1995-02-09

Family

ID=25173565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5510085A Pending JPH07501431A (ja) 1991-11-26 1992-09-28 リアルタイム移動平均値算出装置

Country Status (5)

Country Link
EP (1) EP0615638A1 (ja)
JP (1) JPH07501431A (ja)
CA (1) CA2124855A1 (ja)
FI (1) FI942426A (ja)
WO (1) WO1993011482A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493360B1 (en) 1997-12-09 2002-12-10 Nec Corporation Reception synchronization circuit, receiver using the same, and digital communication system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475822A (en) * 1993-11-15 1995-12-12 Motorola, Inc. Data processing system for resuming instruction execution after an interrupt and method therefor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1104649A (en) * 1965-12-27 1968-02-28 Ibm Continuous averaging system
US3809874A (en) * 1971-07-30 1974-05-07 Finike Italiana Marposs Device for calculating the mean value of a succession of data
US4054786A (en) * 1973-09-24 1977-10-18 The United States Of America As Represented By The Secretary Of The Navy Running average computer
US4193118A (en) * 1978-07-18 1980-03-11 Motorola, Inc. Low pass digital averaging filter
US4551817A (en) * 1983-10-24 1985-11-05 Director General Of Agency Of Industrial Science And Technology Device for detecting center position of two-dimensionally distributed data
DE3509762A1 (de) * 1985-03-19 1986-09-25 Battelle-Institut E.V., 6000 Frankfurt Schaltungsanordnung zur mittelwertbildung
JP2603134B2 (ja) * 1989-06-06 1997-04-23 三菱電機株式会社 移動平均処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493360B1 (en) 1997-12-09 2002-12-10 Nec Corporation Reception synchronization circuit, receiver using the same, and digital communication system

Also Published As

Publication number Publication date
WO1993011482A1 (en) 1993-06-10
FI942426A0 (fi) 1994-05-25
FI942426A (fi) 1994-05-25
EP0615638A1 (en) 1994-09-21
CA2124855A1 (en) 1993-06-10

Similar Documents

Publication Publication Date Title
US6708149B1 (en) Vector fixed-lag algorithm for decoding input symbols
US6407685B1 (en) Full scale calibration of analog-to-digital conversion
US5491724A (en) Mean phase predictor for maximum a posteriori demodulator
EP0516133B1 (en) Adaptive maximum likelihood sequence estimator using channel estimators of respective order of impulse response
CA2429453C (en) Apparatus and method for calculating soft decision value input to channel decoder in a data communication system
US4773034A (en) Adaptive equalizer utilizing a plurality of multiplier-accumulator devices
US6134280A (en) Delayed decision feedback sequence estimator for determining optimal estimation region with small calculation quantity
CA1217856A (en) Apparatus for echo cancellation, in particular for a data broadcasting system
JP4251484B2 (ja) ヒストグラム計算システム、電子試験装置及びヒストグラム計算方法
Kimball The bias in certain estimates of the parameters of the extreme-value distribution
CN108736935A (zh) 一种用于大规模mimo系统信号检测的通用下降搜索方法
JPH07501431A (ja) リアルタイム移動平均値算出装置
US6396878B1 (en) Reception method and a receiver
CA1053361A (en) Beam former utilizing geometric sampling
US5790412A (en) Recursive frequency aging estimation and prediction devices, methods and computer programs for crystal oscillators
US4660162A (en) Interpolation pulse duration modulated multiplier
US20030118093A1 (en) Device and method for viterbi equalization with metric increments calculated in advance
US4138644A (en) Adaptive phase detection method and apparatus
JP2004032432A (ja) 受信装置
US4603425A (en) Interpolation pulse duration modulation circuit
Adachi Reduced state transition Viterbi differential detection of M-ary DPSK signals
CN113890655B (zh) 基于数字地图的全射线信道模拟装置及数字孪生方法
CN100484114C (zh) 维特比均衡经由信道传输的数据信号的方法和装置
RU2102836C1 (ru) Способ демодуляции дискретных сигналов и устройство для его осуществления
JP3141916B2 (ja) Dpsk波線形予測遅延検波方法