JPH0750020B2 - 電子制御装置 - Google Patents
電子制御装置Info
- Publication number
- JPH0750020B2 JPH0750020B2 JP4290282A JP29028292A JPH0750020B2 JP H0750020 B2 JPH0750020 B2 JP H0750020B2 JP 4290282 A JP4290282 A JP 4290282A JP 29028292 A JP29028292 A JP 29028292A JP H0750020 B2 JPH0750020 B2 JP H0750020B2
- Authority
- JP
- Japan
- Prior art keywords
- monitoring
- cpu
- control means
- main control
- electronic control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Testing And Monitoring For Control Systems (AREA)
Description
【０００１】本発明は、電子制御装置に関し、さらに詳
しくは、主制御手段の動作に異常が生じているか否かを
監視する監視制御手段を備えた電子制御装置に関する。
しくは、主制御手段の動作に異常が生じているか否かを
監視する監視制御手段を備えた電子制御装置に関する。
【０００２】
【従来の技術】たとえば自動車には、燃料噴射制御やサ
スペンション制御に見られるように、エンジン系統や走
行系統などの自動制御のためにマイクロコンピュータを
用いた電子制御装置が搭載されている。これらの電子制
御装置は、エンジン系統や走行系統などの制御対象の制
御量を目標値に一致させ、常に最適最良の動作状態に保
つように機能する。
スペンション制御に見られるように、エンジン系統や走
行系統などの自動制御のためにマイクロコンピュータを
用いた電子制御装置が搭載されている。これらの電子制
御装置は、エンジン系統や走行系統などの制御対象の制
御量を目標値に一致させ、常に最適最良の動作状態に保
つように機能する。
【０００３】図５は、典型的な先行技術による電子制御
装置の一般的構成を示すブロック図である。電子制御装
置１１は、マイクロコンピュータ１２、センサ１３、ア
クチュエータ１４などの各ブロックから成り、制御対象
１６に対するフィードバック制御系を形成している。図
５では、センサ１３とアクチュエータ１４は各々単数で
示されているけれども、これらは当然に必要機種が所要
数だけ配設されるものである。マイクロコンピュータ１
２は、主制御手段であるＣＰＵ（以下、主制御ＣＰＵと
いう）１２ａ、各種の入力および出力インターフェース
１２ｂ，１２ｃ、および図示しないメモリなどによって
形成されている。主制御ＣＰＵ１２ａには、監視制御手
段である監視ＣＰＵ１５が接続され、主制御ＣＰＵ１２
ａから導出されるポンピング信号Ｓをモニタして、主制
御ＣＰＵ１２ａの動作をチェックすることにより、装置
の信頼性の保持が図られている。
装置の一般的構成を示すブロック図である。電子制御装
置１１は、マイクロコンピュータ１２、センサ１３、ア
クチュエータ１４などの各ブロックから成り、制御対象
１６に対するフィードバック制御系を形成している。図
５では、センサ１３とアクチュエータ１４は各々単数で
示されているけれども、これらは当然に必要機種が所要
数だけ配設されるものである。マイクロコンピュータ１
２は、主制御手段であるＣＰＵ（以下、主制御ＣＰＵと
いう）１２ａ、各種の入力および出力インターフェース
１２ｂ，１２ｃ、および図示しないメモリなどによって
形成されている。主制御ＣＰＵ１２ａには、監視制御手
段である監視ＣＰＵ１５が接続され、主制御ＣＰＵ１２
ａから導出されるポンピング信号Ｓをモニタして、主制
御ＣＰＵ１２ａの動作をチェックすることにより、装置
の信頼性の保持が図られている。
【０００４】
【発明が解決しようとする課題】しかしながら前述の先
行技術では、主制御ＣＰＵ１２の動作を監視ＣＰＵ１６
が監視することはできるけれども、監視ＣＰＵ１６の動
作については、電源投入（パワーオンリセット）時に、
主制御ＣＰＵ１２が監視ＣＰＵ１６の立ち上がりを確認
するテストを実行するに過ぎず、監視ＣＰＵ１６の動作
を常時監視するシステムにはなっていない。このため監
視体制は万全とは言い難く、信頼性の点で解決すべき技
術的課題が存在している。
行技術では、主制御ＣＰＵ１２の動作を監視ＣＰＵ１６
が監視することはできるけれども、監視ＣＰＵ１６の動
作については、電源投入（パワーオンリセット）時に、
主制御ＣＰＵ１２が監視ＣＰＵ１６の立ち上がりを確認
するテストを実行するに過ぎず、監視ＣＰＵ１６の動作
を常時監視するシステムにはなっていない。このため監
視体制は万全とは言い難く、信頼性の点で解決すべき技
術的課題が存在している。
【０００５】したがって本発明の目的は、上述の技術的
課題を解決し、監視ＣＰＵの動作も監視できるようにし
て、装置全体の信頼性をさらに向上させることができる
電子制御装置を提供することである。
課題を解決し、監視ＣＰＵの動作も監視できるようにし
て、装置全体の信頼性をさらに向上させることができる
電子制御装置を提供することである。
【０００６】
【課題を解決するための手段】本発明は、主制御手段
と、主制御手段の動作に異常が生じているか否かを監視
する監視制御手段とを備える電子制御装置において、監
視制御手段は、動作が正常であれば、定期的に変化する
監視信号を発生し、主制御手段は、監視制御手段からの
監視信号を受信し、監視信号が予め定める範囲内の周期
で変化しないとき、監視制御手段の動作が異常であると
判断することを特徴とする電子制御装置である。
と、主制御手段の動作に異常が生じているか否かを監視
する監視制御手段とを備える電子制御装置において、監
視制御手段は、動作が正常であれば、定期的に変化する
監視信号を発生し、主制御手段は、監視制御手段からの
監視信号を受信し、監視信号が予め定める範囲内の周期
で変化しないとき、監視制御手段の動作が異常であると
判断することを特徴とする電子制御装置である。
【０００７】
【作用】本発明による電子制御装置は、主制御手段と、
その動作に異常が生じているか否かを監視する監視制御
手段とを備える。前記監視制御手段は、動作が正常であ
れば、定期的に変化する監視信号を発生させて前記主制
御手段に入力する。監視制御手段の動作が正常でないと
き、あるいは暴走しているとき、監視信号は定期的に変
化しなくなる。主制御手段は、前記受信した監視信号の
変化が予め定める範囲内の周期で変化するかどうかを判
別し、変化しないとき、監視制御手段の動作が異常であ
ると判断する。
その動作に異常が生じているか否かを監視する監視制御
手段とを備える。前記監視制御手段は、動作が正常であ
れば、定期的に変化する監視信号を発生させて前記主制
御手段に入力する。監視制御手段の動作が正常でないと
き、あるいは暴走しているとき、監視信号は定期的に変
化しなくなる。主制御手段は、前記受信した監視信号の
変化が予め定める範囲内の周期で変化するかどうかを判
別し、変化しないとき、監視制御手段の動作が異常であ
ると判断する。
【０００８】
【実施例】図１は、本発明の一実施例の車載用電子制御
装置１の構成を示すブロック図である。電子制御装置１
は、マイクロコンピュータ２、センサ３、アクチュエー
タ４などを含み、制御対象７に対するフィードバック制
御系が形成されている。センサ３とアクチュエータ４
は、必要機種が所要数だけ配設されているものである。
マイクロコンピュータ２は、主制御手段であるＣＰＵ
（以下、主制御ＣＰＵという）２ａ、各種の入出力イン
ターフェース２ｂ，２ｃおよび図示しないメモリなどに
より構成されている。電源部６は、車両のバッテリなど
から供給される電力を装置に必要な電源電圧Ｖｃｃに変
換し、前記各ブロックを電力付勢するものである。出力
インターフェース２ｃからラインＬ４を介してアクチュ
エータ４に出力される制御信号Ｓ４は、モニタラインＬ
４ａを介して主制御ＣＰＵ２ａにフィードバックされ
る。主制御ＣＰＵ２ａは、自己が導出した出力Ｓ２と制
御信号Ｓ４とが一致しているかどうかをチェックする。
さらに監視制御手段である監視ＣＰＵ５が設けられ、主
制御ＣＰＵ２ａと監視ＣＰＵ５とは、監視ラインＬ５，
Ｌ６により相互に接続されている。
装置１の構成を示すブロック図である。電子制御装置１
は、マイクロコンピュータ２、センサ３、アクチュエー
タ４などを含み、制御対象７に対するフィードバック制
御系が形成されている。センサ３とアクチュエータ４
は、必要機種が所要数だけ配設されているものである。
マイクロコンピュータ２は、主制御手段であるＣＰＵ
（以下、主制御ＣＰＵという）２ａ、各種の入出力イン
ターフェース２ｂ，２ｃおよび図示しないメモリなどに
より構成されている。電源部６は、車両のバッテリなど
から供給される電力を装置に必要な電源電圧Ｖｃｃに変
換し、前記各ブロックを電力付勢するものである。出力
インターフェース２ｃからラインＬ４を介してアクチュ
エータ４に出力される制御信号Ｓ４は、モニタラインＬ
４ａを介して主制御ＣＰＵ２ａにフィードバックされ
る。主制御ＣＰＵ２ａは、自己が導出した出力Ｓ２と制
御信号Ｓ４とが一致しているかどうかをチェックする。
さらに監視制御手段である監視ＣＰＵ５が設けられ、主
制御ＣＰＵ２ａと監視ＣＰＵ５とは、監視ラインＬ５，
Ｌ６により相互に接続されている。
【０００９】監視ラインＬ５，Ｌ６には、それぞれ一方
のＣＰＵから他方のＣＰＵに向かって監視信号であるポ
ンピング信号Ｓ５，Ｓ６が導出される。ポンピング信号
Ｓ５，Ｓ６はそれぞれのＣＰＵ２ａ，５で設定されたプ
ログラムによって、予め定められた周期で論理値が反転
するパルス信号である。一方のＣＰＵ２ａ，５から導出
されるポンピング信号Ｓ５，Ｓ６を他方のＣＰＵ２ａ，
５が受信することによって、互いの動作を確認すること
ができる。受信したポンピング信号Ｓ５あるいはＳ６が
一定周期で変化しないとき、相手方のＣＰＵ２ａ，５に
異常が生じたと判断される。本実施例による主制御ＣＰ
Ｕ２ａと監視ＣＰＵ５は、いずれも自己の動作をセルフ
チェックするプログラムを備えており、プログラムに設
けられたチェック手順の実行過程で異常が発見される
と、自己のポンピング信号Ｓ５，Ｓ６の反転を停止させ
るようになっている。セルフチェックはたとえば、自
己の出力とモニタ出力が一致しているか、プログラム
の実行が所定のルーチンにしたがっているか、について
行われる。
のＣＰＵから他方のＣＰＵに向かって監視信号であるポ
ンピング信号Ｓ５，Ｓ６が導出される。ポンピング信号
Ｓ５，Ｓ６はそれぞれのＣＰＵ２ａ，５で設定されたプ
ログラムによって、予め定められた周期で論理値が反転
するパルス信号である。一方のＣＰＵ２ａ，５から導出
されるポンピング信号Ｓ５，Ｓ６を他方のＣＰＵ２ａ，
５が受信することによって、互いの動作を確認すること
ができる。受信したポンピング信号Ｓ５あるいはＳ６が
一定周期で変化しないとき、相手方のＣＰＵ２ａ，５に
異常が生じたと判断される。本実施例による主制御ＣＰ
Ｕ２ａと監視ＣＰＵ５は、いずれも自己の動作をセルフ
チェックするプログラムを備えており、プログラムに設
けられたチェック手順の実行過程で異常が発見される
と、自己のポンピング信号Ｓ５，Ｓ６の反転を停止させ
るようになっている。セルフチェックはたとえば、自
己の出力とモニタ出力が一致しているか、プログラム
の実行が所定のルーチンにしたがっているか、について
行われる。
【００１０】図２は、本実施例のセルフチェック動作を
示すフロチャートである。前述のように主制御ＣＰＵ２
ａと監視ＣＰＵ５には、予め定められたセルフチエック
用プログラムがメインルーチン内に設定されている。電
源投入後にパワーオンリセットなどの後、ステップＰ１
で初期設定などのイニシャルーチンが実行される。ステ
ップＰ２で、主制御ＣＰＵ２ａと監視ＣＰＵ５は、各々
に定められた動作プログラムをメインルーチンにしたが
って実行してゆく。メインルーチンには前述のセルフチ
エックの手順も含まれており、次のステップＰ３でセル
フチエックの結果が判断される。チエックの結果が正常
であれば、ステップＰ４でポンピング信号の論理値が反
転する。したがって予め定められたタイミングでセルフ
チエックが実行され、その結果が正常である限り、前記
監視ライン５，Ｌ６には、定期的に論理値の反転を繰り
返すポンピング信号Ｓ５，Ｓ６がそれぞれ相手方の主制
御ＣＰＵ２ａあるいは監視ＣＰＵ５に送られる。このポ
ンピング信号Ｓ５あるいはＳ６の変化する状況によっ
て、受信側のＣＰＵ２ａ，５は相手方ＣＰＵ２ａ，５の
動作状態を監視することができる。相手方ＣＰＵ２ａ，
５からのポンピング信号Ｓ５，Ｓ６が予め定める範囲内
の周期で変化しないときは、異常と判断される。たとえ
ば監視ＣＰＵ５は制御禁止信号Ｓ３をラインＬ３を介し
て出力インターフェース２ｃに送り、アクチュエータ４
への出力を強制的に停止させたり、図示しない警告灯を
点灯させる。このように、異常発生を告知するほか、状
況と必要に応じて以後の動作を停止させるなどの動作を
実行する。
示すフロチャートである。前述のように主制御ＣＰＵ２
ａと監視ＣＰＵ５には、予め定められたセルフチエック
用プログラムがメインルーチン内に設定されている。電
源投入後にパワーオンリセットなどの後、ステップＰ１
で初期設定などのイニシャルーチンが実行される。ステ
ップＰ２で、主制御ＣＰＵ２ａと監視ＣＰＵ５は、各々
に定められた動作プログラムをメインルーチンにしたが
って実行してゆく。メインルーチンには前述のセルフチ
エックの手順も含まれており、次のステップＰ３でセル
フチエックの結果が判断される。チエックの結果が正常
であれば、ステップＰ４でポンピング信号の論理値が反
転する。したがって予め定められたタイミングでセルフ
チエックが実行され、その結果が正常である限り、前記
監視ライン５，Ｌ６には、定期的に論理値の反転を繰り
返すポンピング信号Ｓ５，Ｓ６がそれぞれ相手方の主制
御ＣＰＵ２ａあるいは監視ＣＰＵ５に送られる。このポ
ンピング信号Ｓ５あるいはＳ６の変化する状況によっ
て、受信側のＣＰＵ２ａ，５は相手方ＣＰＵ２ａ，５の
動作状態を監視することができる。相手方ＣＰＵ２ａ，
５からのポンピング信号Ｓ５，Ｓ６が予め定める範囲内
の周期で変化しないときは、異常と判断される。たとえ
ば監視ＣＰＵ５は制御禁止信号Ｓ３をラインＬ３を介し
て出力インターフェース２ｃに送り、アクチュエータ４
への出力を強制的に停止させたり、図示しない警告灯を
点灯させる。このように、異常発生を告知するほか、状
況と必要に応じて以後の動作を停止させるなどの動作を
実行する。
【００１１】図３は、前述のセルフチエック動作の動
作を示すフローチャートである。前述したように主制御
ＣＰＵ２ａと監視ＣＵ５判断、いずれもセルフチエック
の手順がメイルーチン内に設定されている。セルフチェ
ックの一つは、自分の出力とモニタとの比較判断であ
り、ステップＰ１１で自分の出力とモニタとの一致不一
致が調べられる。図１をあわせて参照して、たとえば主
ＣＰＵ２ａでは、出力インターフェース２ｃから導出さ
れる制御出力Ｓ４がモニタラインＬ４ａを介してフィー
ドバックされ、これとラインＬ２に導出された出力Ｓ２
とが一致しているかどうか調べられる。一致していれば
異常なしと判断され、ステップＰ１３に進み、前述のよ
うにポンピング信号Ｓ５の論理値が周期的に反転されて
相手方である監視ＣＰＵ５に送られて動作正常と判断さ
れるとともに、次の動作が実行される。モニタとの不一
致が検出されれば異常と判断され、ステップＰ１２へ移
って異常であることを示すフラグがＯＮになる。この場
合は図２図示のステップＰ３で正常でないと判断され、
ポンピング信号Ｓ６は反転しない。監視ＣＰＵ５側では
このポンピング信号Ｓ５の論理値が一定時間内に反転し
ないことにより主制御ＣＰＵ２ａの動作が異常と判断
し、所定の警告動作の実行などの次の動作に移る。
作を示すフローチャートである。前述したように主制御
ＣＰＵ２ａと監視ＣＵ５判断、いずれもセルフチエック
の手順がメイルーチン内に設定されている。セルフチェ
ックの一つは、自分の出力とモニタとの比較判断であ
り、ステップＰ１１で自分の出力とモニタとの一致不一
致が調べられる。図１をあわせて参照して、たとえば主
ＣＰＵ２ａでは、出力インターフェース２ｃから導出さ
れる制御出力Ｓ４がモニタラインＬ４ａを介してフィー
ドバックされ、これとラインＬ２に導出された出力Ｓ２
とが一致しているかどうか調べられる。一致していれば
異常なしと判断され、ステップＰ１３に進み、前述のよ
うにポンピング信号Ｓ５の論理値が周期的に反転されて
相手方である監視ＣＰＵ５に送られて動作正常と判断さ
れるとともに、次の動作が実行される。モニタとの不一
致が検出されれば異常と判断され、ステップＰ１２へ移
って異常であることを示すフラグがＯＮになる。この場
合は図２図示のステップＰ３で正常でないと判断され、
ポンピング信号Ｓ６は反転しない。監視ＣＰＵ５側では
このポンピング信号Ｓ５の論理値が一定時間内に反転し
ないことにより主制御ＣＰＵ２ａの動作が異常と判断
し、所定の警告動作の実行などの次の動作に移る。
【００１２】図４は、前述のセルフチェック動作を示
すフローチャートである。セルフチェックのもう一つ
は、当該ＣＰＵ２ａ，５が現在実行中のプログラムは所
定のルーチンを通っているかどうかの判断である。ステ
ップＳ２１で、主制御ＣＰＵ２ａあるいは監視ＣＰＵ５
は、現在実行中のプログラムは所定のルーチンを通って
いるかどうかをチェックする。これはたとえば、メイン
ルーチンの所定のステップごとにチェック用ゲートを設
け、ゲートを通過するごとに図示しないメモリに所定の
コードを書き込み、一定数ゲートを通過すれば前記コー
ドを集計して誤りがないかどうかをチエックするといっ
た方法で実行される。誤りがなければ異常なしと判断さ
れ、ステップＳ２３に進み、ポンピング信号Ｓ５，Ｓ６
の論理値を反転し、相手方ＣＰＵ２ａ，５に送るととも
に、次の動作が実行される。誤りが検出されれば異常と
判断され、ステップＰ２２へ移って異常であることを示
すフラグがＯＮになる。この場合も、図２図示のステッ
プＰ３で正常と判断されないので、ポンピング信号Ｓ
５，Ｓ６は反転しない。相手方ＣＰＵ２ａ，５ではこの
ポンピング信号Ｓ５，Ｓ６の論理値が一定時間内に反転
しないことにより動作が異常と判断し、所定の警告動作
の実行などの次の動作に移る。
すフローチャートである。セルフチェックのもう一つ
は、当該ＣＰＵ２ａ，５が現在実行中のプログラムは所
定のルーチンを通っているかどうかの判断である。ステ
ップＳ２１で、主制御ＣＰＵ２ａあるいは監視ＣＰＵ５
は、現在実行中のプログラムは所定のルーチンを通って
いるかどうかをチェックする。これはたとえば、メイン
ルーチンの所定のステップごとにチェック用ゲートを設
け、ゲートを通過するごとに図示しないメモリに所定の
コードを書き込み、一定数ゲートを通過すれば前記コー
ドを集計して誤りがないかどうかをチエックするといっ
た方法で実行される。誤りがなければ異常なしと判断さ
れ、ステップＳ２３に進み、ポンピング信号Ｓ５，Ｓ６
の論理値を反転し、相手方ＣＰＵ２ａ，５に送るととも
に、次の動作が実行される。誤りが検出されれば異常と
判断され、ステップＰ２２へ移って異常であることを示
すフラグがＯＮになる。この場合も、図２図示のステッ
プＰ３で正常と判断されないので、ポンピング信号Ｓ
５，Ｓ６は反転しない。相手方ＣＰＵ２ａ，５ではこの
ポンピング信号Ｓ５，Ｓ６の論理値が一定時間内に反転
しないことにより動作が異常と判断し、所定の警告動作
の実行などの次の動作に移る。
【００１３】このように本発明による電子制御装置１
は、主制御ＣＰＵ２ａと監視ＣＰＵ５のいずれにも、セ
ルフチェックの結果が異常であれば、相手方ＣＰＵに送
る監視信号であるポンピング信号Ｓ５，Ｓ６の論理値を
周期的に反転させないようにする。これによって当該Ｃ
ＰＵの正常異常を容易に検出可能とする。したがって先
行技術のような一方のＣＰＵのみの監視だけではなく、
主制御ＣＰＵ２ａと監視ＣＰＵ５の両方のＣＰＵの動作
が監視できるので、装置に対する信頼性がさらに向上さ
れる。
は、主制御ＣＰＵ２ａと監視ＣＰＵ５のいずれにも、セ
ルフチェックの結果が異常であれば、相手方ＣＰＵに送
る監視信号であるポンピング信号Ｓ５，Ｓ６の論理値を
周期的に反転させないようにする。これによって当該Ｃ
ＰＵの正常異常を容易に検出可能とする。したがって先
行技術のような一方のＣＰＵのみの監視だけではなく、
主制御ＣＰＵ２ａと監視ＣＰＵ５の両方のＣＰＵの動作
が監視できるので、装置に対する信頼性がさらに向上さ
れる。
【００１４】
【発明の効果】以上のように本発明に従う電子制御装置
は、主制御手段と、その動作に異常が生じているか否か
を監視する監視制御手段とを備える。前記監視制御手段
は定期的に変化する監視信号を発生させる。主制御手段
は、受信した監視信号の変化が予め定める範囲内の周期
で変化するかどうかを判別し、変化しないとき、監視制
御手段の動作が異常であると判断する。
は、主制御手段と、その動作に異常が生じているか否か
を監視する監視制御手段とを備える。前記監視制御手段
は定期的に変化する監視信号を発生させる。主制御手段
は、受信した監視信号の変化が予め定める範囲内の周期
で変化するかどうかを判別し、変化しないとき、監視制
御手段の動作が異常であると判断する。
【００１５】これによって前記監視信号が正常かどうか
が主制御手段によって検知されることとなり、主制御手
段の動作の監視制御手段による監視と相俟って、相互監
視システムが形成されることとなり、装置の信頼性が格
段に向上し、ひいては安全性の向上にも寄与すること大
なるすぐれた効果を有するものである。
が主制御手段によって検知されることとなり、主制御手
段の動作の監視制御手段による監視と相俟って、相互監
視システムが形成されることとなり、装置の信頼性が格
段に向上し、ひいては安全性の向上にも寄与すること大
なるすぐれた効果を有するものである。
【図１】本発明の一実施例の電子制御装置の電気的構成
を示すブロツク図である。
を示すブロツク図である。
【図２】図１図示の実施例の動作を示すフローチャート
である。
である。
【図３】図３図示の実施例の動作を示すフローチャート
である。
である。
【図４】図１図示の実施例の動作を示すフローチャート
である。
である。
【図５】従来の電子制御装置の電気的構成を示すブロツ
ク図である。
ク図である。
１ 電子制御装置 ２ マイクロコンピュータ ２ａ 主制御ＣＰＵ ３ センサ ４ アクチュエータ ５ 監視ＣＰＵ ７ 制御対象
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０５Ｂ 23/02 Ｃ 7618−3Ｈ
Claims (1)
- 【請求項１】 主制御手段と、 主制御手段の動作に異常が生じているか否かを監視する
監視制御手段とを備える電子制御装置において、 監視制御手段は、動作が正常であれば、定期的に変化す
る監視信号を発生し、 主制御手段は、監視制御手段からの監視信号を受信し、
監視信号が予め定める範囲内の周期で変化しないとき、
監視制御手段の動作が異常であると判断することを特徴
とする電子制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4290282A JPH0750020B2 (ja) | 1992-10-28 | 1992-10-28 | 電子制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4290282A JPH0750020B2 (ja) | 1992-10-28 | 1992-10-28 | 電子制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06138000A JPH06138000A (ja) | 1994-05-20 |
| JPH0750020B2 true JPH0750020B2 (ja) | 1995-05-31 |
Family
ID=17754134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4290282A Expired - Lifetime JPH0750020B2 (ja) | 1992-10-28 | 1992-10-28 | 電子制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750020B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3817855B2 (ja) * | 1997-08-29 | 2006-09-06 | 株式会社デンソー | 電子制御装置 |
| JP3617407B2 (ja) * | 2000-04-03 | 2005-02-02 | トヨタ自動車株式会社 | 原動機を用いた移動体の制御装置におけるｃｐｕの異常監視 |
| JP4483720B2 (ja) | 2005-06-23 | 2010-06-16 | 株式会社デンソー | 電子制御装置 |
| JP4889762B2 (ja) * | 2009-05-21 | 2012-03-07 | 三菱電機株式会社 | 車両制御装置 |
| JP5226653B2 (ja) * | 2009-12-15 | 2013-07-03 | 日立オートモティブシステムズ株式会社 | 車載制御装置 |
| JP5846078B2 (ja) * | 2012-08-24 | 2016-01-20 | 株式会社デンソー | 電子制御装置 |
| WO2020054271A1 (ja) * | 2018-09-14 | 2020-03-19 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
-
1992
- 1992-10-28 JP JP4290282A patent/JPH0750020B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06138000A (ja) | 1994-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4881227A (en) | Arrangement for monitoring a computer system having two processors in a motor vehicle | |
| JP3255693B2 (ja) | 自動車のマルチコンピュータシステム | |
| US6076172A (en) | Monitoting system for electronic control unit | |
| JPH05147477A (ja) | 自動車の制御装置 | |
| JPH0319571B2 (ja) | ||
| JPH03288942A (ja) | マイクロコンピュータにおけるプログラム暴走検出方法 | |
| JPH0750020B2 (ja) | 電子制御装置 | |
| JPH10513286A (ja) | プログラム制御回路の機能をモニタするための処理及び回路構成 | |
| JP3817855B2 (ja) | 電子制御装置 | |
| JP6563047B2 (ja) | 警報処理回路および警報処理方法 | |
| JP2768693B2 (ja) | ２台のプロセッサを有するコンピュータシステムを監視する装置 | |
| JP6443202B2 (ja) | 車両の電子制御装置 | |
| JP2002089336A (ja) | 車両用電子制御システムの故障検出装置 | |
| CN110949405B (zh) | 用于控制模块进入睡眠状态的方法和检测静态电流的方法 | |
| JP2003137045A (ja) | 車両用電子制御装置 | |
| JP3529994B2 (ja) | 照合回路 | |
| JPH10320294A (ja) | コントロールユニットおよびその異常検出方法 | |
| US20180137000A1 (en) | Method of ensuring operation of calculator | |
| JPH0991034A (ja) | 電子制御ユニット | |
| JPH06305376A (ja) | 車輌用制御装置 | |
| JP5713432B2 (ja) | 駆動ユニットの制御装置及び制御方法 | |
| JPH0726762Y2 (ja) | バス不一致発生回路 | |
| JPH07129424A (ja) | Ｅｃｃ機能回路の１ビット誤り検知通知装置 | |
| JPH04284165A (ja) | スタータ系における故障診断システム | |
| JPH02281343A (ja) | Ｃｐｕ動作の監視方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 17 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 17 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130531 Year of fee payment: 18 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130531 Year of fee payment: 18 |