JPH0748809B2 - Pedestal clamp circuit - Google Patents

Pedestal clamp circuit

Info

Publication number
JPH0748809B2
JPH0748809B2 JP62322103A JP32210387A JPH0748809B2 JP H0748809 B2 JPH0748809 B2 JP H0748809B2 JP 62322103 A JP62322103 A JP 62322103A JP 32210387 A JP32210387 A JP 32210387A JP H0748809 B2 JPH0748809 B2 JP H0748809B2
Authority
JP
Japan
Prior art keywords
signal
input
switch
clamp
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62322103A
Other languages
Japanese (ja)
Other versions
JPH01161973A (en
Inventor
明広 谷水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62322103A priority Critical patent/JPH0748809B2/en
Publication of JPH01161973A publication Critical patent/JPH01161973A/en
Publication of JPH0748809B2 publication Critical patent/JPH0748809B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は入力された映像信号を映出するデイスプレイ
装置のペデスタル・クランプ回路に関し、詳しくは、セ
パレート同期入力方式および重畳同期入力方式のいずれ
の同期信号入力方式の映像信号についても自動的に適当
なタイミングでクランプパルスを発生するペデスタル・
クランプ回路に関する。
Description: TECHNICAL FIELD The present invention relates to a pedestal clamp circuit of a display device for displaying an input video signal, and more specifically, to either a separate synchronization input method or a superposition synchronization input method. A pedestal that automatically generates a clamp pulse at an appropriate timing for the video signal of the sync signal input method.
Regarding the clamp circuit.

〔従来の技術〕[Conventional technology]

従来のパーソナルコンピユータ、業務用の機器および測
定用の機器等から出力される映像信号の同期信号の出力
形成には、映像信号と同期信号とが別のラインとして出
力されるセパレート同期入力方式と、映像信号に同期信
号を重畳した重畳同期入力方式とがある。
In the output formation of the sync signal of the video signal output from the conventional personal computer, the device for business and the device for measurement, etc., the separate sync input method in which the video signal and the sync signal are output as separate lines, There is a superposition synchronization input method in which a synchronization signal is superposed on a video signal.

このため、デイスプレイ装置には、ペデスタル・レベル
を一定の電位にそろえるため、同期信号の入力方式に応
じたペデスタル・クランプ回路が設けられており、正確
に画面を表示するためのペデスタル位置を決定するクラ
ンプ信号の発生タイミングは、デイスプレイ装置により
個々に設計されており、専用機以外の機器を接続した場
合には、正確なペデスタル・レベルでもつて映像を映出
することができない場合があつた。
For this reason, the display device is provided with a pedestal clamp circuit according to the input method of the synchronization signal in order to align the pedestal level to a constant potential, and determines the pedestal position for displaying the screen accurately. The generation timing of the clamp signal is individually designed by the display device, and when a device other than a dedicated device is connected, it may not be possible to project an image with an accurate pedestal level.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

この発明はこのような問題点を解消するためになされた
もので、同期信号の入力方式がいずれの方式であつても
自動的に適切なタイミングでもつてクランプパルスを発
生し、もつて正確なペデスタル・レベルでもつて映像を
映出することのできるペデスタル・クランプ回路を得る
ことを目的とする。
The present invention has been made to solve such a problem. Regardless of the synchronization signal input method, a clamp pulse is automatically generated at an appropriate timing, and an accurate pedestal is obtained. -The purpose is to obtain a pedestal clamp circuit that can display an image even at a level.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係るペデスタル・クランプ回路は、入力映像
信号から水平同期信号を分離する同期信号分離回路と、
この分離された水平同期信号の有無に応じたスイツチ切
換信号を発生する同期信号検出回路と、上記スイツチ切
換信号で制御され入力映像信号から水平同期信号が分離
されたときには当該水平同期信号を選択しかつ分離され
なかつたときには別途入力されるセパレート入力方式の
水平同期信号を選択して出力する第1のスイツチと、こ
のスイツチで選択された水平同期信号の同期信号のタイ
ミングおよびバツクポーチにそれぞれ同期した第1,第2
のクランプパルスを発生するクランプパルス発生回路
と、上記スイツチ切換信号で制御され入力映像信号から
水平同期信号が分離されたときには上記第2のクランプ
パルスを選択しかつ分離されなかつたときには上記第1
のクランプパルスを選択して出力する第2のスイツチ
と、このスイツチで選択されたクランプパルスが入力さ
れるクランプ回路とを備えたものである。
A pedestal clamp circuit according to the present invention includes a sync signal separation circuit for separating a horizontal sync signal from an input video signal,
A synchronizing signal detection circuit for generating a switch switching signal according to the presence or absence of the separated horizontal synchronizing signal, and a horizontal synchronizing signal selected when the horizontal synchronizing signal is separated from the input video signal controlled by the switch switching signal. And a first switch for selecting and outputting a separate input type horizontal synchronizing signal which is separately input when it is not separated, and a first switch which is synchronized with the timing and the back porch of the synchronizing signal of the horizontal synchronizing signal selected by this switch. 1, second
And a clamp pulse generating circuit for generating a clamp pulse for selecting the second clamp pulse when the horizontal synchronizing signal is separated from the input video signal by being controlled by the switch switching signal, and when not separating, the first clamp pulse is selected.
The second switch for selecting and outputting the clamp pulse and the clamp circuit to which the clamp pulse selected by the switch is input.

〔作用〕[Action]

水平同期信号分離回路は入力映像信号に水平同期信号が
重畳されているときにはこれを分離して出力する。同期
信号検出回路は分離出力される水平同期信号の有無に応
じたスイツチ切換信号を発生する。第1のスイツチは上
記切換信号に制御されて分離された水平同期信号がある
場合にはその水平同期信号を選択し、ない場合には別途
入力される水平同期信号を選択して出力する。クランプ
パルス発生回路は第1のスイツチから入力される水平同
期信号の同期信号のタイミングおよびバツクポーチに同
期した第1,第2のクランプパルスを発生する。
The horizontal sync signal separation circuit separates and outputs the horizontal sync signal when the input video signal is superimposed. The sync signal detection circuit generates a switch switching signal according to the presence / absence of the separately output horizontal sync signal. The first switch is controlled by the switching signal and selects the horizontal synchronizing signal when there is a separated horizontal synchronizing signal, and selects the horizontal synchronizing signal which is separately input when there is not and outputs it. The clamp pulse generating circuit generates first and second clamp pulses synchronized with the timing of the synchronizing signal of the horizontal synchronizing signal input from the first switch and the back porch.

第2のスイツチはスイツチ切換信号で制御され、入力映
像信号から水平同期信号を分離したときには第2のクラ
ンプパルスを選択し、分離されなかつたときには第1の
クランプパルスを選択して出力する。クランプ回路は入
力された直流分のない映像信号を第2のスイツチから入
力されるクランプパルスで直流成分の再生を行う。
The second switch is controlled by a switch switching signal. When the horizontal synchronizing signal is separated from the input video signal, the second clamp pulse is selected, and when it is not separated, the first clamp pulse is selected and output. The clamp circuit reproduces the input DC-free video signal by the clamp pulse input from the second switch.

〔発明の実施例〕Example of Invention

第1図はこの発明の一実施例の回路図で、(1)は重畳
同期入力方式の映像信号およびセパレート同期入力方式
の映像信号の入力端子、(2)はセパレート同期入力方
式の同期信号の入力端子、(3)は入力映像信号から水
平同期信号を分離する同期信号分離回路、(4)は分離
された水平同期信号を積分し、水平同期信号の有無に応
じてL,Hなる2値のスイツチ切換信号を出力する同期信
号検出回路、(5)はスイツチ切換信号によつて切換え
られる第1のスイツチ、(6)はスイツチ(5)から入
力される水平同期信号の同期信号のタイミングおよびバ
ツクポーチにそれぞれ同期した第1、第2のクランプパ
ルスを発生するクランプパルス発生回路である。
FIG. 1 is a circuit diagram of an embodiment of the present invention, in which (1) is an input terminal for a video signal of a superposition synchronous input system and a video signal of a separate synchronous input system, and (2) is a sync signal of a separate synchronous input system. Input terminal, (3) a sync signal separation circuit that separates the horizontal sync signal from the input video signal, (4) integrates the separated horizontal sync signal, and is a binary value of L and H depending on the presence or absence of the horizontal sync signal Of the sync signal detecting circuit for outputting the switch signal of the switch, (5) is a first switch which is switched by the switch signal, and (6) is the timing of the sync signal of the horizontal sync signal input from the switch (5) and It is a clamp pulse generation circuit that generates first and second clamp pulses respectively synchronized with the back porch.

(7)はクランプパルス発生回路(6)から出力される
第1、第2のクランプパルスをスイツチ切換信号によつ
て切換えられて選択出力する第2のスイツチ、(8)は
第2のスイツチ(7)で選択されたクランプパルスによ
つて入力された直流成分のない映像信号の直流成分を再
生するクランプ回路である。
(7) is a second switch that selectively outputs the first and second clamp pulses output from the clamp pulse generation circuit (6) by a switch switching signal, and (8) is a second switch ( This is a clamp circuit for reproducing the DC component of the video signal having no DC component input by the clamp pulse selected in 7).

つぎに、この実施例の重畳同期入力方式の映像信号が入
力された場合の動作を説明する。
Next, the operation when the video signal of the superposition synchronization input system of this embodiment is input will be described.

第2図はこの場合のタイミング図で、入力端子(1)か
ら第2図(a)に示す水平同期信号Hが重畳された負極
性の映像信号aが入力されると、同期信号分離回路
(3)は、第2図(b)に示す負極性の水平同期信号b
を出力する。同期信号検出回路(4)はこの水平同期信
号bを積分して第2図(c)に示すLレベルのスイツチ
切換信号cを出力する。第1のスイツチ(5)の入力端
Aは入力端子(2)に接続され、入力端Bは同期分離回
路(3)の出力端が接続されており、スイツチ切換信号
cがLレベルのときは端子B側に切換えられるので、分
離された同期信号bがクランプパルス発生回路(6)の
1Bおよび2A端子に入力される。クランプパルス発生回路
(6)はこの水平同期信号bの同期信号に同期した第1
のクランプパルスe(第2図(e)参照)を2Q端子から
出力し、水平同期信号bのバツクポーチに同期した第2
のクランプパルスd(第2図(d)参照)を1Q端子から
出力する。第2のスイツチ(7)の入力端Aには第1の
クランプパルスeが、入力端Bには第2のクランプパル
スdが入力されており、スイツチ切換信号cによりB入
力端に切換えられて第2のクランプパルスdが選択され
て出力される。クランプ回路(8)はこの第2のクラン
プパルスdによつて直流成分のない映像信号z(第2図
(z)参照)をクランプして直流成分を再生した映像信
号を出力する。
FIG. 2 is a timing chart in this case. When the negative video signal a on which the horizontal synchronizing signal H shown in FIG. 2 (a) is superimposed is input from the input terminal (1), the synchronizing signal separation circuit ( 3) is a negative horizontal synchronizing signal b shown in FIG.
Is output. The sync signal detection circuit (4) integrates the horizontal sync signal b and outputs the L level switch switching signal c shown in FIG. 2 (c). The input terminal A of the first switch (5) is connected to the input terminal (2), the input terminal B is connected to the output terminal of the sync separation circuit (3), and when the switch switching signal c is at the L level. Since it is switched to the terminal B side, the separated synchronizing signal b is supplied to the clamp pulse generating circuit (6).
Input to 1B and 2A terminals. The clamp pulse generating circuit (6) is a first pulse synchronizing with the synchronizing signal of the horizontal synchronizing signal b.
Second clamp pulse e (see FIG. 2 (e)) is output from the 2Q terminal and synchronized with the back porch of the horizontal synchronizing signal b.
The clamp pulse d (see FIG. 2 (d)) is output from the 1Q terminal. The first clamp pulse e is input to the input terminal A of the second switch (7), the second clamp pulse d is input to the input terminal B, and the input terminal A is switched to the B input terminal by the switch switching signal c. The second clamp pulse d is selected and output. The clamp circuit (8) clamps the video signal z having no DC component (see FIG. 2 (z)) by the second clamp pulse d and outputs a video signal in which the DC component is reproduced.

このように、重畳同期信号入力方式の場合には、重畳さ
れている水平同期信号Hのバツクポーチに同期した第2
のクランプパルスdで映像信号zをクランプするので、
クランプ位置が水平同期信号と重なることがなく、正確
な直流再生を行うことができる。
As described above, in the case of the superposition synchronization signal input method, the second synchronization in synchronization with the back porch of the superposed horizontal synchronization signal H is performed.
Since the video signal z is clamped by the clamp pulse d of
Accurate DC reproduction can be performed without the clamp position overlapping the horizontal synchronizing signal.

つぎにセパレート同期入力方式の場合の動作を説明す
る。
Next, the operation in the case of the separate synchronous input method will be described.

第3図はこの場合のタイミング図で、入力端子(1)か
ら第3図(a)に示す負極性の映像信号が入力され、
入力端子(2)から第3図(f)に示す水平同期信号
が入力される。同期信号分離回路(3)の出力は無いの
で、同期信号検出回路(4)から出力されるスイツチ切
換信号cのレベルは第3図(c)に示すようにHレベル
となり、第1、第2のスイツチ(5)、(7)をそれぞ
れA端子側に切換える。クランプパルス発生回路(6)
は、入力された水平同期信号の同期信号に同期した第
1のクランプパルス(第3図(h)参照)とバックポ
ーチに同期した第2のクランプパルスとを出力し、第
2のスイツチ(7)は第1のクランプパルスを選択し
てクランプ回路(8)に入力する。クランプ回路はこの
クランプパルスにより直流分を再生した映像信号を出
力する。
FIG. 3 is a timing chart in this case, in which the negative video signal shown in FIG. 3 (a) is input from the input terminal (1),
The horizontal synchronizing signal shown in FIG. 3 (f) is input from the input terminal (2). Since there is no output from the sync signal separation circuit (3), the level of the switch switching signal c output from the sync signal detection circuit (4) becomes H level as shown in FIG. Switches (5) and (7) are switched to the A terminal side, respectively. Clamp pulse generation circuit (6)
Outputs a first clamp pulse (see FIG. 3 (h)) synchronized with the synchronization signal of the input horizontal synchronization signal and a second clamp pulse synchronized with the back porch, and the second switch (7 ) Selects the first clamp pulse and inputs it to the clamp circuit (8). The clamp circuit outputs a video signal in which a DC component is reproduced by the clamp pulse.

このように、セパレート同期信号入力の場合には、セパ
レート水平同期信号に同期した第1のクランプパルスが
選択されてクランプを行うので、映像信号成分Vなどと
重なることがなく、正確な直流再生動作を行うことがで
きる。
As described above, in the case of the separate sync signal input, the first clamp pulse synchronized with the separate horizontal sync signal is selected and clamped, so that the DC signal does not overlap with the video signal component V and the like, and the accurate DC reproduction operation is performed. It can be performed.

〔発明の効果〕〔The invention's effect〕

この発明は入力された映像信号が、重畳同期入力方式で
あるか、セパレート同期入力方式であるかを弁別し、重
畳同期入力方式である場合には、水平同期信号のバツク
ポーチに同期したクランプパルスでクランプ動作を行な
わせ、セパレート同期入力方式である場合には水平同期
信号に同期したクランプパルスでクランプ動作を行なわ
せる構成としたものであるから、いずれの方式の映像信
号についても、自動的に正確な直流再生を行なわせるこ
とのできるペデスタル・クランプ回路が得られる。
The present invention discriminates whether the input video signal is the superposition synchronization input method or the separate synchronization input method, and in the case of the superposition synchronization input method, a clamp pulse synchronized with the back porch of the horizontal synchronization signal is used. The clamp operation is performed, and in the case of the separate sync input method, the clamp operation is performed with the clamp pulse synchronized with the horizontal sync signal. It is possible to obtain a pedestal clamp circuit capable of performing direct current regeneration.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例の回路図、第2図はこの実
施例の重畳同期入力方式の映像信号が入力されたときの
動作を説明するためのタイミング図、第3図は同じくセ
パレート同期入力方式の映像信号時のタイミング図であ
る。 (3)……同期信号分離回路、(4)……同期信号検出
回路、(5)……第1のスイツチ、(6)……クランプ
パルス発生回路、(7)……第2のスイツチ、(8)…
…クランプ回路。
FIG. 1 is a circuit diagram of an embodiment of the present invention, FIG. 2 is a timing chart for explaining the operation when a video signal of the superposition synchronous input system of this embodiment is input, and FIG. It is a timing diagram at the time of a video signal of a synchronous input system. (3) ... Sync signal separation circuit, (4) ... Sync signal detection circuit, (5) ... First switch, (6) ... Clamp pulse generation circuit, (7) ... Second switch, (8) ...
… Clamp circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】映像信号が入力される水平同期信号分離回
路と、分離される水平同期信号の有無に応じたスイツチ
切換信号を出力する同期信号検出回路と、上記スイツチ
切換信号によつて制御され上記分離された水平同期信号
があるときには当該分離された水平同期信号を選択しか
つ上記分離された同期信号がないときには別途入力され
るセパレート入力水平同期信号を選択する第1のスイツ
チと、このスイツチで選択された水平同期信号の同期信
号のタイミングおよびバツクポーチにそれぞれ同期した
第1,第2のクランプパルスを発生するクランプパルス発
生回路と、上記スイツチ切換信号によつて制御され上記
分離された水平同期信号があるときには上記バツクポー
チに同期した第2のクランプパルスを選択しかつないと
きには上記同期信号のタイミングに同期した第1のクラ
ンプパルスを選択して出力する第2のスイツチと、この
スイツチで選択されたクランプパルスが入力されるクラ
ンプ回路とを備えてなるペデスタル・クランプ回路。
1. A horizontal synchronizing signal separating circuit to which a video signal is input, a synchronizing signal detecting circuit which outputs a switch switching signal according to the presence or absence of the separated horizontal synchronizing signal, and a switch which is controlled by the switch signal. A first switch for selecting the separated horizontal synchronizing signal when there is the separated horizontal synchronizing signal, and selecting a separate input horizontal synchronizing signal which is separately input when there is no separated synchronizing signal; Clamp pulse generation circuit for generating the first and second clamp pulses respectively synchronized with the timing of the synchronizing signal of the horizontal synchronizing signal selected in step 1 and the back porch, and the separated horizontal synchronizing circuit controlled by the switch switching signal. When there is a signal, the second clamp pulse synchronized with the back porch is selected. First second switch and the pedestal clamp circuit clamps the pulse selected by the switch is provided with a clamp circuit to be input for selecting and outputting a clamp pulse coincident with the timing of the.
JP62322103A 1987-12-17 1987-12-17 Pedestal clamp circuit Expired - Fee Related JPH0748809B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62322103A JPH0748809B2 (en) 1987-12-17 1987-12-17 Pedestal clamp circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62322103A JPH0748809B2 (en) 1987-12-17 1987-12-17 Pedestal clamp circuit

Publications (2)

Publication Number Publication Date
JPH01161973A JPH01161973A (en) 1989-06-26
JPH0748809B2 true JPH0748809B2 (en) 1995-05-24

Family

ID=18139947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62322103A Expired - Fee Related JPH0748809B2 (en) 1987-12-17 1987-12-17 Pedestal clamp circuit

Country Status (1)

Country Link
JP (1) JPH0748809B2 (en)

Also Published As

Publication number Publication date
JPH01161973A (en) 1989-06-26

Similar Documents

Publication Publication Date Title
JPH0748809B2 (en) Pedestal clamp circuit
JP3710893B2 (en) Clock generation circuit
JP2592868B2 (en) Line-sequential information signal processing device
JP2785339B2 (en) Clamp circuit
JP2528948B2 (en) Video signal clamp circuit
JP2805762B2 (en) Synchronous signal separation device
JP2925271B2 (en) Synchronous signal separation device
JPH0657052B2 (en) Sync signal remover
JPH03151769A (en) Clamp pulse generating circuit
JP3344871B2 (en) Video signal processing device
JPH03261995A (en) Display control system
JPS6281176A (en) Synchronization control circuit
JPH0426280A (en) Video signal processing circuit
KR960006531B1 (en) Character display apparatus of image signal treating system
JP2775801B2 (en) Video signal processing circuit
JPS62248396A (en) Simultaneous circuit for line sequential color difference signal
JPH08149338A (en) Video signal processor
JPH027790A (en) Video signal processing circuit
JPS59186477A (en) Image pickup system
JPH0537815A (en) Video signal level monitoring circuit
JPS61296826A (en) Signal noise eliminating device
JPH0542871B2 (en)
JPH0252588A (en) Video signal processing circuit
JPH07154636A (en) Video equipment
JPH09247491A (en) Color frame variable synchronization and connection method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees