JPH0748543B2 - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPH0748543B2 JPH0748543B2 JP16978890A JP16978890A JPH0748543B2 JP H0748543 B2 JPH0748543 B2 JP H0748543B2 JP 16978890 A JP16978890 A JP 16978890A JP 16978890 A JP16978890 A JP 16978890A JP H0748543 B2 JPH0748543 B2 JP H0748543B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- hybrid integrated
- integrated circuit
- manufacturing
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は絶縁金属基板を使用する混成集積回路の製造方
法に関し、詳細には、安全規格等によって単一の絶縁金
属基板上に実装することが許されず、またそれぞれの絶
縁金属基板に所定の絶縁距離が要求される混成集積回路
の製造方法に関する。
法に関し、詳細には、安全規格等によって単一の絶縁金
属基板上に実装することが許されず、またそれぞれの絶
縁金属基板に所定の絶縁距離が要求される混成集積回路
の製造方法に関する。
（ロ）従来の技術 第５図はフライバック方式のスイッチング電源回路を示
す。
す。
図示するスイッチング電源回路は１次巻線と２次巻線が
逆極性であって、入力VINと出力VOUTを絶縁するトラン
スＴ、入力VINからトランスＴに流れる電流を制御する
スイッチング・トランジスタあるいはパワーMOSFET等の
スイッチング素子Ｑ、数十KHzの一定周波数であって、
帰還信号によりデューティが変更されるパルスをスイッ
チング素子Ｑの制御電極に出力するPWM回路（60）、ト
ランスＴのリーケージ・インダクタンスに蓄積されるエ
ネルギーを放出するためのスナバ回路（66）、スイッチ
ング素子Ｑの電流をモニタして過電流保護を行う電流検
出器（64）、電流回路の熱暴走を防止する温度検出器
（62）、トランスＴの出力電圧を整流平滑するそれぞれ
ダイオードD3、コンデンサC2、出力VOUTの定電圧制御お
よび過電圧制御を行う電圧検出器（68）、この電圧検出
器（68）の出力を絶縁帰還するホトカプラ（70）等から
構成される。
逆極性であって、入力VINと出力VOUTを絶縁するトラン
スＴ、入力VINからトランスＴに流れる電流を制御する
スイッチング・トランジスタあるいはパワーMOSFET等の
スイッチング素子Ｑ、数十KHzの一定周波数であって、
帰還信号によりデューティが変更されるパルスをスイッ
チング素子Ｑの制御電極に出力するPWM回路（60）、ト
ランスＴのリーケージ・インダクタンスに蓄積されるエ
ネルギーを放出するためのスナバ回路（66）、スイッチ
ング素子Ｑの電流をモニタして過電流保護を行う電流検
出器（64）、電流回路の熱暴走を防止する温度検出器
（62）、トランスＴの出力電圧を整流平滑するそれぞれ
ダイオードD3、コンデンサC2、出力VOUTの定電圧制御お
よび過電圧制御を行う電圧検出器（68）、この電圧検出
器（68）の出力を絶縁帰還するホトカプラ（70）等から
構成される。
次に、上記構成されるスイッチング電源回路の動作を説
明する。
明する。
PWM回路（60）の出力パルスがハイレベルとなってスイ
ッチング素子Ｑがオンすると、入力VIN−トランスＴの
一次巻線−スイッチング素子Ｑの閉回路が形成されてト
ランスＴの１次巻線に１次関数的に増加する電流が流れ
る。このとき、トランスＴの２次巻線出力はダイオード
D3により阻止されるためトランスＴを介する電力の伝達
は行われず、１次巻線へ供給されたエネルギーは全てト
ランスＴ内に蓄積される。そして、PWM回路（60）の出
力パルスがローレベルとなってスイッチング素子Ｑがオ
フすると、１次巻線に逆起電力が発生し、この逆起電力
に基づく２次巻線出力がダイオードD3を介してコンデン
サC2に充電され出力VOUTとなる。
ッチング素子Ｑがオンすると、入力VIN−トランスＴの
一次巻線−スイッチング素子Ｑの閉回路が形成されてト
ランスＴの１次巻線に１次関数的に増加する電流が流れ
る。このとき、トランスＴの２次巻線出力はダイオード
D3により阻止されるためトランスＴを介する電力の伝達
は行われず、１次巻線へ供給されたエネルギーは全てト
ランスＴ内に蓄積される。そして、PWM回路（60）の出
力パルスがローレベルとなってスイッチング素子Ｑがオ
フすると、１次巻線に逆起電力が発生し、この逆起電力
に基づく２次巻線出力がダイオードD3を介してコンデン
サC2に充電され出力VOUTとなる。
上記の動作を行うスイッチング電源回路は高効率である
ため比較的小容量のものではセラミックス等の絶縁基板
上に混成集積回路化することも可能であり、小型、軽量
化が要求される昨今の電気機器の電源装置として好適で
ある。しかしながら、セラミックス等の絶縁基板は概ね
熱伝導能が低いため、発熱量が大きい大容量のスイッチ
ング電源回路を混成集積回路化することができない問題
を有している。
ため比較的小容量のものではセラミックス等の絶縁基板
上に混成集積回路化することも可能であり、小型、軽量
化が要求される昨今の電気機器の電源装置として好適で
ある。しかしながら、セラミックス等の絶縁基板は概ね
熱伝導能が低いため、発熱量が大きい大容量のスイッチ
ング電源回路を混成集積回路化することができない問題
を有している。
（ハ）発明が解決しようとする課題 これに対して、基板として絶縁金属基板を使用してスイ
ッチング電源回路を混成集積回路化する場合には放熱の
問題は解決されるものの、安全規格によりスイッチング
電源回路の１次側回路と２次側回路を単一の金属基板上
に形成してはならないとされているため製造工程が煩雑
になる問題を有する。しかも、独立の絶縁金属基板を使
用する場合にはそれぞれの絶縁金属基板から導出される
リードのピッチを整合させることが困難である。さらに
は、外部接続のためのリード数が増加する問題も有す
る。
ッチング電源回路を混成集積回路化する場合には放熱の
問題は解決されるものの、安全規格によりスイッチング
電源回路の１次側回路と２次側回路を単一の金属基板上
に形成してはならないとされているため製造工程が煩雑
になる問題を有する。しかも、独立の絶縁金属基板を使
用する場合にはそれぞれの絶縁金属基板から導出される
リードのピッチを整合させることが困難である。さらに
は、外部接続のためのリード数が増加する問題も有す
る。
従って、本発明は独立の絶縁金属基板上に実現しなけれ
ばならない例えばスイッチング電源装置の混成集積回路
化に際し、その回路パターン形成工程、素子実装工程等
を単一の基板を使用するものと同等に簡素化することが
できる混成集積回路の製造方法を提供することにある。
ばならない例えばスイッチング電源装置の混成集積回路
化に際し、その回路パターン形成工程、素子実装工程等
を単一の基板を使用するものと同等に簡素化することが
できる混成集積回路の製造方法を提供することにある。
（ニ）課題を解決するための手段 本発明は斯る課題に鑑みなされたものであって、絶縁金
属基板上の捨孔により分割されるそれぞれの領域に絶縁
配置されるべき第１の回路と第２の回路を混成集積回路
化した後、捨孔のサイドのブリッジを除去して独立の混
成集積回路基板とすることを特徴とするものである。
属基板上の捨孔により分割されるそれぞれの領域に絶縁
配置されるべき第１の回路と第２の回路を混成集積回路
化した後、捨孔のサイドのブリッジを除去して独立の混
成集積回路基板とすることを特徴とするものである。
（ホ）作用 略中央部に矩形の捨孔を形成した単一の絶縁金属基板に
混成集積回路を形成するため、回路パターン形成工程、
素子実装工程等が単一の基板を使用するものと同等に簡
素化される。また、リードの固着後に独立の混成集積回
路基板に分離されるためそれぞれのリードのピッチを精
度良く設定することができる。
混成集積回路を形成するため、回路パターン形成工程、
素子実装工程等が単一の基板を使用するものと同等に簡
素化される。また、リードの固着後に独立の混成集積回
路基板に分離されるためそれぞれのリードのピッチを精
度良く設定することができる。
（ヘ）実施例 初めに、本発明の混成集積回路の製造方法を適用したス
イッチング電源装置の外形並びに構造の概要を第４図を
参照して説明する。なお、本発明は任意のコンバータ型
スイッチング電源回路の混成集積回路化に適用できるば
かりか、独立の絶縁金属基板に形成することが要求され
る任意の混成集積回路の製造に適用することができるた
め回路構成の説明は省略する。
イッチング電源装置の外形並びに構造の概要を第４図を
参照して説明する。なお、本発明は任意のコンバータ型
スイッチング電源回路の混成集積回路化に適用できるば
かりか、独立の絶縁金属基板に形成することが要求され
る任意の混成集積回路の製造に適用することができるた
め回路構成の説明は省略する。
第４図を参照すると、本発明によって実現されるスイッ
チング電源装置は絶縁トランス（外部接続されるため図
示されない）により分離される１次側および２次側回路
をそれぞれに実装した２枚の混成集積回路基板（20）
（20）、２枚の混成集積回路基板（20）（20）のそれぞ
れの一周辺端から導出されるリード（56）（58）、２枚
の混成集積回路基板（20）（20）を結合するホトカプラ
（50）および枠形状のケーシング（10）で示されてい
る。
チング電源装置は絶縁トランス（外部接続されるため図
示されない）により分離される１次側および２次側回路
をそれぞれに実装した２枚の混成集積回路基板（20）
（20）、２枚の混成集積回路基板（20）（20）のそれぞ
れの一周辺端から導出されるリード（56）（58）、２枚
の混成集積回路基板（20）（20）を結合するホトカプラ
（50）および枠形状のケーシング（10）で示されてい
る。
２枚の混成集積回路基板（20）（20）は同一平面上に所
定間隔離間配置され、その周辺端はケーシング（10）の
段部に接着シート等を使用して固着される。混成集積回
路基板（20）（20）に実装されるスイッチング電源回路
の１次側および２次側回路は混成集積回路基板（20）
（20）とケーシング（10）により形成される独立の封止
空間にそれぞれ配置され、それら回路とトランスとの結
合はリード（56）（58）を介して行われる。また、２次
側回路から１次側回路への電圧並びに過電圧信号の帰還
はホトカプラ（50）により行われる。なお、このホトカ
プラ（50）が配置される露出領域は図示しないカバーに
より封止される。
定間隔離間配置され、その周辺端はケーシング（10）の
段部に接着シート等を使用して固着される。混成集積回
路基板（20）（20）に実装されるスイッチング電源回路
の１次側および２次側回路は混成集積回路基板（20）
（20）とケーシング（10）により形成される独立の封止
空間にそれぞれ配置され、それら回路とトランスとの結
合はリード（56）（58）を介して行われる。また、２次
側回路から１次側回路への電圧並びに過電圧信号の帰還
はホトカプラ（50）により行われる。なお、このホトカ
プラ（50）が配置される露出領域は図示しないカバーに
より封止される。
次に、一実施例の製造工程により本発明の混成集積回路
の製造方法を説明する。
の製造方法を説明する。
第１図Ａは回路部品を実装して混成集積回路基板とする
直前の回路基板の平面図を示す。なお、第１図Ｂはその
Ｉ−Ｉ線断面図である。
直前の回路基板の平面図を示す。なお、第１図Ｂはその
Ｉ−Ｉ線断面図である。
金属基板（20）にはアルミニウム等の厚さ0.5mm〜3mmの
金属基板が使用され、第１図（Ａ）に図示されるよう
に、その中央部に矩形の捨孔（24）と共に矩形にプレス
打ち抜きされる。
金属基板が使用され、第１図（Ａ）に図示されるよう
に、その中央部に矩形の捨孔（24）と共に矩形にプレス
打ち抜きされる。
アルミニウムが使用される場合にはこの後陽極酸化処理
により酸化膜が形成され、厚さ18μｍ〜35μｍの銅箔と
厚さ約35μｍのポリイミド系あるいはエポキシ系の絶縁
樹脂層（26）の積層体が貼着される。そしてこの銅箔を
所定の形状にエッチングして回路パターン（28）、外部
リードのためのパッド（30）（32）、ホトカプラ（50）
のためのパッド（34）、可変抵抗素子のためのパッド
（36）等が形成される。なお、このパッド（36）に接続
される可変抵抗素子は定電圧制御のためのレベル設定、
過電圧検出レベル設定、あるいは過電流検出レベル設定
のために使用される。
により酸化膜が形成され、厚さ18μｍ〜35μｍの銅箔と
厚さ約35μｍのポリイミド系あるいはエポキシ系の絶縁
樹脂層（26）の積層体が貼着される。そしてこの銅箔を
所定の形状にエッチングして回路パターン（28）、外部
リードのためのパッド（30）（32）、ホトカプラ（50）
のためのパッド（34）、可変抵抗素子のためのパッド
（36）等が形成される。なお、このパッド（36）に接続
される可変抵抗素子は定電圧制御のためのレベル設定、
過電圧検出レベル設定、あるいは過電流検出レベル設定
のために使用される。
第２図を参照すると、上記のようにして完成された回路
基板にスイッチング電源回路を構成するスイッチング素
子（40）、PWM回路（42）、過電流検出回路（44）、ダ
イオード（46）、過電圧検出回路（48）等の集積回路、
あるいは抵抗、コンデンサ等の素子がチップ形状で表面
実装され、パッド（34）に矩形の捨孔（24）を跨ぐよう
にホトカプラ（50）が表面実装される。また、パッド
（30）（32）にリード（56）（58）が半田固着される。
さらにはワイヤボンディングにより所定の電極と回路パ
ターンとが接続される。
基板にスイッチング電源回路を構成するスイッチング素
子（40）、PWM回路（42）、過電流検出回路（44）、ダ
イオード（46）、過電圧検出回路（48）等の集積回路、
あるいは抵抗、コンデンサ等の素子がチップ形状で表面
実装され、パッド（34）に矩形の捨孔（24）を跨ぐよう
にホトカプラ（50）が表面実装される。また、パッド
（30）（32）にリード（56）（58）が半田固着される。
さらにはワイヤボンディングにより所定の電極と回路パ
ターンとが接続される。
実施例によれば、スイッチング電源回路の１次側および
２次側回路を実装する混成集積回路基板（20（20）が捨
孔（24）のサイドのブリッジ（22）により機械的に結合
されて一体形状であるため、上記した回路素子実装工
程、および前記した回路パターンエッチング工程は単一
の基板の処理と同等に行われる。のみならず、後の工程
において分離される混成集積回路基板（20（20）のそれ
ぞれのパッド（30）（32）、（34）のピッチを精度良く
形成できるため、リード（56）（58）の固着を単一のリ
ードフレームにより行うことが可能になり、またホトカ
プラ（50）の固着が容易となる。
２次側回路を実装する混成集積回路基板（20（20）が捨
孔（24）のサイドのブリッジ（22）により機械的に結合
されて一体形状であるため、上記した回路素子実装工
程、および前記した回路パターンエッチング工程は単一
の基板の処理と同等に行われる。のみならず、後の工程
において分離される混成集積回路基板（20（20）のそれ
ぞれのパッド（30）（32）、（34）のピッチを精度良く
形成できるため、リード（56）（58）の固着を単一のリ
ードフレームにより行うことが可能になり、またホトカ
プラ（50）の固着が容易となる。
次いで、素子実装およびリード（56）（58）の固着が完
了した混成集積回路基板（20（20）の捨孔の左右の回路
基板を接続しているブリッジ（22）をプレス打ち抜きに
より除去し、リードフレーム（54）をプレス打ち抜きに
より除去して、ホトカプラ（50）のみにより結合された
２枚の混成集積回路基板として完成する（第３図参
照）。なお、２枚の混成集積回路基板（20）（20）の間
隔はホトカプラ（50）の固着により固定されるため、後
の工程においても安全規格等により定められる基板間隔
が保証される。
了した混成集積回路基板（20（20）の捨孔の左右の回路
基板を接続しているブリッジ（22）をプレス打ち抜きに
より除去し、リードフレーム（54）をプレス打ち抜きに
より除去して、ホトカプラ（50）のみにより結合された
２枚の混成集積回路基板として完成する（第３図参
照）。なお、２枚の混成集積回路基板（20）（20）の間
隔はホトカプラ（50）の固着により固定されるため、後
の工程においても安全規格等により定められる基板間隔
が保証される。
（ト）発明の効果 以上述べたように本発明によれば、 （１）絶縁金属基板を使用するための放熱特性が良好で
あり、大容量のスイッチング電源装置等の製造に対応で
きる。
あり、大容量のスイッチング電源装置等の製造に対応で
きる。
（２）単一の絶縁金属基板に対してエッチング、素子実
装が行われるため製造工程が簡素化される。
装が行われるため製造工程が簡素化される。
（３）各種パッドが同時に形成されるため、２枚の絶縁
金属基板間に接続される、例えばホトカプラ等の素子の
固着が容易である。また、それぞれの絶縁金属基板から
導出されるリードを単一のリードフレームから形成する
ことができる。
金属基板間に接続される、例えばホトカプラ等の素子の
固着が容易である。また、それぞれの絶縁金属基板から
導出されるリードを単一のリードフレームから形成する
ことができる。
第１図乃至第４図は本発明の一実施例を説明する図であ
って、第１図Ａは実施例において使用される回路基板の
平面図、第１図ＢはそのＩ−Ｉ線断面図、第２図Ａは回
路基板に回路素子を実装した混成集積回路基板の平面
図、第２図ＢはそのＩ−Ｉ線断面図、第３図は完成混成
集積回路基板の平面図、第４図は完成混成集積回路装置
の斜視図、第５図は一般的なスイッチング電源回路の回
路図。 （10）…ケーシング、（20）…混成集積回路基板、（2
2）…ブリッジ、（24）…捨孔、（26）…絶縁樹脂層、
（28）…回路パターン、（30）（32）…リード用パッ
ド、（34）…ホトカプラ用パッド、（50）…ホトカプ
ラ、（56）（58）…リード。
って、第１図Ａは実施例において使用される回路基板の
平面図、第１図ＢはそのＩ−Ｉ線断面図、第２図Ａは回
路基板に回路素子を実装した混成集積回路基板の平面
図、第２図ＢはそのＩ−Ｉ線断面図、第３図は完成混成
集積回路基板の平面図、第４図は完成混成集積回路装置
の斜視図、第５図は一般的なスイッチング電源回路の回
路図。 （10）…ケーシング、（20）…混成集積回路基板、（2
2）…ブリッジ、（24）…捨孔、（26）…絶縁樹脂層、
（28）…回路パターン、（30）（32）…リード用パッ
ド、（34）…ホトカプラ用パッド、（50）…ホトカプ
ラ、（56）（58）…リード。
Claims (3)
- 【請求項１】略中央部に矩形の捨孔を形成した絶縁金属
基板の捨孔により分割されるそれぞれの平面に回路パタ
ーンを形成するステップ、 前記回路パターン上に、絶縁配置されるべき第１の回路
と第２の回路等を集積回路化してそれぞれに実装するス
テップ、 第１および第２の回路から導出される外部リードを単一
のリードフレームにより固着するステップ、 絶縁金属基板の捨孔のサイドのブリッジを除去するステ
ップ、 分離されたそれぞれの絶縁金属基板の周辺端をケーシン
グに固着するステップからなる混成集積回路の製造方
法。 - 【請求項２】前記矩形の捨孔の幅が所要の絶縁規格を満
たす大きさに設定される事を特徴とする請求項１記載の
混成集積回路の製造方法。 - 【請求項３】前記第１および第２の回路がスイッチング
電源回路の１次側回路および２次側回路であって、第１
の回路と第２の回路を絶縁結合するホトカプラが捨孔を
跨いで固着されることを特徴とする請求項１記載の混成
集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16978890A JPH0748543B2 (ja) | 1990-06-29 | 1990-06-29 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16978890A JPH0748543B2 (ja) | 1990-06-29 | 1990-06-29 | 混成集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0461263A JPH0461263A (ja) | 1992-02-27 |
| JPH0748543B2 true JPH0748543B2 (ja) | 1995-05-24 |
Family
ID=15892890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16978890A Expired - Lifetime JPH0748543B2 (ja) | 1990-06-29 | 1990-06-29 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748543B2 (ja) |
-
1990
- 1990-06-29 JP JP16978890A patent/JPH0748543B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0461263A (ja) | 1992-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5959846A (en) | Modular surface mount circuit device and a manufacturing method thereof | |
| EP2485225B1 (en) | Electronic unit | |
| JP2009043820A (ja) | 高効率モジュール | |
| JP2004055756A (ja) | 混成集積回路装置 | |
| US20200220474A1 (en) | Power supply module and manufacture method for same | |
| US10660193B2 (en) | Multilayer substrate | |
| JPH0469060A (ja) | スイッチング電源装置 | |
| JPH072014B2 (ja) | スイッチング電源装置 | |
| JPH072013B2 (ja) | スイッチング電源装置 | |
| JPH0748543B2 (ja) | 混成集積回路の製造方法 | |
| JP2810452B2 (ja) | スイッチング電源装置 | |
| JPH072012B2 (ja) | スイッチング電源装置 | |
| EP0851439B1 (en) | Modular surface mount circuit device and a manufacturing method thereof | |
| JP2020010435A (ja) | 電力変換装置 | |
| JPH06276737A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2015208200A (ja) | 電源装置 | |
| JPH0469061A (ja) | スイッチング電源装置 | |
| JP2011054625A (ja) | 回路装置 | |
| JP2810448B2 (ja) | スイッチング電源装置 | |
| JP2010147171A (ja) | 電子回路装置 | |
| JP4370613B2 (ja) | 多層ハイブリッド回路 | |
| JP7081476B2 (ja) | 回路基板構成体 | |
| WO2020262086A1 (ja) | 電子部品リールセット、電子部品モジュールおよび電気回路 | |
| JPH01157266A (ja) | スイッチングレギュレータ | |
| JPH0766361A (ja) | 電源装置 |