JPH0746593A - 高能率符号化装置 - Google Patents

Abstract

(57)【要約】 【目的】 入力部でフィールドメモリの記憶領域内に書
き込み禁止領域を指定できるようにすることで、これに
よって受信側のテレビジョンモニタ等に静止画像と動画
像を簡単な構成でリアルタイムで表示することができる
ようにする。 【構成】 入力映像画像データを圧縮して伝送するコー
デックにおいて、圧縮過程に用いられるフィールドメモ
リ２及び８の所望の領域を指定する指定部２８と、これ
らのメモリ２及び８にアドレスを与える水平アドレス発
生回路２５、垂直アドレス発生回路２６と、これらから
のアドレス及び指定部２８からのアドレスデータを比較
するコンパレータ２７と、この比較結果に基いてメモリ
２及び８の指定領域に対する書き込みを禁止するライト
コントロールパルスを発生するためのアンド回路２９と
を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばテレビ会議シス
テム等に用いられるコーデック（コーダ及びデコーダ、
或いはコンプレッサ及びデ・コンプレッサ）に適用して
好適な高能率符号化装置に関する。

【０００２】

【従来の技術】従来、例えばテレビ会議システム等にお
いてはコーデック（ビデオコーデックともいう）と称さ
れる装置が提案されている。このコーデックは、画像デ
ータを伝送または記録する際に符号化して圧縮するため
のものであり、この画像データの符号化は、１９９０年
１２月に国際電気通信連合（ＩＴＵ）の傘下である国際
電信電話諮問委員会（ＣＣＩＴＴ）によって成立に至っ
た映像ＣＯＤＥＣ（コーダ、デコーダ）勧告Ｈ．２６１
により標準化されている。

【０００３】動画像符号化が適用されるのは、信号源と
して標準テレビジョンやハイディフィニッション（Ｈ
Ｄ）テレビジョンを用い、遠隔地への信号伝送を伴う用
途として例えば放送、通信等、また、ローカルな信号処
理の用途として蓄積等の分野にわたっている。

【０００４】この勧告Ｈ．２６１による映像フォーマッ
トとして、地域（全世界）によるテレビジョン方式の違
いを解決し、ＣＯＤＥＣ間で通信を行うことのできる共
通の中間フォーマット（ＣＩＦ：Ｃｏｍｍｏｎ Ｉｎｔ
ｅｒｍｅｄｉａｔｅ Ｆｏｒｍａｔ）があげられる。こ
のＣＩＦによる画像の解像度は、横３５２、縦２８８ド
ットである。

【０００５】さて、一般にコーデックの符号化部は、入
力ビデオデータを符号器で符号化し、これを多重化符号
化し、更にこのデータを送信バッファに一旦蓄えた後、
伝送符号器で符号化し、符号化したビット列として送信
し、復号化部は伝送された符号化されたビット列のビデ
オデータを伝送復号器で復号し、これを一旦受信バッフ
ァに蓄えた後、多重化復号化し、更にこのデータを復号
して元のビデオ信号を得る。

【０００６】このように膨大な画像データを伝送する場
合においては、伝送時に符号化して圧縮し、受信時に符
号化されて圧縮された画像データを復号するようにして
いる。従って、コーデックは画像の伝送のみならず、例
えばＶＴＲにおいて画像データを記録するときにも用い
ることができる。

【０００７】特に、近年急速に進歩したハイディフィニ
ッションテレビジョンの方式の画像データは標準のテレ
ビジョン方式のそれとは異なり、膨大なデータ量となる
ので、当然記録時に符号化して圧縮し、再生時に復号化
して元の画像データを得るようにすることは記録コスト
を大幅にダウンさせるためにも必須の課題となってい
る。

【０００８】動画像コーデックの場合は、上述した勧告
Ｈ．２６１で標準化されている部分の符号化部の前段に
ビデオプリプロセッサと称する回路を接続している。

【０００９】このビデオプリプロセッサは、一般にライ
ン補間回路並びにテンポラルフィルタ及び動き適応型空
間フィルタからなるフィルタ装置で構成され、ライン補
間回路は２４０ラインの画像データ（ＮＴＳＣ方式）を
２８８ラインの画像データ（ＣＩＦ）にするために５ラ
イン毎に１ライン分の画像データをリピートし、テンポ
ラルフィルタは画像圧縮の際の事前処理としての圧縮効
率向上のための１時巡回型フィルタとして動作し、動き
適応型空間フィルタは伝送後の画像を例えばテレビジョ
ンモニタ等に映出したときに、滑らかな動きとなるよう
にフィルタリングするものである。

【００１０】ところで、テレビ会議システムにおいて一
般的な送出素材としては、ビデオカメラで撮像して得た
会議出席者等の動画像の他、同様にビデオカメラでグラ
フや表等の会議資料を撮像して得た静止画像がある。
尚、コンピュータやＶＴＲ等で直接動画像や静止画像を
送出する場合もあり得る。

【００１１】このように動画像と静止画像を混在させて
相手先に送出するため、従来では、例えば２台のビデオ
カメラで動画像と、静止画像を得、これらを時分割的に
切り換えるようにしていた。例えば静止画像を送出する
場合、上述した符号化部の前に（或いは、ビデオデータ
処理部と符号化部との間に）バッファメモリを設け、バ
ッファメモリに送出すべき静止画像のデータを蓄積した
後に符号化部に転送するようにしていた。

【００１２】つまり、静止画像を送出しているときに
は、静止画像を撮像しているビデオカメラを用い、動画
像を送出するときには、動画像を撮像しているビデオカ
メラに切り換えるようにしていた。従って、受信側では
動画像と静止画像が交互に送出されることになる。

【００１３】

【発明が解決しようとする課題】上述したように、従来
のテレビ会議システム等のコーデックを用いた各種シス
テムにおいては、静止画像と動画像を同時に送出するこ
とができないので、送出先に静止画像と動画像を同時に
送出したり、或いは伝送している動画像の一部を静止画
像にして送出し、例えばテレビジョンモニタの管面上で
静止画像及び動画像を同時に見る等、受信側で静止画像
及び動画像を同時に見ることができるシステムが望まれ
ていた。

【００１４】本発明はこのような点を考慮してなされた
もので、静止画像と動画像を同時に送出することのでき
る高能率符号化装置を提案しようとするものである。

【００１５】

【課題を解決するための手段】本発明は、入力ビデオ信
号を圧縮して伝送する高能率符号化装置において、圧縮
過程に用いられるメモリの所望の領域を指定する指定手
段２８と、このメモリにアドレスを与えるアドレス発生
手段２５、２６と、このアドレス発生手段２５、２６か
らのアドレス及び指定手段２８からの指定領域情報とを
比較する比較手段２７と、この比較手段２７の比較結果
に基いてメモリの指定領域に対する書き込みを禁止する
指定領域書き込み禁止手段２９とを有するものである。

【００１６】更に本発明は上述において、メモリを入力
ビデオ信号の内、奇数フィールドのビデオ信号を記憶す
る第１のメモリ２と、入力ビデオ信号の内、偶数フィー
ルドのビデオ信号を記憶する第２のメモリ８とで構成す
ると共に、係数を発生する係数発生手段１０と、第１の
メモリ２から読み出された奇数フィールドのビデオ信号
と係数発生手段１０からの係数を乗算する第１の乗算手
段９と、第２のメモリ８から読み出された偶数フィール
ドのビデオ信号と係数発生手段１０からの係数を乗算す
る第２の乗算手段１３と、第１の乗算手段９及び第２の
乗算手段１３の出力を混合する混合手段１１とを設け、
入力ビデオ信号を第１及び第２のメモリ２及び８に記憶
する際に、指定領域書き込み禁止手段２９で禁止されて
いる指定領域に対する書き込みを行わないようにしたも
のである。

【００１７】更に本発明は上述において、メモリ２３を
少なくとも入力ビデオ信号を１フレーム分記憶できる容
量にすると共に、指定領域書き込み禁止手段２９からの
制御情報に基いて係数を発生する係数発生手段１９と、
この係数発生手段１９からの係数を反転させる反転手段
２０と、この反転手段２０からの反転された係数とメモ
リ２３から読み出されたビデオ信号とを乗算する乗算手
段２１と、入力ビデオ信号及び乗算手段２１からの出力
を混合する混合手段２２とを設け、指定領域書き込み禁
止手段２９からの制御情報によって入力ビデオ信号の出
力、或いはメモリから読み出したビデオ信号を出力する
ようにしたものである。

【００１８】更に本発明は上述において、メモリ２３を
少なくとも入力ビデオ信号を１フレーム分記憶できる容
量にすると共に、指定領域書き込み禁止手段２９からの
制御情報に基いて係数を発生する係数発生手段１９と、
入力ビデオ信号と係数発生手段１９からの係数を乗算す
る第１の乗算手段１６と、係数発生手段１９からの係数
を反転させる反転手段２０と、この反転手段２０からの
反転された係数とメモリ２３から読み出されたビデオ信
号とを乗算する第２の乗算手段２１と、第１及び第２の
乗算手段１６及び２１からの出力を混合する混合手段２
２とを設け、指定領域書き込み禁止手段２９からの制御
情報によって入力ビデオ信号の出力、或いはメモリ２３
から読み出したビデオ信号を出力するようにしたもので
ある。

【００１９】更に本発明は例えば図６に示すように、上
述において、係数発生手段１９をメモリで構成すると共
に、上記指定領域書き込み禁止手段２９からの制御情報
を記憶した係数をアクセスするためのアドレスの一部に
割り当てるようにしたものである。

【００２０】

【作用】上述せる本発明の構成によれば、圧縮過程に用
いられるメモリの所望の領域を指定手段２８で指定し、
アドレス発生手段２５、２６によってメモリにアドレス
を与え、このアドレス発生手段２５、２６からのアドレ
ス及び指定手段２８からの指定領域情報とを比較手段２
７で比較し、この比較手段２７の比較結果に基いて指定
領域書き込み禁止手段２９でメモリの指定領域に対する
書き込みを禁止する。

【００２１】更に上述において本発明の構成によれば、
奇数フィールドのビデオ信号を第１のメモリ２に記憶
し、偶数フィールドのビデオ信号を第２のメモリ８に記
憶し、係数発生手段１０で係数を発生し、第１のメモリ
２から読み出された奇数フィールドのビデオ信号と係数
発生手段１０からの係数を第１の乗算手段９で乗算し、
第２のメモリ８から読み出された偶数フィールドのビデ
オ信号と係数発生手段１０からの係数を第２の乗算手段
１３で乗算し、第１の乗算手段９及び第２の乗算手段１
３の出力を混合手段１１で混合し、入力ビデオ信号を第
１及び第２のメモリ２及び８に記憶する際に、指定領域
書き込み禁止手段２９で禁止されている指定領域に対す
る書き込みを行わないようにする。

【００２２】更に上述において本発明の構成によれば、
指定領域書き込み禁止手段２９からの制御情報に基いて
係数発生手段１９で係数を発生し、この係数発生手段１
９からの係数を反転手段２０で反転し、この反転手段２
０からの反転された係数とメモリ２３から読み出された
ビデオ信号とを乗算手段２１で乗算し、入力ビデオ信号
及び乗算手段２１からの出力を混合手段２２で混合し、
指定領域書き込み禁止手段２９からの制御情報によって
入力ビデオ信号の出力、或いはメモリから読み出したビ
デオ信号を出力する。

【００２３】更に上述において本発明の構成によれば、
指定領域書き込み禁止手段２９からの制御情報に基いて
係数発生手段１９で係数を発生し、入力ビデオ信号と係
数発生手段１９からの係数を第１の乗算手段１６で乗算
し、係数発生手段１９からの係数を反転手段２０で反転
し、この反転手段２０からの反転された係数とメモリ２
３から読み出されたビデオ信号とを第２の乗算手段２１
で乗算し、第１及び第２の乗算手段１６及び２１からの
出力を混合手段２２で混合し、指定領域書き込み禁止手
段２９からの制御情報によって入力ビデオ信号の出力、
或いはメモリ２３から読み出したビデオ信号を出力す
る。

【００２４】更に上述において本発明の構成によれば、
メモリで構成した係数発生手段１９の係数をアクセスす
るためのアドレスの一部に指定領域書き込み禁止手段２
９からの制御情報を割り当て、そのアドレスに対応した
係数を読み出すようにする。

【００２５】

【実施例】以下に、図１を参照して本発明高能率符号化
装置の一実施例について詳細に説明する。

【００２６】図１において、１は例えば図示しない信号
源（ビデオカメラやＶＴＲ、或いはコンピュータ等）か
ら出力され、Ｄ−Ａコンバータによって変換されたディ
ジタルの画像データが供給される入力端子、３は入力さ
れてくる画像データが奇数フィールドか偶数フィールド
かを示すフィールド識別データ（例えば信号源から）が
供給される入力端子、５は後述するライトコントロール
パルス発生源からのライトコントロールパルスが供給さ
れる入力端子である。

【００２７】入力端子３をアンド回路４の一方の入力端
及びインバータ６の入力端に夫々接続し、入力端子５を
アンド回路７の一方の入力端及びアンド回路４の他方の
入力端に夫々接続し、更にインバータ６の出力端をアン
ド回路７の他方の入力端に接続する。アンド回路４の出
力端を奇数フィールド用のフィールドメモリ２のライト
コントロール端子に接続し、アンド回路７の出力端を偶
数フィールド用のフィールドメモリ８のライトコントロ
ール端子に接続する。

【００２８】入力端子３には上述したように画像データ
が奇数フィールドか偶数フィールドかを示すフィールド
識別データが供給され、入力端子５には後述するライト
コントロールパルス発生源からのライトコントロールパ
ルスが供給される。ここでフィールド識別データが
“１”のときに画像データは奇数フィールドのデータ、
“０”のときに画像データは偶数フィールドのデータと
し、ライトコントロールパルスが“１”のときにフィー
ルドメモリ２または８への画像データの書き込みが許可
され、“０”のときにフィールドメモリ２または８への
画像データの書き込みが禁止されるものとする。

【００２９】１０は係数発生ＲＯＭであり、図示しない
アドレス発生回路等からの読み出しアドレス信号によっ
て係数データを出力する。この係数発生ＲＯＭ１０のデ
ータ出力端を乗算回路９の一方の入力端に接続すると共
に、インバータ１２を介して乗算回路１３の一方の入力
端に接続し、また、これら乗算回路９及び１３の各他方
の入力端にはフィールドメモリ２及び８の各データ出力
端子を接続する。そして各乗算回路９及び１３の出力端
を加算回路１１の一方及び他方の入力端に夫々接続し、
この加算回路１１の出力端を出力端子１４に接続する。

【００３０】以上の構成は、後述するコーデックのビデ
オプリプロセッサ４２のライン補間回路４３となる。

【００３１】次に、図１に示したライン補間回路４３の
動作について説明する。従来では、静止画像と、動画像
を交互に処理せざるを得なかったが、本例においては、
これらを例えば受信側において１つの画面でリアルタイ
ムで見ることができるようにする。本例においては、受
信側で静止画像と動画像を１つの画面上でリアルタイム
で見ることができるようにするために、送信側のオペレ
ータ（或いはテレビ会議システムにおける送信側の会議
出席者や専門のオペレータ等）が１つの画面内における
静止画表示用領域と、動画像表示領域を指定するように
する。従って、図２を参照して後述するが、ライトコン
トロールパルスはその指定に基いて生成されるものであ
る。

【００３２】先ず、入力端子３に供給されるフィールド
識別データが“１”、入力端子５に供給されるライトコ
ントロールパルスが“０”の場合には、インバータ６の
出力は“０”となるので、アンド回路７の出力は
“０”、アンド回路４の出力は“０”となり、この場
合、入力端子１を介して供給される画像データはフィー
ルドメモリ２及び８の何れにも記憶されない。従ってこ
のとき出力端子１４から何も出力されない。

【００３３】次に、入力端子３に供給されるフィールド
識別データが“０”、入力端子５に供給されるライトコ
ントロールパルスが“０”の場合には、インバータ６の
出力は“１”となるが、アンド回路７の出力は“０”、
アンド回路４の出力は“０”となり、この場合、入力端
子１を介して供給される画像データはフィールドメモリ
２及び８の何れにも記憶されない。従ってこのとき出力
端子１４から何も出力されない。

【００３４】次に、入力端子３に供給されるフィールド
識別データが“１”、入力端子５に供給されるライトコ
ントロールパルスが“１”の場合には、インバータ６の
出力は“０”となるので、アンド回路７の出力は“０”
であるが、アンド回路４の出力は“１”となり、この場
合、入力端子１を介して供給される画像データは図示し
ないアドレス発生回路、或いは図２を参照して後述する
水平及び垂直アドレス発生回路２５及び２６からのアド
レスデータでアドレッシングされてフィールドメモリ２
に記憶される。

【００３５】フィールドメモリ２に記憶された画像デー
タは図示しないアドレス発生回路等からの読み出しアド
レスデータによって読み出され、乗算回路９に供給され
る。一方、係数発生ＲＯＭ１０からの係数データ（ａと
する）が乗算回路９に供給されるので、乗算回路９にお
いては奇数フィールドの画像データと係数データが乗算
される。係数データａが“１”であればフィールドメモ
リ２から読み出された画像データがそのまま出力され、
“０”であればフィールドメモリ２から読み出された画
像データは出力されない。

【００３６】ここで偶数フィールド用のフィールドメモ
リ８に画像データが記憶されている場合は、このフィー
ルドメモリ８からの画像データは乗算回路１３に供給さ
れる。一方、係数発生ＲＯＭ１０からの係数データａは
インバータ１２で反転されて１−ａとなって乗算回路１
３に供給される。従って、乗算回路１３においては偶数
フィールドの画像データと係数データ１−ａが乗算され
る。係数データａが“１”であればフィールドメモリ８
から読み出された偶数フィールドの画像データに“０”
を乗じることになるので、このときはフィールドメモリ
８から読み出された画像データは出力されず、係数デー
タａが“０”の場合はフィールドメモリ８から読み出さ
れた画像データに“１”を乗じることになるので、この
ときはフィールドメモリ８から読み出された画像データ
は出力される。

【００３７】加算回路１１においては、各乗算回路９及
び１３からの出力が加算されると共に、上述したように
５ライン毎に１ライン分の画像データがリピートされる
ので、標準方式の２４０ラインから２８８ラインへの変
換が可能となる。

【００３８】次に、入力端子３に供給されるフィールド
識別データが“０”、入力端子５に供給されるライトコ
ントロールパルスが“１”の場合には、インバータ６の
出力は“１”となるので、アンド回路７の出力は“１”
となり、アンド回路４の出力は“０”となり、この場
合、入力端子１を介して供給される画像データはフィー
ルドメモリ８に記憶される。

【００３９】フィールドメモリ８に記憶された画像デー
タは図示しないアドレス発生回路等からの読み出しアド
レスデータによって読み出され、乗算回路１３に供給さ
れる。一方、係数発生ＲＯＭ１０からの係数データ（ａ
とする）がインバータ１２を介して乗算回路１３に供給
されるので、乗算回路１３においては偶数フィールドの
画像データと係数データ１−ａが乗算される。係数デー
タａが“１”であればフィールドメモリ８から読み出さ
れた画像データがそのまま出力され、“０”であればフ
ィールドメモリ８から読み出された画像データは出力さ
れない。

【００４０】ここで奇数フィールド用のフィールドメモ
リ２に画像データが記憶されている場合は、このフィー
ルドメモリ２からの画像データは乗算回路９に供給され
る。一方、係数発生ＲＯＭ１０からの係数データａは乗
算回路９に供給される。従って、乗算回路９においては
奇数フィールドの画像データと係数データａが乗算され
る。係数データａが“１”であればフィールドメモリ２
から読み出された奇数フィールドの画像データに“１”
を乗じることになるので、このときはフィールドメモリ
２から読み出された画像データは出力され、係数データ
ａが“０”の場合はフィールドメモリ２から読み出され
た画像データに“０”を乗じることになるので、このと
きはフィールドメモリ２から読み出された画像データは
出力されない。

【００４１】加算回路１１においては、各乗算回路９及
び１３からの出力が加算されると共に、上述したように
５ライン毎に１ライン分の画像データがリピートされる
ので、標準方式の２４０ラインから２８８ラインへの変
換が可能となる。

【００４２】ここで、図２を参照して図１に示したライ
ン補間回路に対するライトコントロールを行うライトコ
ントロールパルスの発生源の構成例を示し、図について
説明する。

【００４３】図２において２５は水平方向のアドレスデ
ータを発生する水平アドレス発生回路、２６は垂直方向
のアドレスデータを発生する垂直アドレス発生回路、２
７は入力部（キーボード、マウス、トラックボール、入
力キー等）からの入力アドレスデータと水平アドレス発
生回路２５からの水平アドレスデータ及び垂直アドレス
発生回路２６からの垂直アドレスデータを比較するコン
パレータ、３０は図１に示したフィールドメモリ２や８
に対して書き込み、読み出しを行う図示しないコントロ
ーラ等からのライトイネーブルパルスが供給される入力
端子、２９はコンパレータ２７の比較結果と入力端子３
０を介して供給されるライトイネーブルパルスとの論理
積演算を行うアンド回路、３１は図１に示した入力端子
５に接続する出力端子である。

【００４４】ここで、入力部２８によってどのようにし
て受信側において１つの画面上に表示する静止画像及び
動画像の領域を指定するかについて説明する。例えば送
信側においてテレビジョンモニタと、オペレータがテレ
ビジョンモニタ上において送信すべき静止画像や動画像
の領域をポインティングデバイス等で指定したときに指
定領域のアドレスを発生するソフトウエア（或いはハー
ドウエア）を用意すれば良い。

【００４５】一つのイメージとして、テレビジョンモニ
タの管面上に２つのフィールドメモリ（２及び８）相当
分の領域が表示されている状態でオペレータがポインテ
ィングデバイスで領域の指定を行うことが考えられる。
例えば１つの領域を四角形とするならば、四角形の左上
角と、右下角を指定したり、或いはマウスで１回クリッ
クし、ボタンを押圧したままで所望の大きさの四角形と
なるまでマウスを移動させたりすること等が一般的であ
ろう。

【００４６】次に、図２に示したライトコントロールパ
ルス発生源の動作を説明する前に、図４を参照してオペ
レータによって指定される１つの領域、例えば静止画像
用の領域や動画像用の領域を定義しておく。

【００４７】図４に示すように、オペレータが領域を指
定した場合に得られる領域の左上角の水平方向のアドレ
スをＨａ、左上角の垂直方向のアドレスをＶａ、右上角
の水平アドレスをＨｂ、左下角の垂直アドレスをＶｂと
し、この領域の水平方向の画素数をＶＬ、垂直方向の画
素数をＨＬとする。

【００４８】当然のことになるが、本例においては静止
画像用の領域に対応するフィールドメモリ２や８の記憶
領域は書き込み禁止領域とし、動画像用の領域に対応す
るフィールドメモリ２や８の記憶領域は書き込み領域と
する。

【００４９】オペレータが上述したような操作で例えば
静止画画像を表示する領域を入力部２８を介して指定す
ると、図４を参照して説明したように水平方向の最初の
アドレスＨａと最終のアドレスＨｂ、垂直方向の最初の
アドレスＶａと最終のアドレスＶｂがコンパレータ２７
にセットされ、或いは、水平方向の最初のアドレスＨａ
から最終のアドレスＨｂまで、垂直方向の最初のアドレ
スＶａから最終のアドレスＶｂまでがコンパレータ２７
に順次供給される。

【００５０】コンパレータ２７においては水平アドレス
発生回路２５からの水平アドレスデータがセットされた
水平アドレスデータＨａ及びＨｂの範囲内にあり、且
つ、垂直アドレス発生回路２６からの垂直アドレスデー
タがセットされた垂直アドレスデータＶａ及びＶｂの範
囲内にあるときには比較結果としてローレベル“０”を
出力する。

【００５１】また、水平方向の最初のアドレスＨａから
最終のアドレスＨｂまで、垂直方向の最初のアドレスＶ
ａから最終のアドレスＶｂまでがコンパレータ２７に順
次供給されるようにした場合は、コンパレータ２７は、
順次水平アドレス発生回路２５から供給される水平アド
レスデータと順次入力部２８から供給される水平アドレ
スデータが一致し、且つ、順次垂直アドレス発生回路２
６から供給される垂直アドレスデータと順次入力部２８
から供給される垂直アドレスデータが一致しているとき
には比較結果としてローレベル“０”を出力する。

【００５２】このコンパレータ２７の出力はアンド回路
２９に供給される。従って、アンド回路２９に入力端子
３０を介して供給されるライトイネーブルパルスがハイ
レベル“１”（或いは“０”）、コンパレータ２７から
の比較結果がローレベル“０”のときだけ書き込みを禁
止するローレベル“０”のライトコントロールパルスが
出力端子３１から出力される。尚、ライトイネーブルパ
ルスがハイレベル“１”、コンパレータ２７からの比較
結果がハイレベル“１”のときは書き込みを許可するハ
イレベル“１”のライトコントロールパルスが出力され
る。

【００５３】従って、オペレータが静止画像用のエリア
として指定したエリアには一旦静止画像を取り込んだ後
には次にオペレータからの指示がない限りは画像データ
の更新は行われず、静止画像用の領域以外の領域（例え
ば動画像用の領域）だけ画像データの更新が行われるこ
とになる。

【００５４】次に、図５を参照して一つの例としての図
１に示したフィールドメモリ２や８のイメージ（画面イ
メージ）について説明する。例えばフィールドメモリ２
や８の全記憶容量、即ち、受信側のテレビジョンモニタ
に表示される全領域を水平及び垂直方向、夫々“５１
２”（セル或いはドットに対して１ずつアドレスを与え
たものと考える）とした場合、図においてＡ３はオペレ
ータが入力部２８を用いて指定した書き込み禁止領域、
Ａ２は書き込み領域、Ａ１は余りの領域となる。書き込
み禁止領域Ａ３はこの例においては水平方向の最初のア
ドレスが“３２”、最終のアドレスが“３２０”、垂直
方向の最初のアドレスが“３２”、垂直方向の最終のア
ドレスが“１２８”となっている。また、書き込み領域
Ａ２はこの例においては水平方向の最初のアドレスが
“０”、最終のアドレスが“３５２”、垂直方向の最初
のアドレスが“０”、最終のアドレスが“２８８”とな
っている。

【００５５】尚、この例においてはＡ３を書き込み禁止
領域、Ａ２を書き込み領域としているが、この反対もあ
り得る。更に、夫々の領域を１つずつとしているが当然
複数としても良く、また、領域の形状も四角のみなら
ず、三角形、円、楕円、星型等あらゆる形状とできるこ
とはいうまでもない。

【００５６】また、図５の下部に示すＷＥｐは上述した
ライトイネーブルパルス、ＷＣｐはライトコントロール
パルスである。つまり、水平ブランキング期間が経過す
ると、ライトイネーブルパルスは例えば水平方向のアド
レスが“３５２”になるまでハイレベル“１”、つま
り、書き込み許可となるが、書き込みが許可となるの
は、この例においては垂直方向のアドレスが“０”〜
“３１”までと、“１２９”〜“２８８”までであり、
垂直方向のアドレスが“３２”〜“１２８”までの間は
書き込み許可とならない。

【００５７】一方、ライトコントロールパルスＷＣｐ
は、この例においては水平ブランキング期間が経過する
と、ハイレベル“１”となるが、水平方向のアドレスが
“３２”〜“３２０”までの間はローレベル“０”とな
り、水平方向のアドレスが“３２１”〜“３５２”まで
の間はハイレベル“１”となる。この例においては、書
き込みが禁止となるのは、垂直方向のアドレスが“３
２”〜“１２８”の間で、これ以外においては書き込み
禁止とはならない。

【００５８】このように、図１に示したフィールドメモ
リ２及び８においては、上述したように静止画像用の領
域と動画像用の領域が１画面分の領域内で混在すること
になり、従って、静止画像用の領域と動画像用の領域が
混在した画像データが伝送されることになる。この結
果、例えば図６に示すように、受信側においては、テレ
ビジョンモニタの管面上において書き込み禁止領域Ａ３
の静止画像と書き込み領域Ａ２の動画像をリアルタイム
で見ることができる。

【００５９】次に、図３を参照して図１、図２、図４〜
図６を参照して説明した本例高能率符号化装置をコーデ
ック（ビデオコーデック）に適用した場合について説明
する。

【００６０】図３において４０は例えば各種信号源から
のアナログ映像信号（動画像や静止画像）が図示しない
Ｙ／Ｃ分離回路でＹ／Ｃ分離された後に供給される入力
端子で、この入力端子２０を介して供給されるアナログ
映像信号は、Ａ−Ｄコンバータ４１でディジタルデータ
としての画像データに変換され、ビデオプリプロセッサ
４２に供給される。

【００６１】このビデオプリプロセッサ４２は、標準方
式の２４０ライン（ＮＴＳＣの有効ライン数である）の
画像データを２８８ラインの画像データに変換するため
のライン補間回路４３、動画像圧縮効率向上とノイズリ
デューサのためのフィルタリングを行うテンポラルフィ
ルタ４４及び画像の動きを効果的にぼかすための２次元
フィルタとしての動き適応型空間フィルタ４５で構成す
る。ここでライン補間回路４３は図１に示した構成とな
り、従って、この図３に示すコーデックは静止画像と動
画像を１つの画像データとして送受信できる。

【００６２】４６はフレーム・バッファ・メモリであ
り、回路構成によては必要ない場合もあるが、本例にお
いては、ビデオプリプロセッサ４２と画像圧縮部４７と
の間で円滑なインターフェースが行えるようにするため
に使用する。

【００６３】画像圧縮部４７は図示せずも、送信系と受
信系を有し、送信系は情報源を符号化する情報源符号
器、ビデオ信号多重化符号器、これらを制御する符号化
制御回路、ビデオ信号多重化符号器の出力を一旦蓄える
ための送信バッファ、この送信バッファの出力を伝送す
るために符号化する伝送符号器で構成し、受信系は伝送
されてきたデータを復号する伝送復号器、この伝送復号
器の出力を一旦蓄える受信バッファ、多重化されている
受信バッファの出力を復号化するビデオ信号多重化復号
器及び情報源を復号化する情報源復号器で構成する。

【００６４】この画像圧縮部４７の出力は多重化回路４
８に供給されて多重化された後に回路インターフェース
４９及び入出力端子５０を介して伝送される。

【００６５】一方、送信側から入出力端子５０を介して
送信（伝送）された画像データは分離回路で分離処理さ
れ、更に画像圧縮部４７において各種処理が施された後
に、例えばライン間引き回路５２に供給され、ここでラ
イン間引き処理が施されて例えば２４０ラインの画像デ
ータにされた後にＤ−Ａコンバータ５３に供給されてア
ナログ映像信号にされ、出力端子５４を介して出力され
る。

【００６６】そして図示しないテレビジョンモニタに供
給され、例えば図６に示すように、送信側で設定した書
き込み禁止領域Ａ３には静止画像が、書き込み領域Ａ２
には動画像が夫々表示され、書き込み領域Ａ２に表示さ
れる動画像は順次画像データが更新され、書き込み禁止
領域Ａ３に表示される静止画像は送信側のオペレータが
画像データを更新しないかぎりは画像データが更新され
ることがない。つまり、図６に示す例においては、書き
込み禁止領域Ａ３に“Ａ Ｂ Ｃ Ｄ Ｅ”の画像デー
タがずっと表示され続け、書き込み領域Ａ２には人がボ
ールで遊んでいる動きが随時画像データの更新が行われ
ることによって動画表示が行われる。

【００６７】もちろん、動画を人物、静止画をグラフや
表等のドキュメントとしても良いし、動画を伝送してい
るときに、所望の時点、且つ、フィールドメモリ２及び
８の所望の領域を書き込み禁止領域Ａ３とすることで、
用途、或いは、ケースに応じた使い方ができるわけであ
る。

【００６８】この図３に示すコーデックを構成した場合
は、画像データの送信時には、ライン補間回路４３によ
って、例えば標準方式の２４０ラインの画像データをラ
イン補間処理によって２８８ラインの画像データに変換
し、通常ライン補間補正処理を施して画像の再現性が良
好となるようにし、２８８ラインの画像データの受信時
においては、ライン間引き回路５１によって、例えば２
４０ラインの画像データを得るようにしているので、極
めて画像の再現性の高い動画像の送受信を行うことがで
きると共に、送信または受信において、テレビジョン方
式や伝送方式が異なっても互換性を保つことができる。
また、ＣＣＩＴＴ−Ｐ６４標準以外の方式によるコーデ
ックにおいて、例えばＮＴＳＣ方式からＰＡＬ方式、Ｐ
ＡＬ方式からＮＴＳＣ方式等、テレビジョン信号方式変
換にそのまま応用できる。

【００６９】このように、本例においては、入力部２８
でライン補間回路のフィールドメモリ２及び８の記憶領
域内に書き込み禁止領域Ａ３を指定できるようにしたの
で、１つのフィールドに静止画像と動画像の領域を設定
することができ、これによって送信側のテレビジョンモ
ニタ等に静止画像と動画像をリアルタイムで表示するこ
とができる。また、ライン補間回路４３で実現できるよ
うにしたことにより、回路構成やフォーマットを最も簡
単なものとでき、更に、エンコーダ（送信側）及びデコ
ーダ（受信側）共通常の動画として扱うことができるの
で、静止画のための特別なハンドリングを必要とするこ
とがない。

【００７０】次に、本発明高能率符号化装置の一実施例
の他の例について図７及び図８を参照して説明する。図
７に示す回路は、図３においてはテンポラルフィルタ４
４に相当する。つまり、この例では、テンポラルフィル
タ４４を用いて静止画像及び動画像をリアルタイムで伝
送し、受信側で１つの画面上において静止画像及び動画
像をリアルタイムで見ることができるようにしようとす
るものである。

【００７１】図７において、１５は例えば図３に示した
ライン補間回路からのライン補間後の出力、つまり２８
８ラインの画像データが供給される入力端子、１７及び
１８は例えば図２に示した入力部２８で上述と同様に静
止画像用の書き込み禁止領域Ａ３を指定した場合に得ら
れるアドレスデータＡＤ１及びＡＤ２が夫々供給される
入力端子である。ここで、アドレスデータＡＤ１は図２
を参照して説明したライトコントロールパルスであり、
アドレスデータＡＤ２は係数発生ＲＯＭ１９から係数を
発生させるための、図示しないアドレス発生回路等から
供給されるアドレスデータである。

【００７２】ここで、係数発生ＲＯＭ１９に記憶するデ
ータの構成例を図８を参照して説明する。図８に示すよ
うに、ライトコントロールとしてのアドレスデータＡＤ
１（図１におけるライトコントロールパルスと同じもの
である）、アドレスデータＡＤ２が、夫々“０”のとき
に係数は“０”、アドレスデータＡＤ１が“０”でアド
レスデータＡＤ２は“１”のときに係数は“０”、アド
レスデータＡＤ１が“１”でアドレスデータＡＤ２が
“０”のときに係数は“０．５”、アドレスデータＡＤ
１が“１”でアドレスデータＡＤ２が“１”のときに係
数は“０．７”となるような記憶配列となる。

【００７３】さて、このような記憶形態となっている係
数発生ＲＯＭ１９からの係数データ（ａとする）は、乗
算回路１６の一方の入力端及びインバータ２０を介して
乗算回路２１の一方の入力端に夫々供給される。乗算回
路１６の他方の入力端には入力端子１５を接続し、乗算
回路１６の出力端を加算回路２２の一方の入力端に接続
し、乗算回路２１の出力端を加算回路２２の他方の入力
端に接続し、加算回路２２の出力端を出力端子２４に接
続し、更に加算回路２２の出力端をフレームメモリ２３
の入力端に接続し、このフレームメモリ２３の出力端を
乗算回路２１の他方の入力端に接続する。

【００７４】次に、この図７に示すテンポラルフィルタ
の動作について説明する。入力端子１５を介して図３に
示したライン補間回路４３からの画像データ（ライン数
は２８８）が乗算回路１６に供給される。このとき乗算
回路１６には係数発生ＲＯＭ１９からの係数データａが
供給される。

【００７５】さて、係数発生ＲＯＭ１９の記憶内容が図
８に示すような記憶内容だった場合について説明する。
先ずアドレスデータＡＤ１がローレベル“０”、アドレ
スデータＡＤ２がローレベル“０”だった場合は、係数
発生ＲＯＭ１９から出力される係数データａはローレベ
ル“０”となる。

【００７６】この場合、乗算回路１６においては入力端
子１５を介して図３に示したライン補間回路４３から画
像データが供給されるが、このとき乗算回路１６に供給
される係数データがローレベル“０”なので、乗算回路
１６からは画像データは出力されない。一方、インバー
タ２０において係数データａは反転されて１−ａとな
り、ａはローレベル“０”であるから、乗算回路２１に
供給される係数データは１−０、つまり、ハイレベル
“１”となる。このとき、フレームメモリ２３からは前
に記憶された画像データが読み出され、乗算回路２１に
供給される。従って、乗算回路２１の出力はフレームメ
モリ２３から読み出された画像データとなる。この画像
データは加算回路２２に供給されて乗算回路１６からの
出力と加算されるが、このとき乗算回路１６の出力はな
いので、出力端子２４からはフレームメモリ２３から読
み出された画像データが出力される。

【００７７】次に、アドレスデータＡＤ１が“０”、ア
ドレスデータＡＤ２が“１”の場合は、係数発生ＲＯＭ
１９から出力される係数データａはローレベル“０”と
なる。

【００７８】この場合、乗算回路１６においては入力端
子１５を介して図３に示したライン補間回路４３から画
像データが供給されるが、このとき乗算回路１６に供給
される係数データがローレベル“０”なので、乗算回路
１６からは画像データは出力されない。一方、インバー
タ２０において係数データａは反転されて１−ａとな
り、ａはローレベル“０”であるから、乗算回路２１に
供給される係数データは１−０、つまり、ハイレベル
“１”となる。このとき、フレームメモリ２３からは前
に記憶された画像データが読み出され、乗算回路２１に
供給される。従って、乗算回路２１の出力はフレームメ
モリ２３から読み出された画像データとなる。この画像
データは加算回路２２に供給されて乗算回路１６からの
出力と加算されるが、このとき乗算回路１６の出力はな
いので、出力端子２４からはフレームメモリ２３から読
み出された画像データが出力される。

【００７９】次に、アドレスデータＡＤ１が“１”、ア
ドレスデータＡＤ２が“０”の場合は、係数発生ＲＯＭ
１９から出力される係数データａは“０．５”となる。
この係数データａは乗算回路１６に供給される。乗算回
路１６においては画像データと係数データａが乗算され
る。一方、インバータ２０に供給された係数データａは
反転されて１−ａとなり、このときａは“０．５”であ
るから、１−０．５即ち、０．５となる。

【００８０】従って、乗算回路２１においてはフレーム
メモリ２３から読み出された画像データと“０．３”が
乗算される。そして加算回路２２においては入力された
画像データに係数データ“０．５”を乗じたものと、フ
レームメモリ２３から読み出された画像データに係数デ
ータ“０．５”を乗じたものが加算され、これがテンポ
ラルフィルタ出力として出力端子２４を介して出力され
ると共に、このテンポラルフィルタ出力がフレームメモ
リ２３に記憶される。

【００８１】次に、アドレスデータＡＤ１が“１”、ア
ドレスデータＡＤ２が“１”の場合は、係数発生ＲＯＭ
１９から出力される係数データａは“０．７”となる。
この係数データａは乗算回路１６に供給される。乗算回
路１６においては画像データと係数データａが乗算され
る。一方、インバータ２０に供給された係数データａは
反転されて１−ａとなり、このときａは“０．７”であ
るから、１−０．７即ち、０．３となる。

【００８２】従って、乗算回路２１においてはフレーム
メモリ２３から読み出された画像データと“０．３”が
乗算される。そして加算回路２２においては入力された
画像データに係数データ“０．７”を乗じたものと、フ
レームメモリ２３から読み出された画像データに係数デ
ータ“０．３”を乗じたものが加算され、これがテンポ
ラルフィルタ出力として出力端子２４を介して出力され
ると共に、このテンポラルフィルタ出力がフレームメモ
リ２３に記憶される。

【００８３】ここで図５を例にとって考えると、ライト
コントロールパルスＷＣｐがローレベル“０”のときに
入力画像データは乗算回路１６から出力されず、フレー
ムメモリ２３から読み出された画像データが出力され、
ライトコントロールパルスＷＣｐがハイレベル“１”の
ときに入力画像データは乗算回路１６から出力され、フ
レームメモリ２３から静止画像に対応する画像データが
出力される。

【００８４】つまり、この図５でいえば、図２に示した
水平アドレス発生回路２５及び垂直アドレス発生回路２
６が示すアドレスが書き込み領域Ａ２に対応するアドレ
スのとき、即ち、水平方向のアドレスが“３２”〜“３
２０”、且つ、垂直方向のアドレスが“３２”〜“１２
８”に対応する期間においては、フレームメモリ２３の
対応アドレスの領域の画像データが出力され、書き込み
禁止領域Ａ３に対応するアドレス、即ち、水平方向のア
ドレスが“０”〜“３５２”で垂直方向のアドレスが
“０”〜“３１”、水平方向のアドレスが“０”〜“３
１”で垂直方向のアドレスが“３２”〜“１２８”、水
平方向のアドレスが“３２１”〜“３５２”で垂直方向
のアドレスが“３２”〜“１２８”、水平方向のアドレ
スが“０”〜“３５２”で垂直方向のアドレスが“１２
９”〜“２８８”に対応する期間においては入力画像デ
ータの対応アドレスの領域のデータとフレームメモリ２
３の対応アドレスの領域のデータが係数発生ＲＯＭ１９
が発生する係数データａに基いて加算されて出力され
る。

【００８５】従って、受信側においては、例えば図６に
示すように送信側で設定した書き込み禁止領域Ａ３に対
応するテレビジョンモニタの対応領域に静止画像が表示
され、送信側で設定した書き込み領域Ａ２に対応するテ
レビジョンモニタの対応領域に動画像が表示されること
になる。

【００８６】このように、本例においては、図２に示し
たコントロールパルス発生源からのコントロールパルス
を係数発生ＲＯＭ１９のアドレスの一部としたので、オ
ペレータが入力部２８を用いて指定した書き込み禁止領
域Ａ３に対応するフレームメモリ２３の領域に新たな画
像データを書き込まないようにできると共に、これ以外
の領域、即ち、書き込み領域Ａ２に対応するフレームメ
モリ２３の領域に新たな画像データを書き込むようにす
ることで、１つの画像データとして静止画像及び動画像
を伝送することができるので、受信側のテレビジョンモ
ニタ上において静止画像と動画像をリアルタイムで見る
ことができる。

【００８７】尚、テレビ会議システム等に図１及び図７
に示す回路を搭載させた場合、信号発生源（例えばビデ
オカメラ、パーソナルコンピュータ、ワークステーショ
ン、ＶＴＲ、ディスク再生装置、電子スチルカメラ等）
を静止画像用と動画像用とで夫々１台ずつ用意し、一方
の信号発生源で動画像を、他方の信号発生源で静止画像
を得、このときに上述した入力部２８による書き込み禁
止領域Ａ３の指定時に、自動的に１つの画像データとし
て合成した後にコーデックに供給するようにしたり、ま
た、１つの信号源で得た動画像に対して上述したように
書き込み禁止領域Ａ３を指定したときに、その指定領域
だけを静止画像の領域とするようにしても良い。また、
上述の例においてはオペレータが指定する領域は書き込
み禁止領域Ａ３としたが、逆に書き込み領域Ａ２を指定
するようにし、これ以外の領域が自動的に書き込み禁止
領域Ａ３とするようにしても良い。

【００８８】また、上述の実施例は本発明の一例であ
り、本発明の要旨を逸脱しない範囲でその他様々な構成
が取り得ることは勿論である。

【００８９】

【発明の効果】上述せる本発明によれば、圧縮過程に用
いられるメモリの所望の領域を指定手段で指定し、アド
レス発生手段によってメモリにアドレスを与え、このア
ドレス発生手段からのアドレス及び指定手段からの指定
領域情報とを比較手段で比較し、この比較手段の比較結
果に基いて指定領域書き込み禁止手段でメモリの指定領
域に対する書き込みを禁止するようにしたので、１つの
画像の領域内に静止画像と動画像を混在させて処理、伝
送することができ、これによって簡単な構成、且つ、新
たな回路を追加することなく、受信側において１つの画
面上で静止画像及び動画像を見ることができ、例えばテ
レビ会議システム等に適用した場合は静止画像と動画像
を切り換えて伝送しなくても済み、更に、伝送中の動画
像の一部を静止画像としたりすることができ、結果的に
受信側で静止画像と動画像をリアルタイムで見ることが
できるので、そばにいない相手と行う会議をよりスムー
ズに行うことができる。

【００９０】更に上述において本発明によれば、奇数フ
ィールドのビデオ信号を第１のメモリに記憶し、偶数フ
ィールドのビデオ信号を第２のメモリに記憶し、係数発
生手段で係数を発生し、第１のメモリから読み出された
奇数フィールドのビデオ信号と係数発生手段からの係数
を第１の乗算手段で乗算し、第２のメモリから読み出さ
れた偶数フィールドのビデオ信号と係数発生手段からの
係数を第２の乗算手段で乗算し、第１及び第２の乗算手
段の出力を混合手段で混合し、入力ビデオ信号を第１及
び第２のメモリに記憶する際に、指定領域書き込み禁止
手段で禁止されている指定領域に対する書き込みを行わ
ないようにしたので、上述の効果に加え、簡単な構成、
且つ、簡単な処理、しかも、元々存在する機能を生かし
ながら１つの画像の領域内に静止画像と動画像を混在さ
せて処理、伝送を行うことができる。

【００９１】更に上述において本発明によれば、指定領
域書き込み禁止手段からの制御情報に基いて係数発生手
段で係数を発生し、この係数発生手段からの係数を反転
手段で反転し、この反転手段からの反転された係数とメ
モリから読み出されたビデオ信号とを乗算手段で乗算
し、入力ビデオ信号及び乗算手段からの出力を混合手段
で混合し、指定領域書き込み禁止手段からの制御情報に
よって入力ビデオ信号の出力、或いはメモリから読み出
したビデオ信号を出力するようにしたので、上述の効果
に加え、簡単な構成、且つ、簡単な処理、しかも、元々
存在する機能を生かしながら１つの画像の領域内に静止
画像と動画像を混在させて処理、伝送を行うことができ
る。

【００９２】更に上述において本発明によれば、指定領
域書き込み禁止手段からの制御情報に基いて係数発生手
段で係数を発生し、入力ビデオ信号と係数発生手段から
の係数を第１の乗算手段で乗算し、係数発生手段からの
係数を反転手段で反転し、この反転手段からの反転され
た係数とメモリから読み出されたビデオ信号とを第２の
乗算手段で乗算し、第１及び第２の乗算手段からの出力
を混合手段で混合し、指定領域書き込み禁止手段からの
制御情報によって入力ビデオ信号の出力、或いはメモリ
から読み出したビデオ信号を出力するようにしたので、
上述の効果に加え、簡単な構成、且つ、簡単な処理、し
かも、元々存在する機能を生かしながら１つの画像の領
域内に静止画像と動画像を混在させて処理、伝送を行う
ことができる。

【００９３】更に上述において本発明によれば、メモリ
で構成した係数発生手段の係数をアクセスするためのア
ドレスの一部に指定領域書き込み禁止手段からの制御情
報を割り当て、そのアドレスに対応した係数を読み出す
ようにしたので、上述の効果に加え、係数発生手段で行
う処理を生かすと共に、より簡単な構成で１つの画像領
域に静止画像及び動画像領域を混在させて処理、伝送を
行うことができる。

【図面の簡単な説明】

【図１】本発明高能率符号化装置の一実施例の要部を示
す構成図である。

【図２】本発明高能率符号化装置の一実施例の要部の構
成例を示す構成図である。

【図３】本発明高能率符号化装置の一実施例を適用する
コーデックの例を示す構成図である。

【図４】本発明高能率符号化装置の一実施例の説明に供
する水平及び垂直方向のアドレスと指定領域のアドレス
の関係を説明するための説明図である。

【図５】本発明高能率符号化装置の一実施例の説明に供
するメモリの記憶領域における書き込み禁止及び書き込
み領域、余りの領域の生成とそのための信号を説明する
ための説明図である。

【図６】本発明高能率符号化装置の一実施例の説明に供
する図５で示すような処理を行った結果としての画面の
一例を示す説明図である。

【図７】本発明高能率符号化装置の一実施例の他の例の
要部を示す構成図である。

【図８】本発明高能率符号化装置の一実施例の他の例の
要部の説明に供する係数発生ＲＯＭの記憶状態の一例を
示す説明図である。

【符号の説明】

２、８ フィールドメモリ ９、１３、１６、２１ 乗算回路 １２、２０ インバータ １１、２２ 加算回路 １０、１９ 係数発生ＲＯＭ ２３ フレームメモリ ２５ 水平アドレス発生回路 ２６ 垂直アドレス発生回路 ２７ コンパレータ ２８ 入力部 ２９ アンド回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入力ビデオ信号を圧縮して伝送する高能
   率符号化装置において、 圧縮過程に用いられるメモリの所望の領域を指定する指
   定手段と、 このメモリにアドレスを与えるアドレス発生手段と、 このアドレス発生手段からのアドレス及び上記指定手段
   からの指定領域情報とを比較する比較手段と、 この比較手段の比較結果に基いて上記メモリの上記指定
   領域に対する書き込みを禁止する指定領域書き込み禁止
   手段とを有することを特徴とする高能率符号化装置。
2. 【請求項２】 上記メモリを入力ビデオ信号の内、奇数
   フィールドのビデオ信号を記憶する第１のメモリと、 上記入力ビデオ信号の内、偶数フィールドのビデオ信号
   を記憶する第２のメモリとで構成すると共に、 係数を発生する係数発生手段と、 上記第１のメモリから読み出された奇数フィールドのビ
   デオ信号と上記係数発生手段からの係数を乗算する第１
   の乗算手段と、 上記第２のメモリから読み出された偶数フィールドのビ
   デオ信号と上記係数発生手段からの係数を乗算する第２
   の乗算手段と、 上記第１の乗算手段及び上記第２の乗算手段の出力を混
   合する混合手段とを設け、 上記入力ビデオ信号を上記第１及び第２のメモリに記憶
   する際に、上記指定領域書き込み禁止手段で禁止されて
   いる指定領域に対する書き込みを行わないようにしたこ
   とを特徴とする請求項１記載の高能率符号化装置。
3. 【請求項３】 上記メモリを少なくとも上記入力ビデオ
   信号を１フレーム分記憶できる容量にすると共に、 上記指定領域書き込み禁止手段からの制御情報に基いて
   係数を発生する係数発生手段と、 この係数発生手段からの係数を反転させる反転手段と、 この反転手段からの反転された係数と上記メモリから読
   み出されたビデオ信号とを乗算する乗算手段と、 上記入力ビデオ信号及び上記乗算手段からの出力を混合
   する混合手段とを設け、 上記指定領域書き込み禁止手段からの制御情報によって
   上記入力ビデオ信号の出力、或いは上記メモリから読み
   出したビデオ信号を出力するようにしたことを特徴とす
   る請求項１記載の高能率符号化装置。
4. 【請求項４】 上記メモリを少なくとも上記入力ビデオ
   信号を１フレーム分記憶できる容量にすると共に、 上記指定領域書き込み禁止手段からの制御情報に基いて
   係数を発生する係数発生手段と、 上記入力ビデオ信号と上記係数発生手段からの係数を乗
   算する第１の乗算手段と、 上記係数発生手段からの係数を反転させる反転手段と、 この反転手段からの反転された係数と上記メモリから読
   み出されたビデオ信号とを乗算する第２の乗算手段と、 上記第１及び第２の乗算手段からの出力を混合する混合
   手段とを設け、 上記指定領域書き込み禁止手段からの制御情報によって
   上記入力ビデオ信号の出力、或いは上記メモリから読み
   出したビデオ信号を出力するようにしたことを特徴とす
   る請求項１記載の高能率符号化装置。
5. 【請求項５】 上記係数発生手段をメモリで構成すると
   共に、 記憶した係数をアクセスするためのアドレスの一部に上
   記指定領域書き込み禁止手段からの制御情報を割り当て
   るようにしたことを特徴とする請求項３または４記載の
   高能率符号化装置。