JPH0745092A

JPH0745092A - サンプルホールド回路

Info

Publication number: JPH0745092A
Application number: JP5188096A
Authority: JP
Inventors: Masashi Itokazu; 昌史糸数; Takayuki Hoshiya; 隆之星屋; Hiroshi Murakami; 浩村上; Kenichi Nakabayashi; 謙一中林
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-07-29
Filing date: 1993-07-29
Publication date: 1995-02-14

Abstract

(57)【要約】【目的】出力応答特性を低下させることなく、最終的
なサンプリング出力電圧の精度を向上させること。【構成】サンプリング期間にサンプリング対象電圧に
より充放電されるコンデンサと、コンデンサの端子電圧
が入力される差動アンプからなる入力段回路と、入力段
回路の出力を増幅する１若しくは２段以上のアンプから
なる出力段回路とを備えたサンプルホールド回路におい
て、入力段回路と出力段回路との間に、サンプリング期
間に開状態にして入力段回路から出力段回路を切り離す
スイッチ手段を設けて構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積技術を用い
た製作に好適なサンプルホールド回路に係り、特に、サ
ンプリング用コンデンサに接続される入力段回路の負荷
をサンプリング期間に限り軽減することにより、入力段
回路を構成する差動アンプの寄生容量に対する充放電時
間を早め、これにより出力期間開始直後におけるコンデ
ンサ保持電圧の変動を抑制して出力精度を向上させたサ
ンプルホールド回路に関する。

【０００２】一般に、この種のサンプルホールド回路
は、サンプリングスイッチを通してサンプリング対象電
圧により充放電されるコンデンサと、前記コンデンサの
端子電圧が入力される差動アンプからなる入力段回路
と、前記入力段回路の出力を増幅する１若しくは２段以
上のアンプからなる出力段回路とから構成されており、
サンプリングスイッチが“オフ”（遮断をいう）された
後にあっては、コンデンサの保持電圧を入力段回路及び
出力段回路を通して入力段に負帰還をかけて目的の電圧
まで達した後、サンプリング電圧として外部へと出力す
るようになされている。

【０００３】ところで、入力段回路を構成する差動アン
プを入力側から見た場合には、一般に僅かの寄生容量が
存在する。このため、サンプリングスイッチがオフされ
てサンプリング期間が終了した時点において、上述の寄
生容量に対する充放電が未だ完了せずに入力段回路が過
渡的な状態にあると、その後、サンプリング用コンデン
サから上述の寄生容量に対する充放電が開始されてサン
プルされたコンデンサ保持電圧が変動してしまう。

【０００４】この結果、最終的なサンプリング電圧出力
精度が低下することとなる。特に、この種のサンプルホ
ールド回路を半導体集積技術を用いて製作する場合、サ
ンプリング用コンデンサの大きさには制約があるため、
その容量の値はたかだか１０ｐＦ程度のものとならざる
を得ないのに対して、上述の寄生容量の値は０．１ｐＦ
程度にも達するため、上述のサンプリング用コンデンサ
から寄生容量に対する充放電に起因するコンデンサ保持
電圧の変動は無視し難いものがある。加えて、入力段回
路の駆動負荷となる出力段回路は、入力段回路側から見
た場合にはかなり大きな負荷に相当し、かつ、これが上
述の寄生容量に対しては時定数増大要素として作用す
る。従って、上述の寄生容量に対する充放電の確実性を
担保するためには、当該寄生容量に対する充放電期間、
すなわちサンプリング期間をより長く設定せざるを得
ず、ひいては出力応答特性を低下させる結果となる。

【０００５】以上のように、この種のサンプルホールド
回路にあっては、出力応答特性を低下させることなく、
最終的なサンプリング電圧出力精度を向上させることが
要望されていた。

【０００６】

【従来の技術】従来のサンプルホールド回路の構成図を
図８に、その回路動作を示す波形図を図９に示す。

【０００７】図８に示すように、サンプルホールド回路
は、サンプリングスイッチＳ_SHを通してサンプル対象電
圧Ｖ_iにより充放電されるコンデンサＣ_SHと、コンデン
サＣ _SHの端子電圧が入力される差動アンプからなる入力
段回路１と、入力段回路１の出力を増幅する１若しくは
２段以上のアンプ（図では１段の場合を示す）からなる
出力段回路２とから構成されており、サンプリングスイ
ッチＳ_SHが“オフ”された後にあっては、コンデンサＣ
_SHの保持電圧を入力段回路１及び出力段回路２を通して
入力段に負帰還をかけて、目的の電圧まで増幅した後、
サンプリング電圧Ｖ_oとして外部へと出力するようにな
されている。なお、図において、Ｔ_iはサンプル対象電
圧Ｖ_iが入力される入力端子、Ｔ_oは最終的なサンプル
出力電圧Ｖ_oが出力される出力端子であり、またサンプ
リングスイッチＳ_SHはロジック信号である制御信号Ｓ_ig
の“Ｈ”状態及び“Ｌ”状態に応答して“オン”、“オ
フ”制御される。

【０００８】入力段回路１を構成する差動アンプは、ｐ
チャネル型ＭＯＳトランジスタＴ_B1及び抵抗素子Ｒ_B1と
協働してカレントミラー回路を形成し、これにより定電
流源とし機能するｐチャネル型ＭＯＳトランジスタＱ₁
と、駆動素子として機能する一対のｐチャネル型ＭＯＳ
トランジスタＱ₂₁，Ｑ₂₂と、それらトランジスタＱ₂₁，
Ｑ₂₂の負荷素子を形成しかつ定電流源として機能する一
対のｎチャネル型ＭＯＳトランジスタＱ₃₁，Ｑ₃₂とから
構成され、トランジスタＱ₂₁のゲートを正側（非反転）
入力端子、トランジスタＱ₂₂のゲートを負側（反転）入
力端子とするとともに、トランジスタＱ₂₁とトランジス
タＱ₃₁の接続点であるノードＮＤ₂から出力を取り出す
ようになされている。

【０００９】出力段回路２を構成するアンプは、ｐチャ
ネル型ＭＯＳトランジスタＴ_B2及び抵抗素子Ｒ_B2と協働
してカレントミラー回路を形成し、これにより定電流源
負荷として機能するｐチャネル型ＭＯＳトランジスタＱ
₄と、駆動素子として機能するｎチャネル型ＭＯＳトラ
ンジスタＱ₅とから構成され、トランジスタＱ₅のゲー
トを入力端子、トランジスタＱ₄とトランジスタＱ₅と
の接続点を出力端子とすると共に、それら入出力端子間
にはコンデンサＣ_fと抵抗素子Ｒ_fとを直列接続してな
る負帰還回路が接続されている。

【００１０】次に、以上の構成よりなる従来回路の動作
を図９の波形図を参照しながら説明する。いま、仮に初
期状態として、制御信号Ｓ_igの状態が“Ｌ”、サンプリ
ングスイッチＳ_SHの状態が非導通（オフ）、入力端子Ｔ
_iに与えられたサンプル対象電圧が３Ｖであり、入力段
回路１を構成する差動アンプの正側端子には最新のサン
プル時にコンデンサＣ_SHに保持されたある電圧値が印加
され、これを受けて出力段回路２の出力端子Ｔ_oにはあ
るサンプル出力電圧値が出力されているものと想定す
る。

【００１１】この状態において、時刻ｔ₁にサンプル対
象電圧Ｖ_iの値が３Ｖから５Ｖへと変化し、その後、制
御信号Ｓ_igが“Ｌ”状態から“Ｈ”状態へと転じ、これ
を受けて時刻ｔ₂にサンプリングスイッチＳ_SHが非導通
（オフ）状態から導通（オン）状態へと転ずると、サン
プリング期間が開始されて、コンデンサＣ_SHは新たなサ
ンプル対象電圧である５Ｖへ向けて充電され始め、時刻
ｔ₃においてコンデンサＣ_SHの端子電圧は５Ｖに達して
充電動作は完了される。その後、制御信号Ｓ_igが“Ｈ”
状態から“Ｌ”状態に転じ、これを受けて時刻ｔ₄にサ
ンプリングスイッチＳ_SHが導通状態から非導通状態へと
転ずると、サンプリング期間が終了されて、コンデンサ
Ｃ_SHに対する充放電経路は絶たれ、以後コンデンサＣ_SH
の端子電圧の値は、入力端子Ｔ_iに与えられるサンプル
対象電圧Ｖ_iの変化に拘らず５Ｖに保持され続けねばな
らない。

【００１２】

【発明が解決しようとする課題】しかしながら、図８に
示すように、入力段回路１を構成する差動アンプを入力
側から見た場合には、一般に僅かの寄生容量が存在す
る。この例によれば、駆動素子として機能するｐチャネ
ル型ＭＯＳトランジスタＱ₂₁のゲート・ソース（ノード
ＮＤ₁）間には寄生容量Ｃ₁が、またゲート・ドレイン
（ノードＮＤ₂）間には寄生容量Ｃ₂が存在する。その
ため、サンプリングスイッチＳ_SHが“オフ”されてサン
プリング期間が終了した時刻ｔ₄において、上述の寄生
容量Ｃ₁，Ｃ ₂に対する充電が未だ完了せずに入力段回
路１が過渡的な状態にあると、その後、サンプリング用
コンデンサＣ_SHから上述の寄生容量Ｃ₁，Ｃ₂に対する
充放電が開始されてサンプルされたコンデンサ保持電圧
は時刻ｔ₅において例えばΔＶだけ上昇して５Ｖ＋ΔＶ
となってしまい、その結果、最終的なサンプリング出力
電圧Ｖ_oの値も、５Ｖ＋ΔＶ＋Ｖ_ofs（Ｖ_ofsは入力段
と出力段を通したオフセット電圧などである）となって
出力精度が低下するという問題点があった。

【００１３】特に、この種のサンプルホールド回路を半
導体集積技術を用いて製作する場合、サンプリング用コ
ンデンサＣ_SHの大きさには制約があるため、その容量の
値はたかだか１０ｐＦ程度のものとならざるを得ないの
に対して、上述の寄生容量Ｃ ₁，Ｃ₂の値は０．１ｐＦ
程度にも達するため、上述のサンプリング用コンデンサ
Ｃ_SHから寄生容量Ｃ₁，Ｃ₂に対する充放電に起因する
コンデンサ保持電圧の変動は無視し難いという問題点が
あった。

【００１４】加えて、入力段回路１の駆動負荷となる出
力段回路２は、入力段回路１側から見た場合にはかなり
大きな負荷に相当し、かつこれが上述の寄生容量Ｃ₁，
Ｃ₂に対しては時定数増大要素として作用するため、上
述の寄生容量Ｃ₁，Ｃ₂に対する充放電の確実性を担保
するためには、当該寄生容量Ｃ₁，Ｃ₂に対する充放電
期間、すなわちサンプリング期間をより長く設定せざる
を得ず、ひいては出力応答特性を低下させるという問題
点があった。

【００１５】そこで本発明の目的は、サンプリング周波
数を低下させることなく、最終的なサンプリング出力電
圧の精度を向上させることにある。

【００１６】

【課題を解決するための手段】図１に示す本発明の原理
説明図を参照して、本発明の構成を以下に説明する。第
１の発明は、サンプリング期間にサンプリング対象電圧
により充放電されるコンデンサと、前記コンデンサの端
子電圧が入力される差動アンプからなる入力段回路と、
前記入力段回路の出力を増幅する１若しくは２段以上の
アンプからなる出力段回路とを備えたサンプルホールド
回路において、前記入力段回路と前記出力段回路との間
に、前記サンプリング期間に開状態となって入力段回路
から出力段回路を切り離すスイッチ手段を設けたことを
特徴とするものである。

【００１７】また、第２の発明は、第１の発明のサンプ
ルホールド回路において、前記入力段回路を構成する差
動アンプの正負入力端子間に、前記サンプリング期間に
閉状態となって正負入力端子を同電位とするスイッチ手
段を設けたことを特徴とするものである。

【００１８】また、第３の発明は、第１若しくは第２の
発明のサンプルホールド回路において、前記出力段回路
のバイアス電流を、当該出力段回路からサンプリング電
圧を出力させる出力期間を除き遮断する遮断手段を設け
たことを特徴とするものである。

【００１９】また、第４の発明は、第３の発明のサンプ
ルホールド回路において、前記入力段回路のバイアス電
流を、前記サンプリング期間及び前記出力段回路からサ
ンプリング電圧を出力させる出力期間を除き遮断する手
段を設けたことを特徴とするものである。

【００２０】さらに、第５の発明は、第１乃至第４の発
明のいずれかのサンプルホールド回路において、前記コ
ンデンサ、入力段回路、及び出力段回路は、半導体集積
技術を用いて製作されていることを特徴とするものであ
る。

【００２１】上記各発明は、図１の原理説明図との関係
では以下のように説明される。なお、図１（Ａ）はサン
プリング時、図１（Ｂ）はサンプリング終了時及び保持
電圧出力時における本発明に係るサンプルホールド回路
の各動作状態をそれぞれ示している。

【００２２】図１において、Ｓ_SHはサンプリングスイッ
チであって、ロジック信号である制御信号によりサンプ
リング期間に限り閉状態とされる。Ｃ_SHはサンプリング
スイッチＳ_SHを通してサンプル対象電圧Ｖ_iにより充放
電されるコンデンサである。

【００２３】Ａ₁はコンデンサＣ_SHの端子電圧が入力さ
れる差動アンプからなる入力段回路である。また、Ｃは
入力段回路Ａ₁の正側（非反転入力）端子と回路Ａ₁内
のあるノードとの間に寄生する容量である。

【００２４】Ａ₂は入力段回路Ａ₁の出力を適宜なレベ
ルまで電圧増幅する１若しくは２段以上のアンプからな
る出力段回路である。そして、サンプリングスイッチＳ
SHが開状態とされた後にあっては、コンデンサＣ_SHの保
持電圧を入力段回路Ａ₁及び出力段回路Ａ₂を通して適
宜なレベルまで増幅した後、サンプリング電圧Ｖ_oとし
て出力するようになされている。

【００２５】Ｓ₂は出力段回路Ａ₂の出力端子から入力
段回路Ａ₁の負側（非反転側）入力端子へ至る負帰還経
路に介在されたスイッチ、またＳ₃は入力段回路Ａ₁か
ら出力段回路Ａ₂の入力端子へ至る信号経路に介在され
たスイッチであり、これらのスイッチＳ₂，Ｓ₃は図示
しないロジック信号である制御信号により、図１（Ａ）
に示されるように、サンプリング動作時には開（オフ）
状態とされ、これにより入力段回路Ａ₁から出力段回路
Ａ₂が切り離される（請求項１の構成に相当する）。

【００２６】Ｓ₁は入力段回路Ａ₁を構成する差動アン
プの正負入力端子間に介在されたスイッチであり、この
スイッチＳ₁は図示しないロジック信号である制御信号
により、図１（Ａ）に示されるように、サンプリング動
作時には閉（オン）状態とされ、これにより正負（非反
転・反転）入力端子は同電位とされる（請求項２の構成
に相当する）。

【００２７】入力段回路Ａ₁及び出力段回路Ａ₂のバイ
アス電流は、図示しないロジック信号である制御信号に
より各別に通電制御可能になされており、請求項３の発
明では出力段回路Ａ₂のバイアス電流は、当該出力段回
路Ａ₂からサンプリング電圧Ｖ_oを出力させる出力期間
を除き遮断され、また請求項４の発明では請求項３の構
成に加え、入力段回路Ａ₁のバイアス電流は、前記サン
プリング期間及び前記出力段回路からサンプリング電圧
を出力させる出力期間を除き遮断される。

【００２８】

【作用】図１（Ａ）に示されるように、サンプリング動
作時にあっては、サンプリングスイッチＳ_SH及びスイッ
チＳ₁は閉状態（オン：通電状態）とされ、またスイッ
チＳ₂及びスイッチＳ₃は開状態（オフ：遮断状態）と
される。

【００２９】スイッチＳ₂及びスイッチＳ₃がオフ状態
とされると、出力段回路Ａ₂は入力段回路Ａ₁から切り
離される。すると、入力段回路Ａ₁の負荷は大幅に軽減
され、入力段回路Ａ₁の入力端子に寄生する容量Ｃへの
充放電時間が早められる。

【００３０】また、サンプリングスイッチＳ_SH及びスイ
ッチＳ₁が閉状態とされると、入力段回路Ａ₁を構成す
る差動アンプの正負両入力は同一電位とされ、これによ
り差動アンプは所謂ボルテージフォロアに類似の動作環
境に設定される。

【００３１】さらに、サンプリング動作時にあっては、
入力段回路Ａ₁のバイアス電流は正常な閉状態とされる
のに対して、出力段回路Ａ₂のバイアス電流は開状態と
され、その分だけ消費電力が低減される。それでも、コ
ンデンサＣ_SH及び寄生容量Ｃに対する充放電は正常に行
われる。

【００３２】図１（Ｂ）に示されるように、サンプリン
グ終了時及び保持電圧出力時にあっては、サンプリング
スイッチＳ_SH及びスイッチＳ₁は開状態とされ、またス
イッチＳ₂及びスイッチＳ₃は閉状態とされる。

【００３３】サンプリングスイッチＳ_SH及びスイッチＳ
₁が開状態とされた時点においては、既に、入力段回路
Ａ₁の入力端子に寄生する容量Ｃへの充放電は完了して
いるため、サンプリングスイッチＳ_SH及びスイッチＳ₁
が開状態とされたとしても、コンデンサＣ_SHから寄生容
量Ｃへの充放電は行われず、コンデンサＣ_SHの保持電圧
が変動することはない。従って、スイッチＳ₂及びスイ
ッチＳ₃が閉状態とされて、信号経路及び負帰還経路が
復旧すると、サンプル対象電圧Ｖ_iに正確に対応したサ
ンプル出力電圧Ｖ_oが得られる。

【００３４】さらに、サンプリング終了時（サンプリン
グ終了後であって、保持電圧出力までの間の意）にあっ
ては、入力段回路Ａ₁及び出力段回路Ａ₂のバイアス電
流はいずれも開状態とされその分だけ消費電力が低減さ
れる。それでも、コンデンサＣ_SHの電圧は保持され続け
る。一方、保持電圧出力状態にあっては、入力段回路Ａ
₁及び出力段回路Ａ₂のバイアス電流はいずれも閉状態
（通電状態）とされる。

【００３５】

【実施例】第１実施例第１実施例に係るサンプルホールド回路の構成図を図２
に、その回路動作を示す波形図を図３に示す。なお、こ
れらの図において、図８の従来例と同一構成部分に付い
ては同符号を付してその詳細な説明は省略する。

【００３６】図２に示すように、この実施例に係るサン
プルホールド回路は、図８に示した従来回路と同様に、
サンプリングスイッチＳ_SHを通してサンプル対象電圧Ｖ
_iにより充放電されるコンデンサＣ_SHと、コンデンサＣ
_SHの端子電圧が入力される差動アンプからなる入力段回
路１と、前記入力段回路１の出力を増幅する１若しくは
２段以上のアンプ（図では１段の場合を示す）からなる
出力段回路２とを備えている。なお、図において、Ｔ_i
はサンプル対象電圧Ｖ_iが入力される入力端子、Ｔ_oは
最終的なサンプル出力電圧Ｖ_oが出力される出力端子で
あり、またサンプリングスイッチＳ_SHはロジック信号で
ある制御信号Ｓ_ig1の“Ｈ”状態及び“Ｌ”状態に応答
して“オン”、“オフ”制御される。

【００３７】次に、従来回路と異なる部分に付いて説明
する。入力段回路１を構成する差動アンプの正側（非反
転側）入力端子（＋）と負側（反転側）入力端子（−）
との間にはスイッチ素子Ｓ₁が接続されており、このス
イッチ素子Ｓ₁はサンプリングスイッチＳ_SH制御用の信
号Ｓ_ig1と同一の制御信号に応答して“オン”、“オ
フ”するようになされている。従って、差動アンプの正
負両入力端子（＋），（−）には、サンプリングスイッ
チＳ_SHが“オン”されているサンプリング期間中に限
り、サンプル対象電圧Ｖ_iが供給されて同一電位に設定
され、これにより差動アンプはボルテージフォロワに類
似した動作状態に設定される。

【００３８】入力段回路１から出力段回路２へと信号を
伝達する信号経路にはスイッチＳ₂が接続され、また、
出力段回路２から入力段回路１へと信号を負帰還する負
帰還経路にはスイッチＳ₂が接続されている。そして、
これらのスイッチ素子Ｓ₁，Ｓ₂は、サンプリングスイ
ッチＳ_SH制御用の信号Ｓ_ig1を反転した信号に応答して
“オン”、“オフ”するようになされている。従って、
サンプリングスイッチＳ_SHが“オン”されているサンプ
リング期間中に限り、出力段回路２は入力段回路１から
電気的に切り離され、これにより入力段回路１の負荷が
軽減され、寄生容量Ｃ₁，Ｃ₂に対する充放電時間が早
められる。

【００３９】出力段回路２を構成するアンプの負荷とな
るｐチャネル型ＭＯＳトランジスタＱ₄は、以下に述べ
るように、ロジック制御信号Ｓ_igB2のオン状態とオフ状
態とにそれぞれ応答して、保持電圧出力期間にあっては
定電流源状態に、またそれ以外の期間にあってカットオ
フ状態に選択的に設定される。すなわち、高側電源ＶＤ
ＤとトランジスタＱ₄のゲートとの間には、カレントミ
ラー回路を構成するｐチャネル型ＭＯＳトランジスタＴ
_B2とロジック制御信号Ｓ_igB2で“オン”“オフ”される
ｐチャネル型ＭＯＳトランジスタＴ_O1とが並列接続され
ており、また、トランジスタＱ₄のゲートと低側電源と
の間には、ロジック制御信号Ｓ_igB2の反転信号でオンオ
フされるｐチャネル型ＭＯＳトランジスタＴ_O2と抵抗素
子Ｒ_B2とが直列接続されている。従って、ロジック制御
信号Ｓ_igB2が“Ｈ”状態になると、トランジスタＴ_O1は
オフ状態、トランジスタＴ_O2はオン状態に設定されて、
トランジスタＴ_B2，抵抗素子Ｒ_B2及びトランジスタＱ₄
からなるカレントミラー回路が形成され、これによりト
ランジスタＱ₄は定電流源状態に設定されて、出力段回
路２に対してバイアス電流が供給される。一方、ロジッ
ク制御信号Ｓ_igB2が“Ｌ”状態になると、トランジスタ
Ｔ_O1はオン状態、トランジスタＴ_O2はオフ状態に設定さ
れて、トランジスタＱ₄はカットオフ状態に設定され、
これにより出力段回路２に対するバイアス電流の供給は
遮断される。

【００４０】次に、以上の構成よりなる第１実施例回路
の動作を図３の波形図を参照して説明する。今、仮に初
期状態として、制御信号Ｓ_ig1及び制御信号Ｓ_igB2がい
ずれも“Ｌ”状態であり、また入力端子Ｔ_iにはサンプ
ル対象電圧Ｖ_iとして３Ｖが供給されているものと想定
する。この状態においては、サンプリングスイッチＳ _SH
及びスイッチＳ₁はいずれも非導通（オフ；開）状態と
なり、入力段回路１を構成する差動アンプの正側端子
（＋）には最新のサンプル時にコンデンサＣ_SHに保持さ
れたある電圧値が印加されている。また、この状態にお
いては、スイッチＳ₂及びＳ₃はいずれも導通（オン；
閉）状態となり、出力段回路２は入力段回路１に接続さ
れた状態となる。さらに、制御信号Ｓ_igB2が“Ｌ”状態
であることから、これを受けて出力段回路２のトランジ
スタＱ₄がカットオフ状態に設定されて、出力段回路２
に対するバイアス電流の供給が遮断されており、そのた
め、出力段回路２からの出力電圧Ｖ_oは不安定な状態に
ある。

【００４１】このような初期状態において、時刻ｔ₁₁に
サンプル対象電圧Ｖ_iの値が３Ｖから５Ｖへと変化し、
その後、時刻ｔ₁₂に制御信号Ｓ_ig1が“Ｌ”状態から
“Ｈ”状態へと転じてサンプリングスイッチＳ_SHが非導
通（オフ）状態から導通（オン）状態へと転ずると、サ
ンプリングスイッチＳ_SHの“オン”によりサンプリング
期間が開始されて、コンデンサＣ_SHは新たなサンプル対
象電圧である５Ｖへ向けて充電され始め、同時にスイッ
チＳ₁の“オン”により差動アンプの正負両入力端子の
電位は同電位（Ｖ_i）となり、差動アンプはボルテージ
フォロワに類似した動作環境に設定される。一方、制御
信号Ｓ_ig1が“Ｌ”状態から“Ｈ”状態へと転ずると、
スイッチＳ₂及びＳ₃は導通状態から非導通状態へと切
り替わるため、出力段回路２は入力段回路１から切り離
され、入力段回路１の負荷が大幅に軽減される。そのた
め、入力段回路１を構成する差動アンプの正側入力端子
（＋）の寄生容量Ｃ₁，Ｃ₂に対する充電時間は早めら
れ、従来に比べて短時間のうちに充電を完了して、入力
段回路１は安定状態に遷移する。その後、制御信号Ｓ
_ig1が“Ｈ”状態から“Ｌ”状態に転じ、これを受けて
時刻ｔ₁₄にサンプリングスイッチＳ_SHが導通状態から非
導通状態へと転ずると、サンプリング期間が終了され
て、コンデンサＣ_SHに対する充放電経路は絶たれる。従
来回路の場合とは異なり、本実施例の場合には充放電経
路が断たれた時点においては、既に寄生容量Ｃ₁，Ｃ₂
に対する充電は完了されているため、時刻ｔ₁₄の直後に
差動アンプの正側端子電圧が変動することはない。その
後、時刻ｔ₁₅において、制御信号Ｓ_ig _B2が“Ｌ”状態か
ら“Ｈ”状態に転ずると、出力段回路２に対するバイア
ス電流の供給が行われて、保持電圧出力期間が開始され
る。その結果、コンデンサＣ_SHの保持電圧は入力段回路
１及び出力段回路２を通して入力段に負帰還されて、出
力端子Ｔ_oから出力電圧Ｖ_oとして外部へと出力され
る。

【００４２】本実施例によれば、この保持電圧出力期間
を除いて、出力段回路２に対するバイアス電流の供給は
遮断されているため、その分だけ回路全体としての消費
電力が軽減される。加えて、入力段回路１を構成する差
動アンプの寄生容量Ｃ₁，Ｃ ₂に対する充電は速やかに
行われ、そのため、サンプリング期間を短縮することも
できる。第２実施例次に、第２実施例に係るサンプルホールド回路の構成図
を図４に、その回路動作を示す波形図を図５に示す。な
お、これらの図において、図２，図３の第１実施例と同
一構成部分に付いては同符号を付してその詳細な説明は
省略する。

【００４３】本第２実施例では、トランジスタＱ₄に代
えて、トランジスタＱ₅を強制的に“オフ”させること
により、出力段回路２に対するバイアス電流の供給を遮
断している。すなわち、出力段回路２を構成するアンプ
の駆動素子であるｎチャネル型ＭＯＳトランジスタＱ₅
のゲートと低側電源との間にはスイッチ素子Ｓ₄が接続
されており、このスイッチ素子Ｓ₄は制御信号Ｓ_ig2の
“Ｌ”及び“Ｈ”に応答して“オン”、“オフ”するよ
うになされている。なお、ｐチャネル型ＭＯＳトランジ
スタＱ₄については、従来例と同様であって、ｐチャネ
ル型ＭＯＳトランジスタＴ_B2及び抵抗素子Ｒ_B2と協働し
てカレントミラー回路を常時形成しており、その為定電
流源として機能している。

【００４４】次に、以上の構成よりなる第２実施例回路
の動作を図５の波形図を参照して説明する。なお、初期
状態、サンプリング期間及びサンプリング期間終了後で
あって保持電圧出力に至る過程の信号の流れについて
は、第１実施例と同様であるため説明は省略する。

【００４５】図５において、時刻ｔ₂₅の直前に制御信号
Ｓ_ig2の値が“Ｌ”であるとすると、スイッチ素子Ｓ₄
はオン状態であり、ｎチャネル型ＭＯＳトランジスタＱ
₅のゲート電位が強制的に低側電源電圧へと引き下げら
れることにより、トランジスタＱ₅は強制的にカットオ
フされ、出力段回路２に対するバイアス電流の供給は遮
断されている。時刻ｔ₂₅に制御信号Ｓ_ig2の値が“Ｌ”
から“Ｈ”に転ずると、スイッチ素子Ｓ₄はオフ状態に
なり、ｎチャネル型ＭＯＳトランジスタＱ₅のゲート電
極には、入力段回路１からの出力電圧が供給されること
により、バイアス電流が供給される。従って、この第２
実施例においても、出力段回路２に対するバイアス電流
の供給は、保持電圧出力期間を除き遮断され、その分だ
け消費電力が軽減される。第３実施例次に、第３実施例に係るサンプルホールド回路の構成図
を図６に、その回路動作を示す波形図を図７に示す。な
お、これらの図において、図２，図３の第１実施例と同
一構成部分に付いては同符号を付してその詳細な説明は
省略する。

【００４６】本第３実施例では、トランジスタＱ₄のみ
ならず、トランジスタＱ₁についても強制的にオフさせ
ることにより、出力段回路２に対するバイアス電流の供
給のみならず、入力段回路１に対するバイアス電流の供
給までもを遮断するようにしている。すなわち、すなわ
ち、高側電源ＶＤＤとトランジスタＱ₁のゲートとの間
には、カレントミラー回路を構成するｐチャネル型ＭＯ
ＳトランジスタＴ_B1とロジック制御信号Ｓ_igB1で“オ
ン”、“オフ”されるｐチャネル型ＭＯＳトランジスタ
Ｔ_I1とが並列接続されており、また、トランジスタＱ₁
のゲートと低側電源との間には、ロジック制御信号Ｓ
_igB1の反転信号で“オン”、“オフ”されるｐチャネル
型ＭＯＳトランジスタＴ_I2と抵抗素子Ｒ_B1とが直列接続
されている。従って、ロジック制御信号Ｓ_igB1が“Ｈ”
状態になると、トランジスタＴ_I1はオフ状態、トランジ
スタＴ_I2はオン状態に設定されて、トランジスタＴ_B1抵
抗素子Ｒ_B1及びトランジスタＱ₁からなるカレントミラ
ー回路が形成され、これによりトランジスタＱ₁は定電
流源状態に設定されて、入力段回路１に対してバイアス
電流が供給される。一方、ロジック制御信号Ｓ_igB1が
“Ｌ”状態になると、トランジスタＴ_I1はオン状態、ト
ランジスタＴ_I2はオフ状態に設定されて、トランジスタ
Ｑ₁はカットオフ状態に設定され、これにより入力段回
路２に対するバイアス電流の供給は遮断される。

【００４７】次に、以上の構成よりなる第３実施例回路
の動作を図７の波形図を参照して説明する。なお、初期
状態、サンプリング期間、サンプリング期間終了後であ
って保持電圧出力に至る期間、及び保持電圧出力期間の
信号の流れについては、第１実施例と同様であるため説
明は省略する。

【００４８】図７において、時刻ｔ₃₂にサンプリング期
間が開始されると、これと略同時に、制御信号Ｓ_igB1の
値も“Ｌ”から“Ｈ”へと転じ、これを受けてトランジ
スタＱ₁が“オン”されることにより、入力段回路１に
対するバイアス電流の供給が開始される。その後、時刻
ｔ₃₄にサンプリング期間が終了すると、これと略同時
に、制御信号Ｓ_igB1の値も“Ｈ”から“Ｌ”へと復帰
し、これを受けてトランジスタＱ₄は再びカットオフ状
態となり、入力段回路１に対するバイアス電流の供給は
遮断される。さらに、時刻ｔ₃₅に保持電圧出力期間が開
始されると、これと略同時に、制御信号Ｓ_igB1の値も
“Ｌ”から“Ｈ”へと転じ、これを受けてトランジスタ
Ｑ₁が“オン”されることにより、入力段回路１に対す
るバイアス電流の供給が開始される。

【００４９】本第３実施例によれば、出力段回路２に対
するバイアス電流の供給を保持電圧出力期間を除き遮断
したのみならず、入力段回路１に対するバイアス電流の
供給についても、サンプリング期間及び保持電圧出力期
間を除き遮断したため、一層の消費電力低減効果を得る
ことができる。この第３実施例において、サンプリング
期間の終了から保持電圧出力期間の開始までの期間は、
入力段回路１及び出力段回路２の双方のバイアス電流を
遮断しているが、この間にコンデンサＣ_SHの電荷に変化
が生じないことは言うまでもない。

【００５０】なお、以上の各実施例回路は半導体集積技
術を用いかつ基板をＰ型として構成されたが、かつ基板
をＮ型として各トランジスタの導電型をｐ型とｎ型とで
取り替えても構成できることは勿論である。また、以上
のサンプルホールド回路は、液晶表示装置のデータバス
を駆動するドライバのサンプリング回路等として好適な
ものである。

【００５１】

【発明の効果】本発明によれば、この種のサンプルホー
ルド回路において、サンプリング周波数を低下させるこ
となく、最終的なサンプリング出力電圧の精度を向上さ
せ、しかも消費電力を低減させることができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】第１実施例に係るサンプルホールド回路の構成
図である。

【図３】第１実施例に係るサンプルホールド回路の動作
を示す波形図である。

【図４】第２実施例に係るサンプルホールド回路の構成
図である。

【図５】第２実施例に係るサンプルホールド回路の動作
を示す波形図である。

【図６】第３実施例に係るサンプルホールド回路の構成
図である。

【図７】第３実施例に係るサンプルホールド回路の動作
を示す波形図である。

【図８】従来のサンプルホールド回路の構成図である。

【図９】従来のサンプルホールド回路の動作を示す波形
図である。

【符号の説明】

Ａ₁…入力段回路Ａ₂…出力段回路Ｖ_i…サンプル対象電圧Ｖ_o…サンプル出力電圧Ｓ_SH…サンプリングスイッチＳ₁〜Ｓ₃…スイッチ素子Ｃ_SH…コンデンサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者中林謙一神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】サンプリング期間にサンプリング対象電
圧により充放電されるコンデンサ（Ｃ_SH）と、前記コン
デンサの端子電圧が入力される差動アンプからなる入力
段回路（Ａ₁）と、前記入力段回路の出力を増幅する１
若しくは２段以上のアンプからなる出力段回路（Ａ₂）
とを備えたサンプルホールド回路において、前記入力段回路と前記出力段回路との間に、前記サンプ
リング期間に開状態となって入力段回路から出力段回路
を切り離すスイッチ手段（Ｓ₂，Ｓ₃）を設けたことを
特徴とするサンプルホールド回路。
【請求項２】前記入力段回路を構成する差動アンプの
正負入力端子間に、前記サンプリング期間に閉状態とな
って正負入力端子を同電位とするスイッチ手段（Ｓ₁）
を設けたことを特徴とする請求項１に記載のサンプルホ
ールド回路。
【請求項３】前記出力段回路のバイアス電流を、当該
出力段回路からサンプリング電圧を出力させる出力期間
を除き遮断する手段（Ｔ_O1，Ｔ_O2）を設けたことを特徴
とする請求項１若しくは請求項２に記載のサンプルホー
ルド回路。
【請求項４】前記サンプリング期間及び前記出力段回
路からサンプリング電圧を出力させる出力期間を除き、
前記入力段回路のバイアス電流を遮断する遮断手段（Ｔ
_I1，Ｔ_I2）を設けたことを特徴とする請求項３に記載の
サンプルホールド回路。