JPH0744628B2 - イメージセンサ駆動方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はイメージリーダやOCR等に用いられるCCD等のイ
メージセンサ駆動方法に関するものである。

〔従来の技術〕

CCD等のイメージセンサは、通常各画素から均一な出力
を得るため、各画素に対する有効画素出力の前後にダミ
ー画素と呼ばれる無効な画素の出力が現れる。尚、上記
従来技術に関連するものとして、特開昭61−161580号公
報に開示された発明が存在する。

〔発明が解決しようとする課題〕

他方、多数のチップから構成される密着形イメージセン
サを駆動する場合、イメージセンサから出力される信号
の処理（画像処理）を容易にする目的から、各チップか
ら有効画素出力を連続して取り出す必要がある。このた
め、従来技術においては、先行するチップのダミー画素
出力タイミングを定めるシフト信号と後続するチップの
有効画素出力タイミングを定めるシフト信号は、一部オ
ーバラップすることになる。従って、密着形イメージセ
ンサでは、シフト信号に基づく影響がCCD等のイメージ
センサ出力にノイズとして現れることになる。

即ち、有効画素出力を取り出しているチップ以外のチッ
プのシフト信号が起動・停止を行うことは、有効画素出
力を取り出しているチップの出力ラインとの間に、いわ
ゆるクロストーク現象を生じさせ、該出力に大きな影響
を与え、イメージセンサ出力のS/N比の低下の原因とな
っていた。ここで、クロストーク現象とは、有効画素出
力を取り出しているチップ以外のチップのシフト信号に
起因して、有効画素出力を取り出しているチップの出力
ラインに相互誘導によりノイズが重畳されたり、有効画
素出力を取り出しているチップ以外のチップのシフト信
号及び配線パターン間の静電容量に起因して、有効画素
出力を取り出しているチップの出力ラインに電流 Ｃ・（dv/dt）（但し、Ｃは配線パターン間静電容量、
ｖは有効画素出力を取り出しているチップ以外のチップ
のパルス状のシフト信号、ｔは時間）が流れる現象をい
う。

また、密着形のイメージセンサにおいては、多数のチッ
プを銀ペースト等を用いて共通の基板上にダイ・ボンデ
ィング（die bonding）して搭載している。このため、
有効画素出力を取り出しているチップ以外のチップのシ
フト信号が起動・停止を行うことは、有効画素出力を取
り出しているチップの出力ラインに微妙な影響を与え、
イメージセンサ出力のS/N比を低下させる原因となって
いた。詳しく説明すると、上記シフト信号はパルス信号
であり、CCDのチップ内に供給されが、このとき、全チ
ップに共通なインピーダンス（ダイ・ボンディングに起
因する布線のインピーダンス等）を通るので、有効画素
出力を取り出しているチップの出力が浮き上がり、S/N
比を低下させていた。

さらに、従来技術においては、先行するチップにダミー
画素出力用のシフト信号を出力しつつ、目的のチップに
有効画素出力用のシフト信号を出力して有効画素出力を
取り出した場合、アンプ等を実装した回路基板上でダミ
ー画素出力と有効画素出力とがクロストーク現象を起こ
さないように、回路基板上で工夫を施す必要があった。

上記したダミー画素出力の影響をなくすため、先行する
チップのダミー画素に対するシフト信号と、有効画素出
力に対するシフト信号がオーバラップしないようにし、
更に有効画素出力だけを特定のタイミングでサンプル／
ホールドする回路を設け、有効画素出力の切り出しを行
う方法も考えられる。しかし、装置が複雑化すると共
に、高価になるという問題点がある。

この発明は、上記した従来技術の問題点に鑑みなされた
もので、先行するチップのシフト信号の影響をなくして
イメージセンサ出力のS/N比を向上させると共に、アン
プ等を実装した回路基板上でダミー画素出力と有効画素
出力とがクロストーク現象を起こさないように回路基板
上で工夫を施す必要をなくし、さらに装置を複雑化する
ことなく安価に実現できるイメージセンサ駆動方法を提
供することにある。

〔課題を解決するための手段〕

本発明のイメージセンサ駆動方法は、多数チップのCCD
から構成される密着形のイメージセンサに適用されるも
のであり、駆動周期の最初に全てのチップに対してトラ
ンスファ信号を出力して受光部に蓄積された電荷を信号
転送機構に移動させ、次に全てのチップに対して前期ダ
ミー画素出力用のシフト信号を出力して無効なダミー画
素出力をセンサ出力とし、次に各チップに順次有効画素
出力用のシフト信号を互いにオーバラップすることなく
連続して出力して、各チップの有効画素出力をセンサ出
力とし、最終チップに対するシフト信号の出力が終了し
た後、全てのチップに対して後期ダミー画素出力用のシ
フト信号を出力することを特徴としている。

〔作用〕

この発明によれば、ダミー画素の出力を得るための駆動
タイミングを有効画素の出力を得るためのタイミングと
分離しているため、有効画素出力中にダミー画素駆動の
ためのシフト信号が起動・停止することは無くなり、ダ
ミー画素出力用のシフト信号の影響は無くなる。したが
って、有効画素出力は前記クロストーク等の影響を受け
ることがなくなり、クロストーク等に起因するS/N比の
低下を有効に防止でき、良好な画像品質を得ることが可
能になる。さらに、アンプ等を実装した回路基板上にお
いて、ダミー画素出力と有効画素出力とが同一タイミン
グで出力されることがないため、両者が前記回路基板上
でクロストーク現象を起こさないようにする工夫が不要
になる。

〔実施例〕

以下、添付の図面に示す実施例により、更に詳細に本発
明について説明する。

第１図はこの発明のイメージセンサ駆動方法を実行する
装置の一例を示すブロック図である。図示するように、
入射光はレンズ１を介してイメージセンサ２の受光部３
に照射される。この実施例における密着形のイメージセ
ンサ２は、図示するように互いに密着して形成された３
つのチップa,b,cから構成され、各チップa,b,cは受光部
3a,3b,3cを有している。受光部3a,3b,3cは、レンズ１か
ら入射された光の強弱に応じた信号をイメージセンサ２
に対して出力する。イメージセンサ２の出力は、マルチ
プレクサ４に出力されて合成される。マルチプレクサ４
はアンプ６へ画像信号を出力し、アンプ６の出力として
センサ出力が形成される。また、タイミング発生回路５
は、イメージセンサ２の各チップa,b,cに対してトラン
スファ信号７とシフト信号８を出力し、マルチプレクサ
４に対してマルチプレクサ信号９を出力する。

第２図は、各チップに対する上記トランスファ信号７と
シフト信号８及び各チップの出力信号の出力タイミング
を示すタイムチャートである。第２図に示すように、こ
の実施例では、各チップa,b,cに対してトランスファ信
号７が出力される。これによって、受光部3a,3b,3cに蓄
積された電荷がセンサ内の信号転送機構にトランスファ
される。

次に、各チップa,b,cの有する前部のダミー画素数に応
じたシフト信号８がタイミグ発生回路５から各チップa,
b,cに対して出力される。これにより、各チップa,b,cの
出力信号として、有効画素出力に先立って、前部ダミー
画素出力が現れる。

次に、タイミング発生回路５は、チップａに対して有効
画素出力のためのシフト信号８を出力する。この時、チ
ップb,cに対するシフト信号８は出力されない。従っ
て、図示するように、チップａの出力信号として有効画
素出力が現れる。

タイミング発生回路５は、チップａの有効画素出力が終
了した時点で、チップａに対するシフト信号８の出力を
停止し、続いてチップｂに対するシフト信号８の出力を
開始する。これにより、チップｂの出力信号として有効
画素出力が現れる。同様に、チップｂの有効画素出力が
終了した時点で、チップｂに対するシフト信号８の出力
を停止し、続いてチップｃに対するシフト信号８の出力
を開始する。これにより、チップｃの出力信号として有
効画素出力が現れる。

このように、チップ数に応じて順次シフト信号の起動・
停止を行うが、連続する２つのチップに亙ってシフト信
号８がオーバラップすることは防止される。

最終のチップｃが有効画素の出力を終了した後、タイミ
ング発生回路５は後期ダミー画素数に対応するシフト信
号８を各チップa,b,cに対して発行し、各チップa,b,cの
転送機構内部をクリアする。

また、マルチプレクサ４は、タイミング発生回路５から
出力されるマルチプレクサ信号９を受けて、各チップa,
b,cから出力される有効画素出力を接続して、１つの信
号にするものである。従って、アンプ６から出力される
センサ出力は、あたかも１つもチップから構成されたイ
メージセンサから出力されたような連続した出力にな
る。

上記の実施例においては、チップが３つのイメージセン
サを例にして説明したが、言うまでもなく、この発明は
任意のチップ数のイメージセンサに適用することができ
る。

上記した実施例によれば、各チップに対するシフト信号
が有効画素出力時にオーバラップしないため、前記クロ
ストーク等の影響を無くすことができる。このため、有
効画素出力にスパイク状のノイズが発生することを防止
することができ、前記クロストーク等の影響が除去され
た分だけS/N比を向上させた有効画素出力を得ることが
できる。

〔発明の効果〕

本発明によれば、有効画素出力を取り出しているチップ
とそれ以外のチップとの間のクロストーク現象等に起因
するノイズを除去することができるため、複数チップか
ら構成されたイメージセンサの有効画素の連続した出力
を、上記クロストーク等に起因するノイズを除去した分
だけ向上したS/N比で取り出すことが可能となり、高画
質のイメージスキャナ、認識精度の高いOCR装置が得ら
れる。また、本発明によれば、アンプ等を実装した回路
基板上において、ダミー画素出力と有効画素出力とが同
一タイミングで出力されることがないため、前記回路基
板上で両者がクロストーク現象を起こさないようにする
工夫が不要になる。また本発明を用いない方法として考
えられる有効画素出力に対する特定タイミングでのサン
プル／ホールド回路の付加による切り出しを行なう場合
に比し、高価な高速サンプル／ホールド回路が不要とな
るため、低価格化が可能となる他、CCD駆動タイミング
発生を兼ねた画像処理用ICのように必要なサンプル／ホ
ールドタイミングの得られにくい場合にも有効である。

【図面の簡単な説明】

第１図はこの発明のイメージセンサ駆動方法を実行する
イメージセンサ装置の一例を示すブロック図、第２図は
第１図に示すイメージセンサ装置の動作を説明するため
のフローチャートである。 ２……イメージセンサ、3a,3b,3c……受光部、４……マ
ルチプレクサ、５……タイミング発生回路、６……アン
プ、７……トランスファ信号、８……シフト信号、９…
…マルチプレクサ信号。

Claims (1)

【特許請求の範囲】
1. 【請求項１】多数チップのCCDから構成される密着形の
   イメージセンサの駆動方法であって、駆動周期の最初に
   全てのチップに対してトランスファ信号を出力して受光
   部に蓄積された電荷を信号転送機構に移動させ、次に全
   てのチップに対して前期ダミー画素出力用のシフト信号
   を出力して無効なダミー画素出力をセンサ出力とし、次
   に各チップに順次有効画素出力用のシフト信号を互いに
   オーバラップすることなく連続して出力して、各チップ
   の有効画素出力をセンサ出力とし、最終チップに対する
   シフト信号の出力が終了した後、全てのチップに対して
   後期ダミー画素出力用のシフト信号を出力することを特
   徴とするイメージセンサ駆動方法。