JPH0741655U - Image processing device - Google Patents

Image processing device

Info

Publication number
JPH0741655U
JPH0741655U JP7239293U JP7239293U JPH0741655U JP H0741655 U JPH0741655 U JP H0741655U JP 7239293 U JP7239293 U JP 7239293U JP 7239293 U JP7239293 U JP 7239293U JP H0741655 U JPH0741655 U JP H0741655U
Authority
JP
Japan
Prior art keywords
bit
register
bit plane
input
multiplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7239293U
Other languages
Japanese (ja)
Inventor
徹也 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP7239293U priority Critical patent/JPH0741655U/en
Publication of JPH0741655U publication Critical patent/JPH0741655U/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)

Abstract

(57)【要約】 【目的】 本考案は、一つのビットプレーンに書き込ま
れたデータを、別のビットプレーンに移す場合、効率良
く移す回路を実現することを目的としている。 【構成】 複数あるビットプレーンの各アドレスのデー
タを読み込む入力レジスタを設け、その出力をマルチプ
レクサに入力し、移そうとするビットを選択する。選択
された1ビットは全てのビットプレーンの書き込み入力
端子に入力される。ビットプレーンへの書き込みは、書
き込み信号がレジスタによりマスク制御され、書き込み
信号を与えたビットプレーンにのみ、実際の書き込みが
行われる。以上の回路により、一つのビットプレーンの
内容を別のビットプレーンに書き込むことができる。
(57) [Summary] [Object] An object of the present invention is to realize a circuit that efficiently transfers data written in one bit plane to another bit plane. [Structure] An input register for reading data at each address of a plurality of bit planes is provided, and its output is input to a multiplexer to select a bit to be transferred. The selected 1 bit is input to the write input terminals of all bit planes. When writing to the bit plane, the write signal is mask-controlled by the register, and the actual writing is performed only to the bit plane to which the write signal is applied. With the above circuit, the contents of one bit plane can be written in another bit plane.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

この考案は、各ビットプレーンのデータを別のビットプレーンに短時間で転送 する機能を持った画像処理装置に関するものである。 The present invention relates to an image processing apparatus having a function of transferring data of each bit plane to another bit plane in a short time.

【0002】[0002]

【従来の技術】[Prior art]

画像データを取得し記憶する場合、画像を縦横に分割し、分割された各1点を 1ビットまたは複数ビットで明るさや色調を現し記憶する。画像データの取得は 、分割された全ての点について行われ、各ビットは面データとして記憶され、そ の各面をビットプレーン11と呼ぶ。 図2では特に1ビットで表現できる2値画像について説明する。ここで、ビッ トプレーン1から8に、それぞれ2値画像が格納されるとする。そして、ビット プレーン1の画像データを未使用のビットプレーン7に移し、ビットプレーン1 を別の目的に使用する場合を考える。この操作を実行する従来の回路ブロックを 図3に示す。図3では8枚のビットプレーン11があり、各ビットプレーン11 から読みだしたビットデータ1から8が入力データレジスタ12に格納されてい る。入力データレジスタ12は、入力データとしてビットプレーン1から8に1 対1で直結され、書き込みデータとなっている。ビットプレーン1から8への書 き込みは、書き込み信号14にG1からG8のマスクゲートがあり、レジスタC 13の設定によって書き込み信号がビットプレーン11に入力し、メモリへの書 き込みが実行される。 従来回路では、ビットプレーン1の2値画像をビットプレーン7に移すために は、図4のように、ビットプレーン1のデータを1ビットごと入力データレジス タ12に読みだし、入力データレジスタ12でビット1からビット7へのシフト 動作をさせ、その後、レジスタC13の設定によりビット7の書き込みを有効に し、ビット7に対応したビットプレーン7へ1ビットごとデータを書き込む。 When image data is acquired and stored, the image is divided vertically and horizontally, and each divided point represents the brightness and color tone with 1 bit or a plurality of bits and is stored. Image data is obtained for all the divided points, each bit is stored as surface data, and each surface is called a bit plane 11. In FIG. 2, a binary image that can be represented by 1 bit will be described. Here, it is assumed that binary images are stored in the bit planes 1 to 8, respectively. Then, consider a case where the image data of the bit plane 1 is transferred to an unused bit plane 7 and the bit plane 1 is used for another purpose. A conventional circuit block that performs this operation is shown in FIG. In FIG. 3, there are eight bit planes 11, and the bit data 1 to 8 read from each bit plane 11 are stored in the input data register 12. The input data register 12 is directly connected to the bit planes 1 to 8 as input data on a one-to-one basis and serves as write data. Writing to the bit planes 1 to 8 has mask gates G1 to G8 in the write signal 14, and the write signal is input to the bit plane 11 according to the setting of the register C 13 and writing to the memory is executed. R. In the conventional circuit, in order to transfer the binary image of the bit plane 1 to the bit plane 7, as shown in FIG. 4, the data of the bit plane 1 is read bit by bit into the input data register 12 and the input data register 12 is used. A shift operation from bit 1 to bit 7 is performed, and then writing of bit 7 is enabled by setting the register C13, and data is written bit by bit to the bit plane 7 corresponding to bit 7.

【0003】[0003]

【考案が解決しようとする課題】 従来の回路で、一つのビットプレーンに書き込まれた2値画像を、別のビット プレーンに移す場合、入力データレジスタで移したいビットプレーンにシフト動 作をする必要があり、ビットプレーン全体に対して同じ動作を繰り返すため、時 間がかかり効率が悪い。 この考案の課題は、一つのビットプレーンに書き込まれたデータを、効率よく 別のビットプレーンに移す回路を実現することである。In the conventional circuit, when a binary image written in one bit plane is moved to another bit plane, it is necessary to perform a shift operation to the bit plane to be moved in the input data register. Since the same operation is repeated for the entire bit plane, it takes time and is inefficient. An object of the present invention is to realize a circuit that efficiently transfers data written in one bit plane to another bit plane.

【0004】[0004]

【課題を解決するための手段】[Means for Solving the Problems]

複数あるビットプレーン11の各アドレスのデータを読み込む入力データレジ スタ12を設ける。入力データレジスタ12の出力は、各ビットごとにマルチプ レクサA16とマルチプレクサB17に入力する。マルチプレクサAに入力した 各ビットの中から1ビットが、レジスタA18によって選択される。レジスタA 18によって選択された1ビットは、マルチプレクサB17の各ビットの一方の 入力端子に入力する。また、マルチプレクサB17の各ビットのもう一つの入力 には、それぞれに対応した入力データレジスタ12の各ビットの出力が入力し、 マルチプレクサBの入力のどちらを選択するかは、レジスタB19によって決ま る。マルチプレクサB17の出力は各ビットごとに対応するビットプレーン11 の入力端子に接続する。ビットプレーン11への書き込みは、書き込み信号14 がレジスタC13によってマスク制御され、書き込み信号を与えたビットプレー ン11にのみ、実際の書き込みが行われる。以上の回路により、一つのビットプ レーン11の内容を別のビットプレーン11に書き込むことができる。 An input data register 12 for reading data at each address of a plurality of bit planes 11 is provided. The output of the input data register 12 is input to the multiplexer A16 and the multiplexer B17 for each bit. One bit of each bit input to the multiplexer A is selected by the register A18. The 1 bit selected by the register A 18 is input to one input terminal of each bit of the multiplexer B17. The output of each bit of the corresponding input data register 12 is input to the other input of each bit of the multiplexer B17, and which of the inputs of the multiplexer B is selected is determined by the register B19. The output of the multiplexer B17 is connected to the input terminal of the bit plane 11 corresponding to each bit. In the writing to the bit plane 11, the write signal 14 is mask-controlled by the register C13, and the actual writing is performed only to the bit plane 11 to which the write signal is given. With the above circuit, the contents of one bit plane 11 can be written in another bit plane 11.

【0005】[0005]

【実施例】【Example】

図1に本考案のブロック図を示す。まず、移動前のビットプレーン1から8の データを入力データレジスタ12に読み出す。入力データレジスタ12のビット 1から8のデータはマルチプレクサA16とマルチプレクサB17に入力する。 マルチプレクサA16はレジスタA18の内容により8入力より1出力が選択さ れる。そして、マルチプレクサA16の出力は、8個ある2入力1出力のマルチ プレクサB17の入力aに入力し、レジスタB19によってaまたはbの入力が 選択される。マルチプレクサB17のb入力には入力データレジスタ12のビッ ト1から8がそれぞれ入力する。マルチプレクサB17の出力は、ビットプレー ン1から8の書き込みデータ入力に入力する。ビットプレーンへの書き込みは書 き込み信号14をレジスタC13の内容でマスクし、実際の書き込みビットプレ ーンが決まる。 例えば、ビットプレーン1の画像データをビットプレーン7に移動する場合、 次の操作をする。まず、全ビットプレーンの1アドレスのデータを入力データレ ジスタ12に読み込む。次に、マルチプレクサA16の入力aをレジスタA18 で選択しマルチプレクサB17のa入力に出力する。レジスタB19は、マルチ プレクサB17のa入力を選択し、ビットプレーン1のデータを全ビットプレー ンの入力端子に与える。レジスタC13は、書き込むビットプレーン7を選択し 、書き込み信号14がビットプレーン7にのみ入力され、ビットプレーン1の1 アドレスのデータが、ビットプレーン7の同一アドレスに書き込まれる。レジス タA18、レジスタB19、レジスタC13を同様に設定して、1画面全体のア ドレスについてビットプレーン11の読みだし書き込みを実行することで、ビッ トプレーン1の画像データをビットプレーン7に移すことができる。 FIG. 1 shows a block diagram of the present invention. First, the data of the bit planes 1 to 8 before the movement is read to the input data register 12. The data of bits 1 to 8 of the input data register 12 are input to the multiplexer A16 and the multiplexer B17. The multiplexer A16 selects one output from eight inputs according to the contents of the register A18. Then, the output of the multiplexer A16 is input to the input a of the eight 2-input 1-output multiplexer B17, and the input a or b is selected by the register B19. Bits 1 to 8 of the input data register 12 are input to the input b of the multiplexer B17. The output of the multiplexer B17 is input to the write data inputs of bit planes 1-8. When writing to the bit plane, the write signal 14 is masked by the contents of the register C13 to determine the actual write bit plane. For example, when moving the image data of the bit plane 1 to the bit plane 7, the following operation is performed. First, the data of one address of all bit planes is read into the input data register 12. Next, the input a of the multiplexer A16 is selected by the register A18 and output to the a input of the multiplexer B17. The register B19 selects the a input of the multiplexer B17, and supplies the data of bit plane 1 to the input terminals of all bit planes. The register C13 selects the bit plane 7 to be written, the write signal 14 is input only to the bit plane 7, and the data of one address of the bit plane 1 is written to the same address of the bit plane 7. By setting the register A18, the register B19, and the register C13 in the same manner, and reading and writing the bit plane 11 for the address of the entire screen, the image data of the bit plane 1 can be moved to the bit plane 7. it can.

【0006】[0006]

【考案の効果】[Effect of device]

以上説明した回路構成により、各レジスタを設定し、全アドレスに対して読み だし書き込みを繰り返すだけで、あるビットプレーンのデータを、別のビットプ レーンに入力データレジスタでのシフト操作をすることなく、容易に短時間で移 すことができ有用である。 With the circuit configuration described above, by setting each register and repeating reading and writing for all addresses, it is possible to shift the data of one bit plane to another bit plane without shifting the input data register. It is useful because it can be easily transferred in a short time.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案のブロック図である。FIG. 1 is a block diagram of the present invention.

【図2】ビットプレーン移動の概念図である。FIG. 2 is a conceptual diagram of bit plane movement.

【図3】従来のビットプレーン書き込みのブロック図で
ある。
FIG. 3 is a block diagram of conventional bit plane writing.

【図4】従来のビットプレーン移動の方法図である。FIG. 4 is a diagram illustrating a conventional method of moving a bit plane.

【符号の説明】[Explanation of symbols]

11 ビットプレーン 12 入力データレジスタ 13 レジスタC 14 書き込み信号 15 マスクゲート 16 マルチプレクサA 17 マルチプレクサB 18 レジスタA 19 レジスタB 11 bit plane 12 input data register 13 register C 14 write signal 15 mask gate 16 multiplexer A 17 multiplexer B 18 register A 19 register B

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 画像処理装置の中のビットプレーンのデ
ータを別のビットプレーンに移す回路において、 全ビットプレーン(11)の各アドレスのデータを読み
込む入力データレジスタ(12)を設け、 入力データレジスタ(12)の中の1ビットを、レジス
タA(18)で選択するマルチプレクサA(16)を設
け、 マルチプレクサA(16)の出力、または、入力データ
レジスタ(12)をレジスタB(19)で選択するマル
チプレクサB(17)を設け、 書き込み信号(14)をビットプレーン(11)に入力
するか入力しないかを制御するレジスタC(13)を設
け、 以上の回路を具備した画像処理装置。
1. A circuit for transferring data of a bit plane in an image processing device to another bit plane, wherein an input data register (12) for reading data of respective addresses of all bit planes (11) is provided, and the input data register is provided. A multiplexer A (16) for selecting 1 bit in (12) by a register A (18) is provided, and an output of the multiplexer A (16) or an input data register (12) is selected by a register B (19). An image processing apparatus including a multiplexer B (17) for controlling the write signal (14) and a register C (13) for controlling whether or not the write signal (14) is input to the bit plane (11).
JP7239293U 1993-12-15 1993-12-15 Image processing device Pending JPH0741655U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7239293U JPH0741655U (en) 1993-12-15 1993-12-15 Image processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7239293U JPH0741655U (en) 1993-12-15 1993-12-15 Image processing device

Publications (1)

Publication Number Publication Date
JPH0741655U true JPH0741655U (en) 1995-07-21

Family

ID=13487964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7239293U Pending JPH0741655U (en) 1993-12-15 1993-12-15 Image processing device

Country Status (1)

Country Link
JP (1) JPH0741655U (en)

Similar Documents

Publication Publication Date Title
JPH0361276B2 (en)
US4967274A (en) Image data conversion device
JPS5926031B2 (en) memory element
JPH0741655U (en) Image processing device
JP4723334B2 (en) DMA transfer system
JP2558701B2 (en) Data transfer device
JP2610817B2 (en) Address generator
JPS6274126A (en) Delay stage number variable line buffer
JPS6411991B2 (en)
JPH01130692A (en) Video signal recording method
JP3427586B2 (en) Data processing device and storage device
JPS63156291A (en) Picture memory
JPH06208614A (en) Image processor
JPH0346833B2 (en)
JPH02108168A (en) Frame memory device
JPH01109474A (en) Digital signal processing circuit
JPS6235970A (en) Graphic display device
JPH0757079A (en) Dotting processing circuit of image processor
JPS61123967A (en) Memory circuit
JPS63126048A (en) Simultaneous writing circuit for plural picture elements
JPH0428311B2 (en)
JPH02105264A (en) Memory device for processing graphic data
JPH03189755A (en) Inter-memory transfer device
JPH01233515A (en) Information processor
JPH02108173A (en) Information processor

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000328