JPH0740045B2 - Semiconductor acceleration sensor - Google Patents

Semiconductor acceleration sensor

Info

Publication number
JPH0740045B2
JPH0740045B2 JP31875287A JP31875287A JPH0740045B2 JP H0740045 B2 JPH0740045 B2 JP H0740045B2 JP 31875287 A JP31875287 A JP 31875287A JP 31875287 A JP31875287 A JP 31875287A JP H0740045 B2 JPH0740045 B2 JP H0740045B2
Authority
JP
Japan
Prior art keywords
type
layer
etching
protrusion
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31875287A
Other languages
Japanese (ja)
Other versions
JPH01162159A (en
Inventor
トロンナムチャイ クライソン
浩一 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP31875287A priority Critical patent/JPH0740045B2/en
Priority to US07/285,696 priority patent/US5121633A/en
Publication of JPH01162159A publication Critical patent/JPH01162159A/en
Publication of JPH0740045B2 publication Critical patent/JPH0740045B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の利用分野〕 この発明は、バッチ処理で形成可能なストッパ構造を有
する半導体加速度センサに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor acceleration sensor having a stopper structure that can be formed by batch processing.

〔従来技術〕[Prior art]

従来の半導体加速度センサとしては、例えば、アイ イ
ー イー イー エレクトロン デバイセス(IEEE Ele
ctron Devices,vol.ED−26,No.12,p.1911,Dec.1979
“A Batch−Fabricated Silicon Accelerometer")に
記載されているものがある。
A conventional semiconductor acceleration sensor is, for example, an IEEE Electron Devices (IEEE Ele
ctron Devices, vol.ED-26, No.12, p.1911, Dec.1979
"A Batch-Fabricated Silicon Accelerometer").

第2図は、上記の装置の斜視図及びA−A′、B−B′
断面図である。第2図において、21はSi基板、22はSi片
持梁、23はSiおもり、24は空隙、25はピエゾ抵抗であ
る。
FIG. 2 is a perspective view of the above device and AA ′, BB ′.
FIG. In FIG. 2, 21 is a Si substrate, 22 is a Si cantilever, 23 is a Si weight, 24 is a void, and 25 is a piezoresistor.

第2図に示す半導体加速度センサにおいては、加速度が
加わったときにSiおもり23が変位し、それによってSi片
持梁22に歪を生ずる。このSi片持梁22の表面にはピエゾ
抵抗25が形成されており、Si片持梁22に歪を生ずるとピ
エゾ抵抗効果によってピエゾ抵抗25の抵抗値が変化す
る。この抵抗値の変化を検出することによって、加速度
を検出することができる。
In the semiconductor acceleration sensor shown in FIG. 2, when the acceleration is applied, the Si weight 23 is displaced, and thereby the Si cantilever 22 is distorted. A piezoresistor 25 is formed on the surface of the Si cantilever 22, and when strain occurs in the Si cantilever 22, the resistance value of the piezoresistor 25 changes due to the piezoresistive effect. Acceleration can be detected by detecting the change in the resistance value.

また、上記のセンサチップの実装構造としては、第3図
(斜視図及びX−X′断面図)に示すような構造が示さ
れている。これは、落下等の過大加速度による片持梁の
折れを防ぐための構造であり、Si片持梁22、Siおもり23
を有するSi基板21を下部ストッパ26、上部ストッパ27の
2つのストッパで挾んだ構造となっている。
Further, as a mounting structure of the above-mentioned sensor chip, a structure as shown in FIG. 3 (perspective view and XX ′ sectional view) is shown. This is a structure to prevent the cantilever from breaking due to excessive acceleration such as dropping.
It has a structure in which the Si substrate 21 having the above is sandwiched by two stoppers, a lower stopper 26 and an upper stopper 27.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかしながら、上記のような構造の加速度センサにおい
ては、次のごとき問題がある。
However, the acceleration sensor having the above structure has the following problems.

まず第1に、上記の構造では、梁を形成してからストッ
パを形成するまでの間はおもりの変位を抑える機能が無
いので、チップの取り扱いに多大の注意を払う必要が生
じ、また、取り扱いが悪いと料の破壊を招き、歩留まり
が低下するという問題がある。
First of all, in the above structure, since there is no function of suppressing the displacement of the weight between the formation of the beam and the formation of the stopper, it is necessary to take great care in handling the chip. If the value is bad, there is a problem that the material is destroyed and the yield is reduced.

第2に、ストッパ形成工程が複雑になり、コストが上昇
するという問題がある。すなわち、加速度センサを半導
体で形成する目的の一つは、バッチ処理によって1チッ
プ当りのコスト低減を図ることであり、IC製造で明らか
なように、ウェハ上に多数のチップを作り、同時に処理
することによって安定した品質でコストの安い製品を生
産できるのであるが、第3図のように梁形成後に上下ス
トッパを接着して形成する構造ではコストが大幅に上昇
してしまう。
Secondly, there is a problem that the stopper forming process becomes complicated and the cost increases. That is, one of the purposes of forming the acceleration sensor with a semiconductor is to reduce the cost per chip by batch processing. As is clear from IC manufacturing, many chips are formed on a wafer and processed at the same time. By doing so, it is possible to produce a product of stable quality and low cost, but the structure in which the upper and lower stoppers are bonded to each other after forming the beam as shown in FIG. 3 causes a significant increase in cost.

第3に、ストッパ形成の困難さの問題がある。すなわ
ち、第3図の構造では、梁の設計によってはストッパと
おもりの距離を数μm〜数十μmの精度で制御せねばな
らず、ストッパの形成及びチップとの接着に高い精度が
要求され、高度なストッパ製造技術、ストッパ接着技術
が必要となり、そのため、実装コストも高くなり、とい
う問題がある。
Thirdly, there is a problem of difficulty in forming a stopper. That is, in the structure shown in FIG. 3, the distance between the stopper and the weight must be controlled with an accuracy of several μm to several tens of μm depending on the design of the beam, and high accuracy is required for forming the stopper and adhering to the chip. There is a problem in that a high stopper manufacturing technique and a stopper bonding technique are required, resulting in a high mounting cost.

更に、前記のごとき加速度センサにおいては、他軸感度
を小さくするため、Siおもり23の上面に金属等のおもり
を付加することがあるが、そのような金属おもりの厚さ
には、どうしてもバラツキが生じるので、おもりとスト
ッパとの距離(第3図のSiおもり23の上面に形成した金
属おもりと上部ストッパ27との間隔)を精密に設定する
ことが難しく、そのため高精度の効果が得られるストッ
パを実現するのが困難になる、という問題もある。
Furthermore, in the acceleration sensor as described above, a weight such as a metal may be added to the upper surface of the Si weight 23 in order to reduce the sensitivity of the other axis, but the thickness of such a metal weight inevitably varies. Since it occurs, it is difficult to precisely set the distance between the weight and the stopper (the distance between the metal weight formed on the upper surface of the Si weight 23 in FIG. 3 and the upper stopper 27), and therefore a stopper with a high precision effect can be obtained. There is also the problem that it will be difficult to realize.

本発明は、上述のごとき従来技術の種々の問題を解決す
るためになされたものであり、センサチップ形成時、即
ちウェハプロセス中にストッパを形成することが出来、
性能が安定で均一であり、かつ、安価で量産に適した半
導体加速度センサを提供することを目的とする。
The present invention has been made to solve various problems of the prior art as described above, and it is possible to form a stopper during sensor chip formation, that is, during a wafer process.
An object of the present invention is to provide a semiconductor acceleration sensor which has stable and uniform performance, is inexpensive, and is suitable for mass production.

〔問題を解決するための手段〕 上記の問題を解決するため、本発明においては、加速度
検出方向すなわち上記梁部が歪む方向を垂直方向とした
場合に、上記おもり部の上記固定部と対向する部分に上
記おもり部と一体になって設けられた単数又は複数の第
1突起部と、上記固定部の上記おもり部と対向する部分
に上記固定部と一体になって設けられ、かつ上記第1突
起部と垂直方向に所定間隔を開けて相互に少なくとも一
部が重なり合う単数又は複数の第2突起部とを備えるよ
うに構成している。
[Means for Solving the Problem] In order to solve the above problem, in the present invention, when the acceleration detection direction, that is, the direction in which the beam portion is distorted is a vertical direction, it faces the fixed portion of the weight portion. A single or a plurality of first protrusions provided integrally with the weight portion, and a portion integrally provided with the fixing portion at a portion of the fixing portion facing the weight portion; It is configured to include a single protrusion or a plurality of second protrusions which are overlapped with each other at a predetermined interval in the vertical direction and are spaced apart from each other.

上記のように構成したことにより、本発明においては、
過大な加速度が印加されておもり部と固定部との相互位
置の変位が大きくなった場合には、上記第1突起部と第
2突起部とが当たってそれ以上の変位を阻止するので、
梁部に損傷が生じないように有効に保護することができ
る。
With the above-mentioned configuration, in the present invention,
When an excessive acceleration is applied and the displacement of the mutual position of the weight part and the fixed part becomes large, the first projection part and the second projection part hit and prevent further displacement.
The beams can be effectively protected from damage.

〔発明の実施例〕Example of Invention

第1図は、本発明の一実施例図であり、平面図及びA−
A′断面図、B−B′断面図を示す。
FIG. 1 is a diagram showing an embodiment of the present invention, which is a plan view and A-
An A'sectional view and a BB 'sectional view are shown.

第1図において、一端にSiおもり12を持つSi片持梁13が
Si支持部(固定部)11に固定されており、Si片持梁13の
表面にはピエゾ抵抗14が形成されている。ここまでは前
記第2図の従来例と同様である。
In Fig. 1, a Si cantilever 13 having a Si weight 12 at one end is
A piezoresistor 14 is formed on the surface of the Si cantilever 13, which is fixed to the Si support portion (fixing portion) 11. The process up to this point is the same as the conventional example shown in FIG.

Siおもり12の周辺部およびSi支持部11のSiおもり12側の
所定の領域には、それぞれSiおもり側の第1突起部15、
Si支持部側の第2突起部16が次のように形成されてい
る。すなわち、第1突起部15と第2突起部16とは、第1
と第2突起部間の所定の空隙17を介して重なり合うよう
に形成されている。
In the peripheral portion of the Si weight 12 and the predetermined region of the Si support portion 11 on the Si weight 12 side, the first protrusions 15 on the Si weight side,
The second protruding portion 16 on the Si support portion side is formed as follows. That is, the first protrusion 15 and the second protrusion 16 are
And the second protrusions are formed so as to overlap each other with a predetermined gap 17 therebetween.

重なり方としては、第1図のA−A′断面図右側やB−
B′断面図右側のように、第1突起部15が第2突起部16
の上になるような重なり方と、第1図のB−B′断面図
左側のように第2突起部16が第1突起部15の上になるよ
うな重なり方とがあり、両方の重なり方を持つように第
1突起部15と第2突起部16が形成される。
The way of overlapping is as follows:
As shown on the right side of the B ′ cross-sectional view, the first protrusion 15 has the second protrusion 16
There is a way of overlapping so that the second projecting portion 16 is on the first projecting portion 15 as shown on the left side of the BB ′ sectional view of FIG. The first protrusion 15 and the second protrusion 16 are formed so as to have one side.

次に作用を説明する。Next, the operation will be described.

第1図に示したα方向(紙面表面から裏面へ向かう方
向)の加速度を印加すると、Siおもり12がαと反対方
向に変位し、第1図のB−B′断面図左側で第1突起部
15の第2突起部16との間の空隙17が狭まる。そして過大
な加速度が印加された場合には、第1突起部15と第2突
起部とが当たるので、Siおもり12の変位が止められる。
したがってSi片持梁13に過大な応力が加わらず、Si片持
梁13の破損を防ぐことができる。
When the acceleration in the α 1 direction (direction from the front to the back of the paper) shown in FIG. 1 is applied, the Si weight 12 is displaced in the opposite direction to α 1 , and the Si weight 12 is shown in the left side of the BB ′ sectional view in FIG. 1 protrusion
A space 17 between the second protrusion 16 and the second protrusion 16 is narrowed. When an excessive acceleration is applied, the first protrusion 15 and the second protrusion contact each other, so that the displacement of the Si weight 12 is stopped.
Therefore, excessive stress is not applied to the Si cantilever 13, and damage to the Si cantilever 13 can be prevented.

同様に、α方向(裏面から紙面表面へ向かう方向)の
過大な加速度が印加された場合には、第1図のA−A′
断面図右側やB−B′断面図右側で第1突起部15が第2
突起部16に当たるので、Siおもり12の変位が止められ
る。
Similarly, when an excessive acceleration in the α 1 direction (direction from the back surface to the front surface of the paper) is applied, AA ′ in FIG.
In the right side of the sectional view and the right side of the BB 'sectional view, the first protrusion 15 is the second
Since it hits the protrusion 16, the displacement of the Si weight 12 is stopped.

また、第1と第2突起部間空隙17の大きさは任意に設定
可能であり、この値によって測定可能な印加加速度の範
囲が決まる。
The size of the gap 17 between the first and second protrusions can be set arbitrarily, and this value determines the range of measurable applied acceleration.

次に、第4図は第1図の装置の製造工程の第1の実施例
を示す図である。
Next, FIG. 4 is a view showing a first embodiment of the manufacturing process of the apparatus of FIG.

第4図において、まず、(a)では、〈100〉面のp形S
i基板41上に、所定の厚さの下部n形Si層42と下部エッ
チング用p形Si窓43を形成する。下部n形Si層42の形成
法としては熱拡散法やエピタキシャル成長法等がある。
また下部エッチング用p形Si窓43を形成するには、熱拡
散を用いる方法と、下部n形Si層42を熱拡散法で形成す
る際にあらかじめ下部エッチング用p形Si窓43が残るよ
うにして拡散を行う方法とがある。
In Fig. 4, first, in (a), the p-type S of the <100> plane is used.
A lower n-type Si layer 42 having a predetermined thickness and a lower etching p-type Si window 43 are formed on the i substrate 41. As a method of forming the lower n-type Si layer 42, there are a thermal diffusion method, an epitaxial growth method and the like.
In order to form the lower etching p-type Si window 43, a method using thermal diffusion and a method of leaving the lower etching p-type Si window 43 in advance when the lower n-type Si layer 42 is formed by the thermal diffusion method are used. There is a method of diffusion.

次に、(b)では、下部n形Si層42や下部エッチング用
p形Si窓43の上にp形Si層44を熱拡散法やエピタキシャ
ル成長法を用いて形成する。このp形Si層44の厚さによ
って第1と第2突起部空隙17が決まる。
Next, in (b), a p-type Si layer 44 is formed on the lower n-type Si layer 42 and the lower etching p-type Si window 43 by a thermal diffusion method or an epitaxial growth method. The thickness of the p-type Si layer 44 determines the first and second protrusion voids 17.

次に、(c)では、p形Si層44上に上部n形Si層45と上
部エッチング用p形Si窓46を形成する。形成法としては
下部n形Si層42及び下部エッチング用p形Si窓43と同様
な方法を用いることが出来る。
Next, in (c), an upper n-type Si layer 45 and an upper etching p-type Si window 46 are formed on the p-type Si layer 44. As a forming method, the same method as the lower n-type Si layer 42 and the lower etching p-type Si window 43 can be used.

次に、(d)では、熱拡散法を用いて所定の領域にピエ
ゾ抵抗14を形成した後、裏面の所定領域にSiエッチング
用マスクとなるSiO2膜、又はSi3N4膜を形成し、その
後、下部n形Si層42と上部n形Si層43を陽極としてアル
カリエッチング液を用いるエレクトロ・ケミカル・エッ
チング法を用いて、選択的にp形Siのエッチングを行
う。なお、エレクトロ・ケミカル・エッチング法につい
ての詳細は、特開昭61−97572号(半導体加速度センサ
の製造方法)等に記載されている。
Next, in (d), a piezoresistor 14 is formed in a predetermined region by using a thermal diffusion method, and then a SiO 2 film or a Si 3 N 4 film serving as a Si etching mask is formed in a predetermined region on the back surface. After that, p-type Si is selectively etched using an electro-chemical etching method using an alkaline etching solution with the lower n-type Si layer 42 and the upper n-type Si layer 43 as anodes. Details of the electro-chemical etching method are described in JP-A-61-97572 (manufacturing method of semiconductor acceleration sensor) and the like.

上記のエッチングの結果、Si支持部11、Siおもり12、Si
片持梁13、第1突起部15およびストッパとなる第2突起
部16が同時に形成される。
As a result of the above etching, Si support 11, Si weight 12, Si
The cantilever 13, the first protrusion 15, and the second protrusion 16 serving as a stopper are simultaneously formed.

上記のように、本実施例においては、ウェハ・プロセス
中にSi片持梁折れ防止用のストッパを形成できるため、
歩留まりが向上し、さらに後にストッパを形成する必要
がないために実装コストが軽減する。
As described above, in this embodiment, since the stopper for preventing Si cantilever bending can be formed during the wafer process,
The yield is improved and the mounting cost is reduced because it is not necessary to form a stopper later.

また、ストッパの精度はウェハ・プロセス中に形成する
p形Si層の厚さで決まるため、非常に高精度に形成する
ことが可能である。
Further, since the precision of the stopper is determined by the thickness of the p-type Si layer formed during the wafer process, it can be formed with extremely high precision.

さらに、上記のプロセスの特徴の一つに、エレクトロ・
ケミカル・エッチング法を用いてSi片持梁13を形成する
のと同時にストッパを形成することがある。そのためス
トッパを形成するために特別な工程を必要とせず、容易
にストッパを形成することができる。
Furthermore, one of the features of the above process is
The stopper may be formed at the same time when the Si cantilever 13 is formed by using the chemical etching method. Therefore, no special process is required to form the stopper, and the stopper can be easily formed.

なお、第4図の製造工程においては、第1突起部15と第
2突起部16を形成するために、下部n形Si層42、p形Si
層44および上部n形Si層45を用いているが、下部n形Si
層42、p形Si層44、および上部n形Si層45は、必ずしも
全面に形成する必要はなく、ストッパ構造を形成する領
域のみに形成しても良い。その一例として第5図に示す
ような構造がある。
In the manufacturing process of FIG. 4, in order to form the first protrusion 15 and the second protrusion 16, the lower n-type Si layer 42 and the p-type Si layer 42 are formed.
Layer 44 and upper n-type Si layer 45 are used, but lower n-type Si
The layer 42, the p-type Si layer 44, and the upper n-type Si layer 45 do not necessarily have to be formed on the entire surface, and may be formed only in the region where the stopper structure is formed. As an example thereof, there is a structure as shown in FIG.

また、p形Si層44は、第1突起部15と第2突起部16を形
成するときにのみ必要であり、形成後にp形Si層44が全
てエッチングされてなくなってしまってもかまわない。
その一例を第6図に示す。
Further, the p-type Si layer 44 is necessary only when the first protrusion 15 and the second protrusion 16 are formed, and the p-type Si layer 44 may be completely etched away after the formation.
An example thereof is shown in FIG.

さらに、本発明は前記第1図に示した片持梁構造のみに
適用できるのではなく、第7図に示すような両持梁等の
ように複数の梁構造にも同様に適用することが出来る。
Further, the present invention can be applied not only to the cantilever structure shown in FIG. 1 but also to a plurality of beam structures such as a cantilever beam shown in FIG. I can.

次に、第8図は、本発明の製造方法の第2の実施例を示
す図である。
Next, FIG. 8 is a diagram showing a second embodiment of the manufacturing method of the present invention.

第8図において、まず、(a)では、〈111〉面のp形S
i基板41上に所定の厚さの下部n形Si層42と下部エッチ
ング用p形Si窓43を形成する。
In FIG. 8, first, in (a), the p-type S of the <111> plane is
A lower n-type Si layer 42 having a predetermined thickness and a lower etching p-type Si window 43 are formed on the i substrate 41.

次に、(b)では、下部n形Si層42や下部エッチング用
p形Si窓43の上にSiO2層50を酸素イオン注入法を用いて
形成し、さらにSiO2層50上にSi層45をエピタキシャル成
長法を用いて形成する。このSiO2層50の厚さによって第
1と第2突起部間空隙17が決まる。
Next, in (b), a SiO 2 layer 50 is formed on the lower n-type Si layer 42 and the lower etching p-type Si window 43 by using the oxygen ion implantation method, and the Si layer is further formed on the SiO 2 layer 50. 45 is formed using an epitaxial growth method. The thickness of the SiO 2 layer 50 determines the gap 17 between the first and second protrusions.

次に、(c)では、Si層45の所定領域に上部エッチング
用窓46を形成する。このエッチング用窓46としてp形Si
を用いる場合には、熱拡散法を用いて形成することが出
来る。また、エッチング用窓46としてSiO2を用いる場合
は、Si層45の所定領域を熱酸化することによって形成す
る。
Next, in (c), an upper etching window 46 is formed in a predetermined region of the Si layer 45. As the etching window 46, p-type Si is used.
When using, it can be formed by using a thermal diffusion method. When SiO 2 is used for the etching window 46, it is formed by thermally oxidizing a predetermined region of the Si layer 45.

次に、(d)では、熱拡散法を用いて所定領域にピエゾ
抵抗14を形成した後、Si基板の裏面の所定領域にSiエッ
チング用マスクとなるSiO2膜又はSi3N4膜を形成し、そ
の後、下部n形Si層42とSi層45を陽極としてアルカリエ
ッチング液を用いるエレクトロ・ケミカル・エッチング
法を用いて、Si基板裏の所定領域と下部エッチング用p
形Si窓43をエッチングする。エッチング用窓46がp形Si
の場合には、このとき同時にエッチングする。
Next, in (d), a piezoresistor 14 is formed in a predetermined region using a thermal diffusion method, and then a SiO 2 film or a Si 3 N 4 film to be a mask for Si etching is formed in a predetermined region on the back surface of the Si substrate. Then, using an electro-chemical etching method in which the lower n-type Si layer 42 and the Si layer 45 are used as anodes and an alkaline etching solution is used, a predetermined region on the back surface of the Si substrate and a lower etching p
Etch the shaped Si window 43. Etching window 46 is p-type Si
In the case of, the etching is carried out simultaneously at this time.

最後に、SiO2層50をエッチングする。エッチング用窓46
がSiO2の場合には、同時にエッチング用窓46もエッチン
グする。
Finally, the SiO 2 layer 50 is etched. Etching window 46
When SiO 2 is SiO 2, the etching window 46 is also etched at the same time.

上記のウェハ・プロセスの結果として、Si支持部11、Si
おもり12、Si片持梁13、第1突起部15およびストッパと
して作用する第2突起部16が同時に形成される。
As a result of the above wafer process, Si support 11, Si
The weight 12, the Si cantilever 13, the first protrusion 15, and the second protrusion 16 acting as a stopper are simultaneously formed.

次に、本発明の製造方法の第3の実施例について説明す
る。
Next, a third embodiment of the manufacturing method of the present invention will be described.

従来の半導体加速度センサの製造法としては、例えば第
9図に示すようなものがある。
As a conventional method of manufacturing a semiconductor acceleration sensor, for example, there is one as shown in FIG.

この従来例は、特開昭61−97572号(半導体加速度セン
サの製造方法)に示されているエレクトロ・ケミカル・
エッチング法を用いた前記第2図に示す半導体加速度セ
ンサの製造法である。なお、この場合のエレクトロ・ケ
ミカル・エッチング法は、n形Siを陽極としてアルカリ
エッチング液を用いて選択的にp形Siをエッチングする
方法である。
This conventional example is an electro-chemical method disclosed in JP-A-61-97572 (method for manufacturing a semiconductor acceleration sensor).
It is a method of manufacturing the semiconductor acceleration sensor shown in FIG. 2 using an etching method. The electro-chemical etching method in this case is a method of selectively etching p-type Si using n-type Si as an anode and an alkaline etching solution.

第9図において、まず、(a)では、〈100〉面のp形S
i基板141上に、所定の厚さのn形Si層128とp形Si窓129
を形成する。n形Si層128は熱拡散法もしくはエピタキ
シャル成長法によって形成され、p形Si窓129は熱拡散
法もしくはn形Si層128を熱拡散法で形成する際にあら
かじめp形Si窓129が残るようにして拡散を行なう方法
によって形成される。さらに、n形Si層128上の所定領
域に熱拡散法を用いてピエゾ抵抗25が形成される。
In FIG. 9, first, in (a), the p-type S of the <100> plane is used.
On the i substrate 141, an n-type Si layer 128 having a predetermined thickness and a p-type Si window 129 are formed.
To form. The n-type Si layer 128 is formed by a thermal diffusion method or an epitaxial growth method, and the p-type Si window 129 is formed so that the p-type Si window 129 remains in advance when the thermal diffusion method or the n-type Si layer 128 is formed by the thermal diffusion method. It is formed by a method of performing diffusion. Further, a piezoresistor 25 is formed in a predetermined region on the n-type Si layer 128 by using a thermal diffusion method.

次に、(b)では、p形Si基板141の裏面の所定領域にS
iエッチング用マスクとなるのSiO2膜又はSi3N4膜を形成
した後、n形Si層128を陽極としてアルカリエッチング
液を用いるエレクトロ・ケミカル・エッチング法を用い
て選択的にp形Siのエッチングを行なう。その結果、Si
支持部21、Siおもり23、Si片持梁22、および空隙24が同
時に形成される。
Next, in (b), S is applied to a predetermined area on the back surface of the p-type Si substrate 141.
After forming a SiO 2 film or a Si 3 N 4 film as an i-etching mask, a p-type Si film is selectively formed by an electro-chemical etching method using an alkaline etching solution with the n-type Si layer 128 as an anode. Etch. As a result, Si
The support portion 21, the Si weight 23, the Si cantilever 22, and the void 24 are formed at the same time.

しかしながら、このような従来の半導体加速度センサの
製造法においては、エレクトロ・ケミカル・エッチン
グの異方性が強く、〈111〉面でエッチングが止まるの
で、第10図(a)の部分拡大図に示すように、第9図の
Y,Y′点に応力が集中しやすい構造となるため、応力の
集中によってSi片持梁が折れやすい、〈111〉面でエ
ッチングが止まるため、例えば第11図のような構造のp
形Siをエッチングすることが出来ず、加工出来る構造に
制限がある、等の問題があった。
However, in such a conventional method of manufacturing a semiconductor acceleration sensor, the anisotropy of electro-chemical etching is so strong that the etching stops at the <111> plane, so that it is shown in a partially enlarged view of FIG. 10 (a). As shown in FIG.
Since the stress tends to concentrate on the Y and Y'points, the Si cantilever easily breaks due to the concentration of stress, and etching stops at the <111> plane.
There was a problem that the shape of Si could not be etched and the structure that could be processed was limited.

本実施例は、p形Siを選択的にエッチング出来るような
等方性エッチングを用いることによって上記問題点を解
決したものである。
The present embodiment solves the above-mentioned problems by using isotropic etching that can selectively etch p-type Si.

第12図は上記の製造方法を示す実施例図である。FIG. 12 is an embodiment diagram showing the above manufacturing method.

第12図において、まず、(a)では、p形Si基板221上
に所定の厚さの下部n形Si層242と下部エッチング用p
形Si窓243を形成する。この下部n形Si層242の形成法と
しては熱拡散法とエピタキシャル成長法がある。また下
部エッチング用p形Si窓243を形成する方法としては、
熱拡散を用いる方法と、下部n形Si層242を熱拡散法で
形成する際にあらかじめ下部エッチング用p形Si窓243
が残るようにして拡散を行なう方法とがある。
In FIG. 12, first, in (a), a lower n-type Si layer 242 having a predetermined thickness and a lower etching p-type are formed on a p-type Si substrate 221.
Form Si window 243. As a method of forming the lower n-type Si layer 242, there are a thermal diffusion method and an epitaxial growth method. As a method of forming the p-type Si window 243 for lower etching,
A method using thermal diffusion and a p-type Si window 243 for lower etching are previously prepared when the lower n-type Si layer 242 is formed by the thermal diffusion method.
There is a method of diffusing so that there is left.

次に、(b)では、下部n形Si層242や下部エッチング
用p形Si窓242の上に、p形Si層244を熱拡散法やエピタ
キシャル成長法を用いて形成する。このp形Si層244の
厚さによって第1と第2突起部間空隙17が決まる。
Next, in (b), the p-type Si layer 244 is formed on the lower n-type Si layer 242 and the lower etching p-type Si window 242 by a thermal diffusion method or an epitaxial growth method. The thickness of the p-type Si layer 244 determines the gap 17 between the first and second protrusions.

次に、(c)では、p形Si層244上に、上部n形Si層245
と上部エッチング用p形Si窓246を形成する。この形成
法としては、下部n形Si層242及び下部エッチング用p
形Si窓243と同様な方法がある。
Next, in (c), the upper n-type Si layer 245 is formed on the p-type Si layer 244.
And a p-type Si window 246 for upper etching is formed. This formation method includes a lower n-type Si layer 242 and a lower etching p-type.
There is a method similar to the shape Si window 243.

次に、(d)では、所定領域に熱拡散法を用いてピエゾ
抵抗14を形成した後、p形Si基板221の裏面の所定領域
にマスクとなるSiO2膜又はSi3N4膜を形成する。次に、
弗化水素酸中での陽極処理法を用いてp形Siの多孔質化
を行なう。なお、多孔質工程については、特開昭48−10
2988号に詳細に記載されている。
Next, in (d), after forming the piezoresistor 14 in a predetermined region by using a thermal diffusion method, a SiO 2 film or a Si 3 N 4 film serving as a mask is formed in a predetermined region on the back surface of the p-type Si substrate 221. To do. next,
The p-type Si is made porous by using an anodic treatment method in hydrofluoric acid. The porous step is described in JP-A-48-10
2988 in detail.

次に、(e)では、多孔質化したp形Siを等方性エッチ
ングし、また酸化してからできた酸化膜をエッチングす
る。その結果、Si支持部11、Siおもり12、Si片持梁13、
第1突起部15およびストッパとして作用する第2突起部
16が同時に形成される。
Next, in (e), the porous p-type Si is isotropically etched and the oxide film formed by oxidizing is etched. As a result, Si support 11, Si weight 12, Si cantilever 13,
First protrusion 15 and second protrusion acting as a stopper
16 are formed at the same time.

上記の製造方法においては、エッチング工程が等方性エ
ッチングであるため、従来例のような異方性エッチング
を用いた場合と違って、前記のY部のような応力が集中
する角部が形成されない。すなわち、本実施例の製造工
程によって製造した場合は、第10図(b)のY部に示す
ように、丸みを帯びた形状となり、前記第10図(a)の
Y部に比べて応力が集中しない構造になっていることが
わかる。
In the above manufacturing method, since the etching process is isotropic etching, unlike the case of using anisotropic etching as in the conventional example, a corner portion where stress is concentrated such as the Y portion is formed. Not done. That is, when manufactured by the manufacturing process of this embodiment, as shown in the Y part of FIG. 10 (b), it has a rounded shape, and stress is higher than that of the Y part of FIG. 10 (a). You can see that the structure is not concentrated.

このように、応力が集中しにくいことによってSi片持梁
の耐量が高くなる。
As described above, the stress is less likely to be concentrated, and thus the withstand capacity of the Si cantilever is increased.

更に、上記第12図の実施例の場合には、エッチングが等
方的であるため、〈111〉面によるエッチングの止まり
がなく、したがって任意の構造のエッチングを行うこと
が可能となる。
Further, in the case of the embodiment of FIG. 12 described above, since the etching is isotropic, there is no stopping of etching due to the <111> plane, and therefore etching of any structure can be performed.

なお、第12図の実施例は、Si片持梁13を形成するのと同
時にSi片持梁折れ防止用のストッパを形成するものを示
しているが、前記第2図のごとき従来構造の装置に本実
施例を適用した場合にも、応力が集中しない構造となる
ので、Si片持梁の耐量を向上させることが出来る。
The embodiment of FIG. 12 shows that the Si cantilever beam 13 is formed at the same time that the stopper for preventing the Si cantilever beam from being bent is formed. Even when this embodiment is applied to, since the structure is such that stress is not concentrated, the withstand capacity of the Si cantilever can be improved.

なお、この実施例の場合も、前記第4図の実施例と同様
に、下部n形Si層242、p形Si層244、および上部n形Si
層245は、必ずしも全面に形成する必要はなく、ストッ
パ構造を形成する領域のみに形成しても良い。その一例
として前記第5図に示すような構造がある。
In the case of this embodiment as well, similar to the embodiment of FIG. 4, the lower n-type Si layer 242, the p-type Si layer 244 and the upper n-type Si layer 242 are formed.
The layer 245 does not necessarily have to be formed on the entire surface, and may be formed only in the region where the stopper structure is formed. As an example thereof, there is a structure as shown in FIG.

また、p形Si層244は、第1突起部15の第2突起部16を
形成するときにのみ必要であり、形成後にp形Si層244
が全てエッチングされてなくなってしまってもかまわな
い。その一例として前記第6図に示すような構造があ
る。
Further, the p-type Si layer 244 is necessary only when the second protrusion 16 of the first protrusion 15 is formed, and the p-type Si layer 244 is formed after the formation.
It doesn't matter if they are all etched away. As an example thereof, there is a structure as shown in FIG.

次に、第13図は、本発明の製造方法の第4の実施例図で
ある。
Next, FIG. 13 is a diagram of a fourth embodiment of the manufacturing method of the present invention.

第13図において、まず(a)では、〈100〉面のp型Si
基板321上の所定の領域に高濃度p+埋込領域322を形成す
る。
In Fig. 13, first, in (a), p-type Si on the <100> plane is shown.
A high-concentration p + buried region 322 is formed in a predetermined region on the substrate 321.

次に、(b)では、全面に所定の厚さ(例えば10μm)
のn形Si層323をエピタキシャル成長させる。
Next, in (b), the entire surface has a predetermined thickness (for example, 10 μm).
The n-type Si layer 323 is grown epitaxially.

次に、(c)では、n形Si層323の一部領域に第2のp
型領域324を拡散によって形成する。この際、高濃度p+
埋込領域322も同時に上方にも拡散し、高濃度p+埋込領
域322の上部とp型領域324の下部とは接続される。
Next, in (c), the second p is formed in a partial region of the n-type Si layer 323.
The mold region 324 is formed by diffusion. At this time, high concentration p +
Buried region 322 also diffuses upward at the same time, and the upper portion of high-concentration p + buried region 322 and the lower portion of p type region 324 are connected.

次に、(d)では、所定の領域に高濃度n+領域325を形
成する。この高濃度n+領域325は後に突起部となる領域
である。
Next, in (d), a high concentration n + region 325 is formed in a predetermined region. The high-concentration n + region 325 is a region that will later become a protrusion.

さらに、この高濃度n+領域325は、後に行なうエレクト
ロ・ケミカル・エッチング時におけるn型Si層323のオ
ーミックコンタクト用として必要に応じて形成してもよ
い。
Further, the high-concentration n + region 325 may be formed as necessary for ohmic contact of the n-type Si layer 323 at the time of electro-chemical etching performed later.

次に、(e)では、所定の領域にp型の不純物拡散を行
ない、ピエゾ抵抗14を形成する。なお表面には、SiO2
しくはSi3N4などの絶縁膜が表面保護膜326として形成さ
れる。
Next, in (e), p-type impurities are diffused in a predetermined region to form a piezoresistor 14. An insulating film such as SiO 2 or Si 3 N 4 is formed on the surface as a surface protective film 326.

次に、(f)では、表面の所定の領域の表面保持膜326
をフォトエッチングによって除去する。
Next, in (f), the surface holding film 326 in a predetermined region of the surface is
Are removed by photoetching.

次に、(g)では、ピエゾ抵抗取り出し配線327および
後のエレクトロ・ケミカル・エッチング時の電圧印加電
極328を形成する。この配線327及び電極328の材質とし
ては、Al,Cr,Au,Ti,Niなどの金属の単層膜もしくは複合
膜が用いられる。
Next, in (g), the piezoresistive lead-out wiring 327 and the voltage application electrode 328 for the subsequent electro-chemical etching are formed. As the material of the wiring 327 and the electrode 328, a single layer film or a composite film of a metal such as Al, Cr, Au, Ti, Ni is used.

次に、(h)では、裏面の所定領域にSiエッチング用マ
スク329として、SiO2膜又はSi3N4膜を形成する。
Next, in (h), a SiO 2 film or a Si 3 N 4 film is formed as a Si etching mask 329 in a predetermined region on the back surface.

次に、(i)では、電圧印加電極328を陽極としてアル
カリエッチング液を用いるエレクトロ・ケミカル・エッ
チング法を用いてSiエッチングを行なう。その結果、セ
ンサチップには、固定部(支持部)11、Siおもり12、Si
片持梁13、第1突起部15、第2突起部16、第1と第2突
起部間の空隙17が形成される。この際、空隙17の大きさ
は、p型領域324と高濃度n+領域325の拡散の差で決ま
る。
Next, in (i), Si etching is performed using the voltage applying electrode 328 as an anode and an electro-chemical etching method using an alkaline etching solution. As a result, the sensor chip has a fixed portion (support portion) 11, Si weight 12, Si
A cantilever 13, a first protrusion 15, a second protrusion 16, and a gap 17 between the first and second protrusions are formed. At this time, the size of the void 17 is determined by the difference in diffusion between the p-type region 324 and the high-concentration n + region 325.

なお、この実施例では、エレクトロ・ケミカル・エッチ
ングを行なう際の電圧印加電極328の形成をピエゾ抵抗
取り出し配線327の形成と同時に行なったが、これに限
るものではなく、配線327を形成した後、絶縁膜等をは
さんで、その後、全面に電極328を形成する方法なども
可能である。
In this embodiment, the voltage application electrode 328 was formed at the same time as the formation of the piezoresistive lead wiring 327 when performing the electro-chemical etching, but the present invention is not limited to this, and after the wiring 327 is formed, A method of forming an electrode 328 on the entire surface after sandwiching an insulating film or the like is also possible.

また、第13図(i)では、Siおもり12の上に金属おもり
30をのけた構造を示している。この金属おもり30の形成
法としては、メッキ法や接着法、あるいはハンダなどを
溶かして接着する方法などがある。
In addition, in FIG. 13 (i), a metal weight is placed on the Si weight 12.
The structure with 30 removed is shown. Examples of the method of forming the metal weight 30 include a plating method, an adhesion method, and a method of adhering by melting solder or the like.

〔発明の効果〕〔The invention's effect〕

以上説明したごとく、本発明においては、過大な加速度
が印加されておもり部と固定部との相互位置の変位が大
きくなった場合には、第1突起部と第2突起部とが当た
ってそれ以上の変位を阻止するので、梁部に損傷が生じ
ないように有効に保護することができる。
As described above, according to the present invention, when the displacement of the mutual position of the weight portion and the fixed portion becomes large due to the application of excessive acceleration, the first protrusion portion and the second protrusion portion are contacted with each other. Since the above displacement is prevented, it is possible to effectively protect the beam portion from damage.

また、ウェハ・プロセス中にSi片持梁折れ防止用のスト
ッパを形成できるため、歩留まりが向上し、さらに後に
ストッパを形成する必要がないために実装コストが軽減
する。
Further, since a stopper for preventing the Si cantilever from being bent can be formed during the wafer process, the yield is improved, and since it is not necessary to form the stopper later, the mounting cost is reduced.

また、ストッパの精度はウェハ・プロセス中に形成する
p形Si層の厚さで決まるため、非常に高精度に形成する
ことが可能である。
Further, since the precision of the stopper is determined by the thickness of the p-type Si layer formed during the wafer process, it can be formed with extremely high precision.

さらに、エレクトロ・ケミカル・エッチング法を用いて
Si片持梁を形成するのと同時にストッパを形成すること
により、ストッパを形成するために特別な工程を必要と
せず、容易にストッパを形成することができる。
Furthermore, using the electro chemical etching method
By forming the Si cantilever and the stopper at the same time, the stopper can be easily formed without requiring a special step for forming the stopper.

また、第12図の実施例の場合には、エッチング工程が等
方性エッチングであるため、応力が集中する角部を形成
しない構造にすることが出来、それによってSi片持梁の
耐量を向上させることが出来る。また、エッチングが等
方的であるため、〈111〉面によるエッチングの止まり
がなく、任意の構造のエッチングを行うことが可能とな
る。
Also, in the case of the embodiment of FIG. 12, since the etching process is isotropic etching, it is possible to form a structure in which the corners where stress concentrates are not formed, thereby improving the withstand capacity of the Si cantilever. It can be done. Further, since the etching is isotropic, there is no stopping of etching due to the <111> plane, and it is possible to carry out etching of any structure.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例図、第2図及び第3図は従来
装置の一例図、第4図は本発明の製造方法の第1の実施
例図、第5、第6、第7図はそれぞれ第4図の応用例
図、第8図は本発明の製造方法の第2の実施例図、第9
図は従来の製造方法を示す図、第10図は第9図は部分拡
大図、第11図は従来技術の問題点を示す図、第12図は本
発明の製造方法の第3の実施例図、第13図は本発明の製
造方法の第4の実施例図である。 〈符号の説明〉 11……Si支持部(固定部) 12……Siおもり 13……Si片持梁 14……ピエゾ抵抗 15……Siおもり側の第1突起部 16……Si支持部側の第2突起部 17……第1と第2突起部間の空隙
FIG. 1 is an embodiment of the present invention, FIGS. 2 and 3 are examples of a conventional apparatus, and FIG. 4 is a first embodiment of the manufacturing method of the present invention. 7 is an application example of FIG. 4, FIG. 8 is a second embodiment of the manufacturing method of the present invention, and FIG.
FIG. 10 shows a conventional manufacturing method, FIG. 10 shows a partially enlarged view of FIG. 9, FIG. 11 shows problems of the prior art, and FIG. 12 shows a third embodiment of the manufacturing method of the present invention. FIG. 13 and FIG. 13 are diagrams of a fourth embodiment of the manufacturing method of the present invention. <Explanation of symbols> 11 …… Si support (fixed part) 12 …… Si weight 13 …… Si cantilever 14 …… Piezo resistance 15 …… Si 1st protrusion on the weight side 16 …… Si support side 2nd protrusion 17 ... Air gap between the 1st and 2nd protrusions

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】加速度印加時に歪む単数若しくは複数の梁
部と、該梁部の一端に接続して形成された単一のおもり
部と、上記梁部の他端に接続され上記おもり部の外周を
所定の間隔を開けて取り囲むように形成された固定部
と、上記梁部に形成されたピエゾ抵抗部とが、半導体基
板に形成されている半導体加速度センサにおいて、加速
度検出方向すなわち上記梁部が歪む方向を垂直方向とし
た場合に、上記おもり部の上記固定部と対向する部分に
上記おもり部と一体になって設けられた単数又は複数の
第1突起部と、上記固定部の上記おもり部と対向する部
分に上記固定部と一体になって設けられ、かつ上記第1
突起部と垂直方向に所定間隔を開けて相互に少なくとも
一部が重なり合う単数又は複数の第2突起部とを備えた
ことを特徴とする半導体加速度センサ。
1. A single or a plurality of beam portions that are distorted when an acceleration is applied, a single weight portion formed by connecting to one end of the beam portion, and an outer periphery of the weight portion connected to the other end of the beam portion. In the semiconductor acceleration sensor formed on the semiconductor substrate, the fixed portion formed so as to surround with a predetermined interval and the piezoresistive portion formed on the beam portion, the acceleration detection direction, that is, the beam portion is When the distorting direction is a vertical direction, a single or a plurality of first protrusions provided integrally with the weight portion at a portion of the weight portion facing the fixing portion, and the weight portion of the fixing portion. Is provided integrally with the fixing portion at a portion facing
A semiconductor acceleration sensor, comprising: a protrusion and a single or a plurality of second protrusions at least partially overlapping each other at a predetermined interval in the vertical direction.
JP31875287A 1987-12-18 1987-12-18 Semiconductor acceleration sensor Expired - Lifetime JPH0740045B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP31875287A JPH0740045B2 (en) 1987-12-18 1987-12-18 Semiconductor acceleration sensor
US07/285,696 US5121633A (en) 1987-12-18 1988-12-16 Semiconductor accelerometer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31875287A JPH0740045B2 (en) 1987-12-18 1987-12-18 Semiconductor acceleration sensor

Publications (2)

Publication Number Publication Date
JPH01162159A JPH01162159A (en) 1989-06-26
JPH0740045B2 true JPH0740045B2 (en) 1995-05-01

Family

ID=18102541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31875287A Expired - Lifetime JPH0740045B2 (en) 1987-12-18 1987-12-18 Semiconductor acceleration sensor

Country Status (1)

Country Link
JP (1) JPH0740045B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04315056A (en) * 1991-04-12 1992-11-06 Tokai Rika Co Ltd Acceleration sensor
JP3666370B2 (en) * 2000-07-06 2005-06-29 株式会社村田製作所 External force detection sensor
JP2007107934A (en) * 2005-10-11 2007-04-26 Sharp Corp Mems acceleration sensor

Also Published As

Publication number Publication date
JPH01162159A (en) 1989-06-26

Similar Documents

Publication Publication Date Title
US5121633A (en) Semiconductor accelerometer
JP2811768B2 (en) Semiconductor type acceleration sensor and method of manufacturing the same
JPH0453267B2 (en)
JP2560140B2 (en) Semiconductor device
JP3489309B2 (en) Method for manufacturing semiconductor dynamic quantity sensor and anisotropic etching mask
JP3191770B2 (en) Semiconductor acceleration sensor and method of manufacturing the same
JPH0740045B2 (en) Semiconductor acceleration sensor
JPH03210478A (en) Semiconductor acceleration sensor
JP2000277753A (en) Semiconductor accelerometer and its manufacture
JP3290047B2 (en) Acceleration sensor and method of manufacturing the same
JPH0679033B2 (en) Semiconductor acceleration sensor
JPH0797644B2 (en) Semiconductor acceleration sensor and manufacturing method thereof
JPH11103076A (en) Manufacture of semiconductor acceleration sensor
JP3494022B2 (en) Manufacturing method of semiconductor acceleration sensor
JP2600393B2 (en) Manufacturing method of semiconductor acceleration sensor
JP2001044449A (en) Force detection sensor and manufacture of force detection sensor
JPH1144705A (en) Semiconductor acceleration sensor and its manufacture
JP2773698B2 (en) Capacitive acceleration sensor and method of manufacturing the same
JPH0624773Y2 (en) Semiconductor acceleration sensor
JPH11214706A (en) Semiconductor sensor and its manufacture
JP3405222B2 (en) Semiconductor acceleration sensor element and method of manufacturing the same
JPH06294814A (en) Production method for semiconductor acceleration sensor
JP2600422B2 (en) Manufacturing method of semiconductor acceleration sensor
JP2680471B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JP3170667B2 (en) Semiconductor acceleration sensor