JP2600393B2 - Manufacturing method of semiconductor acceleration sensor - Google Patents
Manufacturing method of semiconductor acceleration sensorInfo
- Publication number
- JP2600393B2 JP2600393B2 JP24880289A JP24880289A JP2600393B2 JP 2600393 B2 JP2600393 B2 JP 2600393B2 JP 24880289 A JP24880289 A JP 24880289A JP 24880289 A JP24880289 A JP 24880289A JP 2600393 B2 JP2600393 B2 JP 2600393B2
- Authority
- JP
- Japan
- Prior art keywords
- cantilever
- layer
- etching
- weight
- stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Pressure Sensors (AREA)
Description
【発明の詳細な説明】 《産業上の利用分野》 この発明は、車両等の加速度をピエゾ抵抗の変化によ
り検出するようにした半導体加速度センサに係わり、特
にバッチ処理で形成できるストッパ内蔵形の半導体加速
度センサの製造方法に関する。Description: TECHNICAL FIELD The present invention relates to a semiconductor acceleration sensor that detects acceleration of a vehicle or the like by a change in piezoresistance, and particularly relates to a semiconductor with a built-in stopper that can be formed by batch processing. The present invention relates to a method for manufacturing an acceleration sensor.
《従来の技術》 従来の半導体加速度センサとしては、例えば第6図、
第7図に示すようなものが有る。このセンサについて
は、IEEE TRANS.vol.ED−26DEC.1979,“A Batch−Fa
bricated Silicon Accelerometer"に詳しく述べられ
ている。<< Conventional Technology >> As a conventional semiconductor acceleration sensor, for example, FIG.
There is one as shown in FIG. This sensor is described in IEEE TRANS.vol.ED-26DEC.1979, “A Batch-Fa
bricated Silicon Accelerometer ".
図中、1は固定部4を有するP形シリコン基板で、シ
リコン基板1は選択的にエッチングにより溝10の部分が
取り除かれ、固定部4の所定位置には肉薄の片持梁2が
固定され、その自由端部には略正方形の重り部3が設け
られている。片持梁2の上面にはピエゾ抵抗5が形成さ
れていて、重り部3に加わる加速度により片持梁2が撓
んだ時、その応力によってピエゾ抵抗5の抵抗値を変化
するようになっている。また固定部4の片持梁2に近い
部分の上面にもピエゾ抵抗5と同一構造の抵抗6が形成
されていて、これらピエゾ抵抗5と補償抵抗6は互いに
接続されてブリッジ回路を構成している。このような構
造のシリコン基板1は、ICの製造プロセスによりバッチ
処理で作ることができる。In the figure, reference numeral 1 denotes a P-type silicon substrate having a fixing portion 4. The silicon substrate 1 is selectively etched to remove a groove 10 portion, and a thin cantilever 2 is fixed at a predetermined position of the fixing portion 4. At its free end, a substantially square weight 3 is provided. A piezoresistor 5 is formed on the upper surface of the cantilever 2, and when the cantilever 2 bends due to the acceleration applied to the weight 3, the resistance of the piezoresistor 5 changes due to the stress. I have. A resistor 6 having the same structure as the piezoresistor 5 is also formed on the upper surface of a portion of the fixed portion 4 near the cantilever 2, and the piezoresistor 5 and the compensation resistor 6 are connected to each other to form a bridge circuit. I have. The silicon substrate 1 having such a structure can be manufactured by a batch process by an IC manufacturing process.
第6図中の7,8はそれぞれ重り部3の上,下側に設け
た上部,下部のストッパであって、両ストッパ7,8によ
って重り部3の上下方向への変位を制限することによ
り、過大な加速度に対する片持梁2の応力破壊を防止す
るようになっている。9は上記ブリッジ回路に接続され
たリード線で、圧電出力を外部へ取り出すために設けら
れたものである。In FIG. 6, reference numerals 7 and 8 denote upper and lower stoppers provided above and below the weight portion 3, respectively. The stoppers 7 and 8 limit the displacement of the weight portion 3 in the vertical direction. In addition, the stress destruction of the cantilever 2 against excessive acceleration is prevented. Reference numeral 9 denotes a lead wire connected to the bridge circuit and provided to take out a piezoelectric output to the outside.
以下に、このシリコン基板1の製造プロセスの一例を
第8図(a)〜(d)に基づいて簡単に説明する。Hereinafter, an example of the manufacturing process of the silicon substrate 1 will be briefly described with reference to FIGS. 8 (a) to 8 (d).
まずP形(100)シリコン基板11上にN形エピタキシ
ャル層12を成長させ、このエピタキシャル層12表面の一
部からP形素子分離拡散領域13をシリコン基板11に達す
るように形成する。このP形素子分離拡散領域13は第7
図に示すように重り部3を取り囲むように形成する(同
図(a))。First, an N-type epitaxial layer 12 is grown on a P-type (100) silicon substrate 11, and a P-type element isolation diffusion region 13 is formed from a part of the surface of the epitaxial layer 12 so as to reach the silicon substrate 11. This P-type element isolation diffusion region 13 is
As shown in the figure, it is formed so as to surround the weight portion 3 (FIG. 3A).
次にボロンのイオン注入等によりエピタキシャル層12
の所定位置にP形ピエゾ抵抗15を<110>方向に形成
し、エピタキシャル層12の上にはSiO2膜14を形成する。
一方、シリコン基板11の裏面にはSi3N4等よりなる耐エ
ッチング膜16を被着してパターニングする(同図
(b))、 この後、SiO2膜14のピエゾ抵抗15に対応する位置にコ
ンタクト・エッチングおよび配線電極17の形成を行う
(同図(c))。Next, the epitaxial layer 12 is formed by ion implantation of boron or the like.
A P-type piezoresistor 15 is formed at a predetermined position in the <110> direction, and an SiO 2 film 14 is formed on the epitaxial layer 12.
On the other hand, on the back surface of the silicon substrate 11, an etching resistant film 16 made of Si 3 N 4 or the like is applied and patterned (FIG. 2B). Thereafter, a position corresponding to the piezo resistor 15 of the SiO 2 film 14 is formed. Next, contact etching and the formation of the wiring electrode 17 are performed (FIG. 3C).
最後に、N形エピタキシャル層12を正電位にバイアス
しながら、シリコン基板11をKOH、ヒドラジン等の異方
性アルカリ・エッチング液によりシリコン・エッチング
する。これにより、P形シリコン基板11は(111)面を
残すようにエッチングが進行し、特にP形素子分離拡散
領域13の部分ではその表面までエッチングが施される。
一方、片持梁2の部分ではN形エピタキシャル層12だけ
がエッチングされずに残り、第7図に示したような片持
梁2および重り部3を有するウエハー構造が得られる
(同図(d))。Finally, while the N-type epitaxial layer 12 is biased to a positive potential, the silicon substrate 11 is silicon-etched with an anisotropic alkali etchant such as KOH or hydrazine. As a result, the etching of the P-type silicon substrate 11 proceeds so as to leave the (111) plane. In particular, the etching is performed up to the surface of the P-type element isolation diffusion region 13.
On the other hand, in the portion of the cantilever 2, only the N-type epitaxial layer 12 remains without being etched, and a wafer structure having the cantilever 2 and the weight 3 as shown in FIG. 7 is obtained (FIG. )).
このようなシリコン・ウエハーはチップに分割された
後に、第6図に示すようにその上下両面にストッパ8,9
が接着剤等により固定され、これによって製品としての
ストッパ内蔵型半導体加速度センサが最終的に完成す
る。After such a silicon wafer is divided into chips, stoppers 8, 9 are provided on both upper and lower surfaces as shown in FIG.
Is fixed by an adhesive or the like, whereby a semiconductor acceleration sensor with a built-in stopper as a product is finally completed.
《発明が解決しようとする問題店》 しかしながら、このような半導体加速度センサにあっ
ては、ウエハー・製造プロセスの終了後、すなわち片持
梁2を形成した後に、上下のストッパ8,9を接着してい
るため、次のような問題があった。<< Problems to be Solved by the Invention >> However, in such a semiconductor acceleration sensor, after the wafer / manufacturing process is completed, that is, after the cantilever 2 is formed, the upper and lower stoppers 8, 9 are bonded. Therefore, there were the following problems.
重り部に対する上,下ストッパの空隙設定が難しい
ので、共振防止のためのエア・ダンピング機能を付与す
ることが困難である。Since it is difficult to set the gap between the upper and lower stoppers with respect to the weight, it is difficult to provide an air damping function for preventing resonance.
ウエハー・製造プロセス中に過大な加速度の作用に
より片持梁が破損し、製品歩留まりが大幅に低下する。Excessive acceleration during the wafer / manufacturing process can damage the cantilever, resulting in a significant decrease in product yield.
ウエハー・チップ毎に上,下ストッパをその都度接
着しなければならないので、多大の手間を要し実装コス
トが増大する。Since the upper and lower stoppers must be bonded each time for each wafer / chip, a great deal of labor is required and mounting costs are increased.
この発明は、このような従来の問題点に着目してなさ
れたもので、その目的は、ウエハー・製造プロセス中
に、固定部と重り部間に該重り部の動きを制限するスト
ッパの空隙を等方性エッチングで形成することにより、
エア・ダンピング機能を容易に付加できるとともに、製
品歩留まりを向上させ実装コストを低減できる半導体加
速度センサを提供することにある。The present invention has been made in view of such a conventional problem, and an object thereof is to provide a gap between a fixed portion and a weight portion of a stopper which restricts the movement of the weight portion during a wafer manufacturing process. By forming by isotropic etching,
An object of the present invention is to provide a semiconductor acceleration sensor capable of easily adding an air damping function, improving a product yield and reducing a mounting cost.
《問題点を解決するための手段》 この発明は、上記のような目的を達成するため、P形
シリコン基板の固定部に片持梁の基端部を固定し、この
片持梁の基端部にピエゾ抵抗を設けるとともに、該片持
梁の自由端に、重り部を固定して該重り部と固定部との
間に溝を形成し、かつ重り部と固定部との間に、突出部
と該突出部に空隙をあけて当接可能に臨む受け部とから
なるストッパを複数設けた半導体加速度センサであっ
て、 基板上の前記空隙に対応する部分にN+埋込層を形成し
て、該基板上にN形エピタキシャル層を形成する工程
と、 このエピタキシャル層の前記片持梁基端部に対応する
部分にピエゾ抵抗を形成して、該エピタキシャル層の前
記溝に対応する部分にN+拡散層を前記N+埋込層と接触す
るように形成する工程と、 基板裏面の重り部外周縁に対応する部分を異方性エッ
チングする工程と、 前記N+埋込層、N+拡散層を等方性エッチングして前記
空隙、溝を形成する工程と、 を有することを特徴とする。<< Means for Solving the Problems >> In order to achieve the above object, the present invention fixes a base end of a cantilever to a fixing portion of a P-type silicon substrate, A piezoresistor is provided in the portion, a weight portion is fixed to the free end of the cantilever to form a groove between the weight portion and the fixing portion, and a protrusion is formed between the weight portion and the fixing portion. A semiconductor acceleration sensor provided with a plurality of stoppers each comprising a portion and a receiving portion facing the contact portion with a gap in the protruding portion, wherein an N + buried layer is formed in a portion corresponding to the gap on the substrate. Te, forming an N-type epitaxial layer on the substrate, forming a piezo resistor portion corresponding to the cantilever base end portion of the epitaxial layer, the portion corresponding to the groove of the epitaxial layer N + Forming a diffusion layer in contact with the N + buried layer; A step of anisotropically etching a portion corresponding to the outer peripheral edge of the recessed part; and a step of forming the voids and grooves by isotropically etching the N + buried layer and the N + diffusion layer. And
《作用》 この発明の製造方法において、突出部と受け部からな
るストッパの横方向空隙は、N+埋込層を等方性エッチン
グして形成される。このためN+埋込層の厚さに応じてス
トッパの空隙を高精度に設定でき、エア・ダンピング機
構を容易に付与できる。<< Operation >> In the manufacturing method of the present invention, the lateral gap of the stopper including the projecting portion and the receiving portion is formed by isotropically etching the N + buried layer. Therefore, the gap of the stopper can be set with high accuracy according to the thickness of the N + buried layer, and an air damping mechanism can be easily provided.
また、ウエハー製造の際に、ストッパは、エッチング
により片持梁、重り部と同時に形成される。このため、
ストッパ接着工程が不要になるばかりでなく、ウエハー
製造プロセス中に重り部に過大な加速度が加わっても、
この重り部の動きはストッパによって所定範囲内に制限
される。その結果過大な加速度による片持梁の破損を防
止できる。Further, at the time of manufacturing a wafer, the stopper is formed simultaneously with the cantilever and the weight by etching. For this reason,
Not only is the stopper bonding step unnecessary, but even if excessive acceleration is applied to the weight during the wafer manufacturing process,
The movement of the weight is limited to a predetermined range by the stopper. As a result, breakage of the cantilever due to excessive acceleration can be prevented.
《実施例》 以下、この発明を図面に基づいて説明する。<< Example >> Hereinafter, the present invention will be described with reference to the drawings.
第1図、第2図はそれぞれ、この発明の一実施例を示
す平面図、断面図である。1 and 2 are a plan view and a sectional view, respectively, showing an embodiment of the present invention.
まず構成を説明すると、20はP形シリコン基板、21は
この基板20上に形成されたN形エピタキシャル層、22は
ボロンのイオン注入等によりN形エピタキシャル層21の
表面に形成したP形ピエゾ抵抗、23はN形エピタキシャ
ル層21上に形成したSiO2膜である。First, the structure will be described. 20 is a P-type silicon substrate, 21 is an N-type epitaxial layer formed on the substrate 20, and 22 is a P-type piezoresistor formed on the surface of the N-type epitaxial layer 21 by boron ion implantation or the like. And 23, SiO 2 films formed on the N-type epitaxial layer 21.
P形シリコン基板20は、その裏面からのエッチングに
より略正方形の重り部25と、これを取り囲む略正方形の
固定部26とに区分されている。そして、重り部25はN形
エピタキシャル層21からなる片持梁24により固定部26に
固定・接続されている。この重り部25および片持梁24の
エピタキシャル層の大部分は、溝27によって固定部26と
分離され、この分離用溝27は、横方向の空隙39を介して
基板裏面側に連通している。すなわち、N形エピタキシ
ャル層21は複数の突出部29を有し、P形シリコン基板20
の各突出部29下面に対応する部分には、第1図中の斜線
部で示す受け部30が形成されている。これにより、突出
部29の下方向への動きが制限されている。The P-type silicon substrate 20 is divided into a substantially square weight portion 25 and a substantially square fixing portion 26 surrounding the weight portion 25 by etching from the back surface thereof. The weight portion 25 is fixedly connected to a fixing portion 26 by a cantilever 24 made of the N-type epitaxial layer 21. Most of the epitaxial layer of the weight portion 25 and the cantilever beam 24 are separated from the fixing portion 26 by a groove 27, and the separation groove 27 communicates with the back surface of the substrate through a lateral gap 39. . That is, the N-type epitaxial layer 21 has a plurality of protrusions 29 and the P-type silicon substrate 20.
A receiving portion 30 indicated by a hatched portion in FIG. 1 is formed in a portion corresponding to the lower surface of each protruding portion 29. As a result, the downward movement of the protrusion 29 is restricted.
このような突出部29と受け部30からなるストッパ28
は、略正方形の重り部25外周辺縁に沿ってこれを取り囲
むように形成され、かつこの突出部29は第1図に示すよ
うに重り部25と固定部26に交互に形成されている。これ
により、重り部25はその下方向への動きのみならず上方
向への動きをも制限され、ウエハー・製造プロセス中、
チップ内部に複数のストッパ28が形成されている。この
ストッパ28の立体的な詳細構造を第3図に示す。同図に
おいて、斜線部が受け部30であって、これと当接可能に
突出部29が配設されている。A stopper 28 composed of such a protruding portion 29 and a receiving portion 30
Is formed so as to surround the outer peripheral edge of the substantially square weight portion 25, and the protruding portions 29 are alternately formed on the weight portion 25 and the fixing portion 26 as shown in FIG. As a result, the weight 25 is restricted not only in its downward movement but also in its upward movement, and during the wafer manufacturing process,
A plurality of stoppers 28 are formed inside the chip. The three-dimensional detailed structure of the stopper 28 is shown in FIG. In the figure, a hatched portion is a receiving portion 30, and a protruding portion 29 is provided so as to be able to contact the receiving portion 30.
このようなストッパ内蔵型加速度センサの製造工程を
第4図(a)〜(b)に示す。4 (a) and 4 (b) show a manufacturing process of such an acceleration sensor with a built-in stopper.
最初に、P形(100)シリコン基板20上のストッパ用
空隙39に対応する部分に、SbやAsによってN+埋込層38を
形成する。次いで、このシリコン基板20上にN形エピタ
キシャル層21を形成する(同図(a))。First, an N + buried layer 38 of Sb or As is formed in a portion corresponding to the stopper gap 39 on the P-type (100) silicon substrate 20. Next, an N-type epitaxial layer 21 is formed on the silicon substrate 20 (FIG. 1A).
次にボロンのイオン注入等により、エピタキシャル層
21の片持梁24に対応する部分に、P形のピエゾ抵抗22を
形成する。さらに、該エピタキシャル層21の溝27と対応
する部分に、N+埋込層38に達するような深いN+拡散層31
を、リンのデポジットまたはイオン注入により形成する
(同図(b))。Next, an epitaxial layer is formed by ion implantation of boron or the like.
A P-type piezoresistor 22 is formed at a portion corresponding to the cantilever beam 21 of FIG. Further, a deep N + diffusion layer 31 reaching the N + buried layer 38 is formed in a portion corresponding to the groove 27 of the epitaxial layer 21.
Is formed by phosphorus deposition or ion implantation (FIG. 2B).
この後、シリコン基板20の裏面にSi3N4等よりなる耐
エッチング膜32を部分的に形成することにより、基板露
出面が略正方形の重り部25の四辺を取り囲むように設定
する。しかして、コンタクト・エッチングおよび図示し
ない金属電極の形成を行い、N形エピタキシャル層21を
正電位にバイアスしながら、P形シリコン基板20を、KO
H、ヒドラジン、EDP(エチレン・ジアミン・ピロカテコ
ール水溶液)等のアルカリ性エッチング液により異方性
エレクトロ・ケミカル・エッチングを行う。ここで、片
持梁24および重り部25は<110>方向に向いているの
で、異方性エッチングは基板裏面側において耐エッチン
グ膜32の開口縁部に接する(111)面で止まる。他方、
このエッチングは基板表面側に向かって上方向へ進行
し、N形エピタキシャル層21に達した地点で停止する。
これにより、片持梁24の厚さを設定する際は、N形エピ
タキシャル層21の厚さをコントロールすることにより任
意に設定できる。従って、所定厚の片持梁24を高精度に
形成できるので、検出感度のバラツキを低減することが
できる。(同図(c))。After that, an etching resistant film 32 made of Si 3 N 4 or the like is partially formed on the back surface of the silicon substrate 20 so that the substrate exposed surface is set to surround the four sides of the substantially square weight 25. Thus, contact etching and formation of a metal electrode (not shown) are performed, and while the N-type epitaxial layer 21 is biased to a positive potential, the P-type silicon substrate 20 is
Perform anisotropic electro-chemical etching with an alkaline etchant such as H, hydrazine, EDP (ethylene diamine pyrocatechol aqueous solution). Here, since the cantilever beam 24 and the weight portion 25 are oriented in the <110> direction, the anisotropic etching stops at the (111) plane in contact with the opening edge of the etching resistant film 32 on the back surface of the substrate. On the other hand,
This etching proceeds upward toward the surface of the substrate, and stops at the point where the N-type epitaxial layer 21 is reached.
Thus, when setting the thickness of the cantilever 24, the thickness can be arbitrarily set by controlling the thickness of the N-type epitaxial layer 21. Therefore, since the cantilever 24 having a predetermined thickness can be formed with high accuracy, the variation in the detection sensitivity can be reduced. (Figure (c)).
さらにN+埋込層38と深いN+拡散層31とを等方性のSiエ
ッチング液(例えばHF:HNO3:CH3COOH=1:3:8)でエッチ
ングすることにより、ストッパ内蔵の加速度センサが完
成する。この場合、N+層(25×1018cm-3のエッチング・
レートはN-層(1015〜1016cm-3)の100倍以上になる。Further, the N + buried layer 38 and the deep N + diffusion layer 31 are etched with an isotropic Si etching solution (for example, HF: HNO 3 : CH 3 COOH = 1: 3: 8), thereby accelerating the acceleration built in the stopper. The sensor is completed. In this case, the N + layer (25 × 10 18 cm -3 etching
The rate is more than 100 times that of the N - layer (10 15 -10 16 cm -3 ).
ここで、上述した深いN+拡散層31を用いる代わりに、
異方性エッチングを行う前に反応性イオン・エッチング
RIEでSiをエッチングすることにより、溝27を形成する
こともできる。Here, instead of using the deep N + diffusion layer 31 described above,
Reactive ion etching before performing anisotropic etching
The groove 27 can also be formed by etching Si by RIE.
以下にこの実施例の作用を説明する。 The operation of this embodiment will be described below.
上記構成の加速度センサによる加速度検出の基本的な
動作は、従来例と同様である。すなわち、重り部25に上
下方向の加速度が加わると、片持梁24が撓んでピエゾ抵
抗22に応力が加わる。これにより発生したピエゾ抵抗効
果によって、抵抗値が応力の強さに応じて変化し、加速
度が検出される。この場合、重り部25に過大な加速度が
加わったとしても、ストッパ28によって重り部25の上下
方向の変位を制限できるため、過大応力による片持梁24
の破壊を防止することができる。The basic operation of detecting acceleration by the acceleration sensor having the above configuration is the same as that of the conventional example. That is, when an acceleration in the vertical direction is applied to the weight portion 25, the cantilever 24 bends and stress is applied to the piezoresistor 22. Due to the piezoresistance effect generated thereby, the resistance value changes according to the intensity of the stress, and the acceleration is detected. In this case, even if an excessive acceleration is applied to the weight portion 25, the vertical displacement of the weight portion 25 can be limited by the stopper 28, so that the cantilever 24
Can be prevented from being destroyed.
この製造方法では、片持梁24の厚さをエッチングによ
り自由に作成でき、これと同時にストッパ28も作成でき
るため、ウェハー・製造プロセス中における片持梁24の
破損を防ぐことができる。またストッパ28の実装が実質
的に不要となるため、加速度センサを安価に製造するこ
とができる。さらに、N+埋込層38の厚さを薄く設定する
ことによって、ストッパ28の空隙39を数μm程度に小さ
くコントロールできるので、共振を防止するためのエア
・ダンピング機能を充分実現することができ、オイル・
ダンピンクを不要にできる。In this manufacturing method, the thickness of the cantilever 24 can be freely created by etching, and at the same time, the stopper 28 can also be created, so that damage to the cantilever 24 during the wafer / manufacturing process can be prevented. Further, since the mounting of the stopper 28 is substantially unnecessary, the acceleration sensor can be manufactured at low cost. Furthermore, by setting the thickness of the N + buried layer 38 to be thin, the gap 39 of the stopper 28 can be controlled to be as small as about several μm, so that the air damping function for preventing resonance can be sufficiently realized. ,oil·
Dumping can be eliminated.
また製造面では、受け部30と突出部29間における横方
向の空隙39を等方性のエッチングにより形成するので、
従来の異方性エッチングの場合のような(111)面での
エッチング停止を考慮する必要がなく、従来に比べてス
トッパ設定の自由度が著しく高めることができる。On the manufacturing side, the lateral gap 39 between the receiving portion 30 and the projecting portion 29 is formed by isotropic etching.
There is no need to consider stopping the etching on the (111) plane as in the case of conventional anisotropic etching, and the degree of freedom in setting the stopper can be significantly increased as compared with the conventional case.
第5図にはこの発明の他の実施例を示す。 FIG. 5 shows another embodiment of the present invention.
この実施例は、増幅器、ブリッジのバイアス回路、温
度補償回路等のピエゾ抵抗ブリッジの周辺回路をセンサ
・チップ内に集積した、いわゆるIC化加速度センサに適
用した具体例である。第5図では簡単のためNPNトラン
ジスタ33のみを示している。This embodiment is a specific example applied to a so-called IC acceleration sensor in which peripheral circuits of a piezoresistive bridge such as an amplifier, a bridge bias circuit, and a temperature compensation circuit are integrated in a sensor chip. FIG. 5 shows only the NPN transistor 33 for simplicity.
本例のセンサ部構造は前記実施例の第2図と同じであ
り、N形エピタキシャル層21はP+素子分離拡散領域34に
より多数の島に分割され、各島に回路素子がそれぞれ組
込まれている。そして、N形エピタキシャル層21上には
P形ベース拡散領域36が形成され、このP形ベース拡散
領域36内にはN+エミッタ拡散領域35が形成されている。
またコレクタ電極のN+拡散層31とN+埋込層38は、ストッ
パ形成領域として共用することができるようになってい
る。なお、37はピエゾ抵抗22に接続した金属電極であ
る。The structure of the sensor section of this embodiment is the same as that of FIG. 2 of the above embodiment. The N-type epitaxial layer 21 is divided into a number of islands by a P + element isolation diffusion region 34, and circuit elements are incorporated in each island. I have. Then, a P-type base diffusion region 36 is formed on the N-type epitaxial layer 21, and an N + emitter diffusion region 35 is formed in the P-type base diffusion region 36.
Further, the N + diffusion layer 31 and the N + buried layer 38 of the collector electrode can be shared as a stopper formation region. Reference numeral 37 denotes a metal electrode connected to the piezo resistor 22.
この実施例に係わる半導体加速度センサの製造工程
は、前記実施例とほぼ同じであるのでその説明を省略す
る。この実施例では、ストッパ28を形成するためのエッ
チング用N+領域として、バイポーラ・プロセスのN+埋込
層38,N+拡散層31を利用することができるので、集積化
加速度センセを極めて容易に作成することができるとい
う効果を有する。The manufacturing process of the semiconductor acceleration sensor according to this embodiment is substantially the same as that of the above-described embodiment, and the description thereof is omitted. In this embodiment, since the N + buried layer 38 and the N + diffusion layer 31 of the bipolar process can be used as the N + region for etching for forming the stopper 28, the integrated acceleration sensor is extremely easy. This has the effect of being able to be created.
《発明の効果》 以上説明してきたように、この発明によれば、重り部
の上下動作を制限する突出部と受け部とからなるストッ
パを備えた半導体加速度センサの製造方法において、N+
埋込層の等方性エッチングによりストッパの空隙を狭く
形成できるので、ストッパの設計自由度が大となりエア
・ダンピング機能を容易に実現することができる。As has been described "the effect of the invention", according to the present invention, in a method of manufacturing a semiconductor acceleration sensor having a stopper consisting of a receiving part projecting portion that limits the vertical movement of the weight portion, N +
Since the gap of the stopper can be formed narrow by isotropic etching of the buried layer, the degree of freedom in designing the stopper is increased, and the air damping function can be easily realized.
また、ウエハ・製造プロセス中に過大な加速度が作用
しても片持梁が破損しないので、製品歩留まりの低下を
確実に防止できる。さらに、ストッパ接着のための実装
工程が不要となるため、その分だけ製造コストの低減化
および省力化を図ることができるという効果を有する。In addition, since the cantilever is not damaged even if an excessive acceleration acts during the wafer / manufacturing process, it is possible to reliably prevent a decrease in product yield. Further, since a mounting step for bonding the stopper is not required, there is an effect that the manufacturing cost can be reduced and the labor can be saved correspondingly.
第1図はこの発明に係わる半導体加速度センサの一実施
例を示す平面図、第2図はそのII−II線断面図、第3図
はストッパ部分の詳細構造を示す斜視図、第4図(a)
〜(d)は半導体加速度センサの製造方法を示す工程
図、第5図はこの発明の他の実施例を示す断面図、第6
図、第7図はそれぞれ従来の半導体加速度センサを示す
断面図、平面図、第8図(a)〜(d)は同従来センサ
の製造方法を示す工程図である。 20……P形シリコン基板 21……N形エピタキシャル層 22……P形ピエゾ抵抗 24……片持梁 25……重り部 26……固定部 27……溝 28……ストッパ 29……突出部 30……受け部 31……N+拡散層 34……P形素子分離拡散領域 38……N+埋込層 39……空隙FIG. 1 is a plan view showing an embodiment of a semiconductor acceleration sensor according to the present invention, FIG. 2 is a cross-sectional view taken along the line II-II, FIG. 3 is a perspective view showing a detailed structure of a stopper portion, and FIG. a)
To (d) are process diagrams showing a method for manufacturing the semiconductor acceleration sensor, FIG. 5 is a sectional view showing another embodiment of the present invention, and FIG.
7 and 8 are a sectional view and a plan view, respectively, showing a conventional semiconductor acceleration sensor, and FIGS. 8A to 8D are process diagrams showing a method for manufacturing the same. 20 P-type silicon substrate 21 N-type epitaxial layer 22 P-type piezoresistor 24 cantilever 25 weight 26 fixed part 27 groove 28 stopper 29 protruding part 30 receiving part 31 N + diffusion layer 34 P-type element isolation diffusion area 38 N + buried layer 39 void
Claims (1)
部を固定し、この片持梁の基端部にピエゾ抵抗を設ける
とともに、該片持梁の自由端に、重り部を固定して該重
り部と固定部との間に溝を形成し、かつ重り部と固定部
との間に、突出部と該突出部に空隙をあけて当接可能に
臨む受け部とからなるストッパを複数設けた半導体加速
度センサであって、 基板上の前記空隙に対応する部分にN+埋込層を形成し
て、該基板上にN形エピタキシャル層を形成する工程
と、 このエピタキシャル層の前記片持梁基端部に対応する部
分にピエゾ抵抗を形成して、該エピタキシャル層の前記
溝に対応する部分にN+拡散層を前記N+埋込層と接触する
ように形成する工程と、 基板裏面の重り部外周縁に対応する部分を異方性エッチ
ングする工程と、 前記N+埋込層、N+拡散層を等方性エッチングして前記空
隙、溝を形成する工程と、 を有することを特徴とする半導体加速度センサの製造方
法。1. A cantilever base end is fixed to a fixing part of a P-type silicon substrate, a piezoresistor is provided at the base end of the cantilever, and a weight part is provided at a free end of the cantilever. To form a groove between the weight portion and the fixed portion, and between the weight portion and the fixed portion, from the protruding portion and the receiving portion facing the contactable portion with a gap in the protruding portion. A semiconductor acceleration sensor provided with a plurality of stoppers, comprising: forming an N + buried layer in a portion corresponding to the gap on a substrate; and forming an N-type epitaxial layer on the substrate. Forming a piezoresistor at a portion corresponding to the base end of the cantilever, and forming an N + diffusion layer at a portion corresponding to the groove of the epitaxial layer so as to be in contact with the N + buried layer; a step of anisotropically etching a portion corresponding to the weight outer periphery of the substrate backside, the N + buried Forming the voids and the grooves by isotropically etching the embedded layer and the N + diffusion layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24880289A JP2600393B2 (en) | 1989-09-25 | 1989-09-25 | Manufacturing method of semiconductor acceleration sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24880289A JP2600393B2 (en) | 1989-09-25 | 1989-09-25 | Manufacturing method of semiconductor acceleration sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03110478A JPH03110478A (en) | 1991-05-10 |
JP2600393B2 true JP2600393B2 (en) | 1997-04-16 |
Family
ID=17183621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24880289A Expired - Lifetime JP2600393B2 (en) | 1989-09-25 | 1989-09-25 | Manufacturing method of semiconductor acceleration sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2600393B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012189480A (en) * | 2011-03-11 | 2012-10-04 | Seiko Epson Corp | Acceleration detector, acceleration detecting device and electronic apparatus |
JP2015099154A (en) * | 2015-01-07 | 2015-05-28 | セイコーエプソン株式会社 | Acceleration detector, acceleration detecting device, and electronic apparatus |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5838694B2 (en) * | 2011-09-29 | 2016-01-06 | セイコーエプソン株式会社 | Physical quantity detector, physical quantity detection device, and electronic apparatus |
JP6840960B2 (en) * | 2016-09-07 | 2021-03-10 | セイコーエプソン株式会社 | Manufacturing methods for sensor substrates, physical quantity detection sensors, accelerometers, electronic devices, moving objects, and sensor substrates |
-
1989
- 1989-09-25 JP JP24880289A patent/JP2600393B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012189480A (en) * | 2011-03-11 | 2012-10-04 | Seiko Epson Corp | Acceleration detector, acceleration detecting device and electronic apparatus |
JP2015099154A (en) * | 2015-01-07 | 2015-05-28 | セイコーエプソン株式会社 | Acceleration detector, acceleration detecting device, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH03110478A (en) | 1991-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2811768B2 (en) | Semiconductor type acceleration sensor and method of manufacturing the same | |
US4553436A (en) | Silicon accelerometer | |
US5914520A (en) | Micromechanical sensor device | |
US5395802A (en) | Process for making semiconductor acceleration sensor having anti-etching layer | |
JP3489309B2 (en) | Method for manufacturing semiconductor dynamic quantity sensor and anisotropic etching mask | |
US5296730A (en) | Semiconductor pressure sensor for sensing pressure applied thereto | |
JP2927963B2 (en) | Integrated micromechanical sensor device and manufacturing method thereof | |
JPS62174978A (en) | Device for detecting semiconductor vibration and acceleration | |
JP3399660B2 (en) | Manufacturing method of surface type acceleration sensor | |
US5172205A (en) | Piezoresistive semiconductor device suitable for use in a pressure sensor | |
EP0810440A2 (en) | Optical semiconductor component and method of fabrication | |
JP2600393B2 (en) | Manufacturing method of semiconductor acceleration sensor | |
JP2600422B2 (en) | Manufacturing method of semiconductor acceleration sensor | |
JP3290047B2 (en) | Acceleration sensor and method of manufacturing the same | |
JP3173256B2 (en) | Semiconductor acceleration sensor and method of manufacturing the same | |
JP3744217B2 (en) | Manufacturing method of semiconductor pressure sensor | |
JPH10300605A (en) | Method for manufacturing semiconductor pressure sensor and sensor chip | |
JP3744218B2 (en) | Manufacturing method of semiconductor pressure sensor | |
JPS63237482A (en) | Semiconductor pressure sensor | |
JP3392069B2 (en) | Semiconductor acceleration sensor and method of manufacturing the same | |
JPH0281477A (en) | Semiconductor acceleration sensor and its manufacture | |
JPH05335596A (en) | Semiconductor acceleration sensor and manufacture thereof | |
JPH1144705A (en) | Semiconductor acceleration sensor and its manufacture | |
JPH05102494A (en) | Manufacture of silicon diaphragm pressure sensor | |
JP3405222B2 (en) | Semiconductor acceleration sensor element and method of manufacturing the same |