JPH0738547B2 - Operational amplifier - Google Patents

Operational amplifier

Info

Publication number
JPH0738547B2
JPH0738547B2 JP63186207A JP18620788A JPH0738547B2 JP H0738547 B2 JPH0738547 B2 JP H0738547B2 JP 63186207 A JP63186207 A JP 63186207A JP 18620788 A JP18620788 A JP 18620788A JP H0738547 B2 JPH0738547 B2 JP H0738547B2
Authority
JP
Japan
Prior art keywords
operational amplifier
transistors
transistor
conductivity type
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63186207A
Other languages
Japanese (ja)
Other versions
JPH0235808A (en
Inventor
由貴 黒瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63186207A priority Critical patent/JPH0738547B2/en
Publication of JPH0235808A publication Critical patent/JPH0235808A/en
Publication of JPH0738547B2 publication Critical patent/JPH0738547B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は演算増幅器のLSI化に関し、特にMOSトランジス
タを用いた演算増幅器に関する。
Description: TECHNICAL FIELD The present invention relates to an LSI for an operational amplifier, and particularly to an operational amplifier using a MOS transistor.

〔従来の技術〕[Conventional technology]

一般によく利用されるCMOSトランジスタを用いた演算増
幅器の回路図を、第3図に示す。図においてVIN +は正転
入力端子VIN -は反転入力端子、VOUTは出力端子、BIASは
バイアス電源入力端子、VDDは第1電源、VSSは第2電
源、M1,M2,M5,M7は第1導電型(以下Pチャネルとい
う)トランジスタ、M3,M4,M6は第2導電型(以下Nチャ
ネルという)トランジスタ、Cは容量である。
FIG. 3 shows a circuit diagram of an operational amplifier using a CMOS transistor which is commonly used. In the figure, V IN + is a normal input terminal V IN is an inverting input terminal, V OUT is an output terminal, BIAS is a bias power supply input terminal, V DD is the first power supply, V SS is the second power supply, M1, M2, M5 , M7 is a first conductivity type (hereinafter referred to as P channel) transistor, M3, M4, M6 are second conductivity type (hereinafter referred to as N channel) transistor, and C is a capacitor.

従来のCMOSトランジスタを用いた演算増幅器は、トラン
ジスタサイズが多種多様なため、LSI化する際チップ面
積を小さくするために、トランジスタを電流軸方向に関
係なく配置していた。
Conventional operational amplifiers using CMOS transistors have a wide variety of transistor sizes. Therefore, in order to reduce the chip area when integrated into an LSI, the transistors are arranged regardless of the current axis direction.

従来の演算増幅器の例を第4図に示す、第4図は第3図
に示した回路図をパタン化したものである。尚、同図で
トランジスタのサイズは任意の値である。
An example of a conventional operational amplifier is shown in FIG. 4, and FIG. 4 is a pattern of the circuit diagram shown in FIG. In the figure, the size of the transistor is an arbitrary value.

図においてS1,S2,S3,S5,S6,S7はそれぞれのトランジス
タのソース、ただしS3はトランジスタM3及びM4のソー
ス、G1,G2,G3,G4,G5,G6,G7はそれぞれのトランジスタの
ゲート、D1,D2,D3,D4,D5,D6,D7はそれぞれのトランジス
タのドレインであり、C1は容量Cの上部、C2は容量cの
下部、SUBはトランジスタM1,M2のサブストレートであ
る。
S 1 in FIG, S 2, S 3, S 5, S 6, S 7 is the source of each transistor, but S 3 is the source of the transistors M3 and M4, G 1, G 2, G 3, G 4, G 5 , 5 , G 6 and G 7 are the gates of the respective transistors, D 1 , D 2 , D 3 , D 4 , D 5 , D 6 and D 7 are the drains of the respective transistors, and C 1 is the upper part of the capacitance C. , C 2 is the lower part of the capacitance c, and SUB is the substrate of the transistors M1 and M2.

この演算増幅器はPチャネルトランジスタについてはト
ランジスタM1,M2の電流軸方向と、トランジスタM5,M7の
電流軸方向が異なり、Nチャネルトランジスタについて
は、トランジスタM3,M4の電流軸方向と、トランジスタM
6の電流軸方向が異なっている。トランジスタは相互コ
ンダクタンス(以下gmという)は次式で与えられる。
In this operational amplifier, the current axis directions of the transistors M1 and M2 are different from the current axis directions of the transistors M5 and M7 for the P channel transistor, and the current axis directions of the transistors M3 and M4 are different from the transistor M for the N channel transistor.
6 Current axis direction is different. Transconductance (hereinafter referred to as gm) of a transistor is given by the following equation.

ただし、μは電荷移動度、COXは単位面積当たりのゲー
ト酸化膜容量、Wはゲート幅、Lはゲート長、IDはドレ
イン電流、λはチャネル長変調係数、VDSはドレイン・
ソース間電圧である。
Where μ is the charge mobility, C OX is the gate oxide film capacity per unit area, W is the gate width, L is the gate length, I D is the drain current, λ is the channel length modulation coefficient, and V DS is the drain capacitance.
It is the voltage between the sources.

通常演算増幅器の回路設計におけるシミュレーション
は、電荷移動度μをチャネル毎に定めて行なうが、μは
トランジスタの電流軸方向によって値が異なる。従来例
の演算増幅器ではPチャネルトランジスタについてはト
ランジスタM1,M2の電荷移動度とトランジスタM5,M7の電
荷移動度が異なり、Nチャネルトランジスタについて
は、トランジスタM3,M4の電荷移動度とトランジスタM6
の電荷移動度が異なっており、シミュレーションで求め
た演算増幅器の特性が得られなくなる。
Normally, the simulation in the circuit design of an operational amplifier is performed by setting the charge mobility μ for each channel, but the value of μ differs depending on the direction of the current axis of the transistor. In the conventional operational amplifier, the charge mobilities of the transistors M1 and M2 are different from those of the transistors M5 and M7 for the P-channel transistor, and the charge mobilities of the transistors M3 and M4 and the transistor M6 are different for the N-channel transistor.
Since the charge mobilities of the two are different, the characteristics of the operational amplifier obtained by the simulation cannot be obtained.

更に、もし差動入力段トランジスタM1,M2及びM3,M4のペ
アトランジスタの電流軸方向が異なるとトランジスタM
1,M2のgmが等しくなり、オフセット電圧が生じる原因と
なる。
Further, if the pair of differential input stage transistors M1, M2 and M3, M4 have different current axis directions, the transistor M
The gm of 1 and M2 become equal, which causes an offset voltage.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

上述した従来の演算増幅器は、演算増幅器を構成するト
ランジスタの電流軸方向を同一チャネル内で一定にして
いないので、gmに影響を及ぼし、回路設計におけるシミ
ュレーション通りの特性が得られないという欠点があ
る。
The conventional operational amplifier described above has a drawback in that the current axis direction of the transistors forming the operational amplifier is not constant in the same channel, so that it affects gm and the characteristics as simulated in circuit design cannot be obtained. .

〔課題を解決するための手段〕[Means for Solving the Problems]

本発明の演算増幅器は演算増幅器を構成するトランジス
タの電流軸方向を同一チャネル内で一定にし、電荷移動
度μを等しくしている。
In the operational amplifier of the present invention, the transistors constituting the operational amplifier have the same current axis direction in the same channel and the same charge mobility μ.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図は本発明の演算増幅器の一実施例である。第1図
における記号は全て、第4図と同じである。第1図に示
した演算増幅器は、演算増幅器を構成するトランジスタ
の電流軸方向を同一チャネル内で一定にした一例であ
り、同一チャネルトランジスタの電荷移動度は等しくな
っている。従って回路設計におけるシミュレーション通
りの特性が得られ、また、オフセットも最小限にするこ
とができる。
FIG. 1 shows an embodiment of the operational amplifier of the present invention. All symbols in FIG. 1 are the same as in FIG. The operational amplifier shown in FIG. 1 is an example in which the current axis direction of the transistors forming the operational amplifier is constant in the same channel, and the charge mobility of the same channel transistors is equal. Therefore, the characteristics as simulated in the circuit design can be obtained, and the offset can be minimized.

第2図は本発明の他の実施例の演算増幅器である。第2
図における記号は全て第4図と同じである。この第2図
の実施例の演算増幅器も第1図の実施例と同様に、演算
増幅器を構成するトランジスタの電流軸方向を同一チャ
ネル内で一定にしており、電荷移動度は等しくなってい
る。
FIG. 2 shows an operational amplifier according to another embodiment of the present invention. Second
All symbols in the figure are the same as in FIG. In the operational amplifier of the embodiment shown in FIG. 2 as well as in the embodiment shown in FIG. 1, the current axis directions of the transistors constituting the operational amplifier are constant within the same channel, and the charge mobilities are equal.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明は、演算増幅器を構成する
トランジスタの電流軸方向を同一チャネル内で一定にす
ることにより、同一チャネルトランジスタの電荷移動度
μを等しくし、演算増幅器をLSI化する際の特性の劣化
を防ぎ、更にオフセット電圧を最小限に抑える効果があ
る。
As described above, according to the present invention, by making the current axis direction of the transistors forming the operational amplifier constant in the same channel, the charge mobility μ of the same channel transistors is made equal, and the operational amplifier is integrated into an LSI. It has the effect of preventing the deterioration of the characteristics of and further minimizing the offset voltage.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明による演算増幅器の一実施例を示す回路
素子のパターン図、第2図は本発明の他の実施例を示す
回路素子のパターン図、第3図は一般によく用いられる
CMOSトランジスタを用いた演算増幅器の回路図、第4図
は従来の演算増幅器の回路素子のパターン図である。 VIN +……正転入力端子、VIN -……反転入力端子、VOUT
…出力端子、BIAS……バイアス電源、M1,M2,M5,M6……
Pチャネルトランジスタ、M3,M4,M6……Nチャネルトラ
ンジスタ、C……容量、S1,S2,S3,S5,S6,S7……トラン
ジスタのソース、G1,G2,G3,G4,G5,G6,G7……トランジス
タのゲート、D1,D2,D3,D4,D5,D6,D7……トランジスタの
ドレイン、C1……容量Cの上部電極、C2……容量Cの下
部電極、SUB……トランジスタM1,M2のサブストレート。
FIG. 1 is a pattern diagram of a circuit element showing an embodiment of an operational amplifier according to the present invention, FIG. 2 is a pattern diagram of a circuit element showing another embodiment of the present invention, and FIG. 3 is commonly used.
FIG. 4 is a circuit diagram of an operational amplifier using CMOS transistors, and FIG. 4 is a pattern diagram of a circuit element of a conventional operational amplifier. V IN + ...... non-inverting input terminal, V IN - ...... inverting input terminal, V OUT ...
… Output terminal, BIAS …… Bias power supply, M1, M2, M5, M6 ……
P-channel transistor, M3, M4, M6 ...... N-channel transistor, C ...... capacity, S 1, S 2, S 3, S 5, S 6, S 7 ...... transistor sources, G 1, G 2, G 3 , G 4 , G 5 , G 6 , G 7 ...... Transistor gate, D 1 , D 2 , D 3 , D 4 , D 5 , D 6 , D 7 ...... Transistor drain, C 1 ...... Capacity C upper electrode, C 2 ... lower electrode of capacitance C, SUB ... substrates of transistors M1 and M2.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】夫々が共通の半導体基板に形成された複数
個の第1導電型MOSトランジスタと複数個の第2導電型M
OSトランジスタとにより構成された演算増幅器におい
て、前記複数個の第1導電型MOSトランジスタの電流が
流れる方向をすべて同一とし、かつ、前記複数個の第2
導電型MOSトランジスタの電流が流れる方向を同一と
し、前記複数個の第1導電型トランジスタのうち前記演
算増幅器における対をなすトランジスタのソース領域は
近接配置されているか又は共通とされ、かつ、前記複数
個の第2導電型トランジスタのうち前記演算増幅器にお
ける対をなすトランジスタのソース領域は近接配置され
ているか又は共通とすることを特徴とする演算増幅回
路。
1. A plurality of first conductivity type MOS transistors and a plurality of second conductivity type M, each formed on a common semiconductor substrate.
In an operational amplifier configured by an OS transistor, all the first conductivity type MOS transistors have the same current flow direction, and the plurality of second conductivity type MOS transistors are the same.
The current flowing directions of the conductivity type MOS transistors are the same, and the source regions of the paired transistors in the operational amplifier among the plurality of first conductivity type transistors are arranged close to or common to each other, and The operational amplifier circuit is characterized in that the source regions of the paired transistors in the operational amplifier among the second transistors of the second conductivity type are arranged close to or common to each other.
JP63186207A 1988-07-25 1988-07-25 Operational amplifier Expired - Fee Related JPH0738547B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63186207A JPH0738547B2 (en) 1988-07-25 1988-07-25 Operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63186207A JPH0738547B2 (en) 1988-07-25 1988-07-25 Operational amplifier

Publications (2)

Publication Number Publication Date
JPH0235808A JPH0235808A (en) 1990-02-06
JPH0738547B2 true JPH0738547B2 (en) 1995-04-26

Family

ID=16184246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63186207A Expired - Fee Related JPH0738547B2 (en) 1988-07-25 1988-07-25 Operational amplifier

Country Status (1)

Country Link
JP (1) JPH0738547B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229815A (en) * 1983-06-13 1984-12-24 Hitachi Ltd Manufacture of semiconductor substrate
JPS6170748A (en) * 1984-09-14 1986-04-11 Hitachi Ltd Semiconductor device
JPH0642537B2 (en) * 1985-11-15 1994-06-01 株式会社東芝 Semiconductor device

Also Published As

Publication number Publication date
JPH0235808A (en) 1990-02-06

Similar Documents

Publication Publication Date Title
Ramirez-Angulo et al. Low-voltage circuits building blocks using multiple-input floating-gate transistors
JPH08335122A (en) Semiconductor device for reference voltage
US5834967A (en) Semiconductor integrated circuit device
JP3805312B2 (en) Dividing resistor circuit and semiconductor device
US5767542A (en) Matching parasitic capacitances and characteristics of field effect transistors
JPH0794988A (en) Mos type semiconductor clamping circuit
JPH0738547B2 (en) Operational amplifier
JPH03132115A (en) Semiconductor integrated circuit
JPH03274912A (en) Operational amplifier
JP2798022B2 (en) Reference voltage circuit
JP2637791B2 (en) Blog programmable reference voltage generator
JP2787867B2 (en) Constant current circuit
JP2000278098A (en) Ratio circuit, latch circuit and mos transistor
JPS6221404B2 (en)
JPS61237515A (en) Inverter circuit
JPS61138318A (en) Reference voltage generating circuit
JP2701331B2 (en) Bias circuit
JP2551386B2 (en) Multiplier
JPH07142942A (en) Differential amplifier
JPH046694A (en) Reference voltage generating circuit
JPH09130232A (en) Semiconductor integrated circuit device
JPH02268010A (en) Constant current circuit using mos transistor
JPS639222A (en) Transfer gate circuit
JPS6228088Y2 (en)
JP2596256B2 (en) Square circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees