JPH0738371A - セラミック発振素子及びこれを用いた圧電発振子 - Google Patents
セラミック発振素子及びこれを用いた圧電発振子Info
- Publication number
- JPH0738371A JPH0738371A JP17908393A JP17908393A JPH0738371A JP H0738371 A JPH0738371 A JP H0738371A JP 17908393 A JP17908393 A JP 17908393A JP 17908393 A JP17908393 A JP 17908393A JP H0738371 A JPH0738371 A JP H0738371A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- plane
- oscillation element
- electrode layer
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】
【目的】 セラミック発振素子の上下面電極層間のショ
ート不良及びセラミック発振素子側面のマイクロクラッ
クの広がりによる特性劣化等の発生を抑制し、信頼性及
び耐環境性に優れた圧電発振子を提供することを目的と
する。 【構成】 圧電発振子におけるセラミック発振素子の側
面に絶縁保護層を設けた。
ート不良及びセラミック発振素子側面のマイクロクラッ
クの広がりによる特性劣化等の発生を抑制し、信頼性及
び耐環境性に優れた圧電発振子を提供することを目的と
する。 【構成】 圧電発振子におけるセラミック発振素子の側
面に絶縁保護層を設けた。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック発振素子及
びこれを発振素子として用いる圧電発振子に関する。
びこれを発振素子として用いる圧電発振子に関する。
【０００２】
【従来の技術】例えば、面実装タイプの圧電発振子は、
図６に示すように、セラミック等からなるベース基板１
０と、該ベース基板１０の両端部に形成された外部端子
１１と、上記ベース基板１０と所定の間隔を隔てて上記
外部端子１１の各々に両端部を導電性ペースト１２によ
りそれぞれ接続されたセラミック発振素子１３と、該セ
ラミック発振素子１３を覆い上記ベース基板１０の周縁
部にエポキシ系接着剤等の絶縁層を介して取り付けられ
るキャップ１４とを具備するという構造を有する。
図６に示すように、セラミック等からなるベース基板１
０と、該ベース基板１０の両端部に形成された外部端子
１１と、上記ベース基板１０と所定の間隔を隔てて上記
外部端子１１の各々に両端部を導電性ペースト１２によ
りそれぞれ接続されたセラミック発振素子１３と、該セ
ラミック発振素子１３を覆い上記ベース基板１０の周縁
部にエポキシ系接着剤等の絶縁層を介して取り付けられ
るキャップ１４とを具備するという構造を有する。
【０００３】従来、上記のような圧電発振子に用いられ
る上記セラミック発振素子１３は、図７及び図８に示す
ように、板状の圧電セラミック素体１５の上面において
一方の端部から中央部に向け、下面において他方の端部
から中央部に向けて、銀、銅−銀合金、又は銅−銀の二
層からなる電極層１６，１７が圧電セラミック素体１５
の中央部付近において一部が平面視重合する部分Ｃを形
成して設けられてなるものである。
る上記セラミック発振素子１３は、図７及び図８に示す
ように、板状の圧電セラミック素体１５の上面において
一方の端部から中央部に向け、下面において他方の端部
から中央部に向けて、銀、銅−銀合金、又は銅−銀の二
層からなる電極層１６，１７が圧電セラミック素体１５
の中央部付近において一部が平面視重合する部分Ｃを形
成して設けられてなるものである。
【０００４】この種のセラミック発振素子は、例えば次
のようにして製造することができる。先ず、所定寸法に
分割されて複数の圧電セラミック素体１５が形成される
セラミック基板の上面及び下面に電極層１６，１７をス
パッタリング法、蒸着法等により形成し、エッチング処
理して所定のパターンとする。次に、これを所定寸法に
分割して個々のセラミック発振素子１５とされる。
のようにして製造することができる。先ず、所定寸法に
分割されて複数の圧電セラミック素体１５が形成される
セラミック基板の上面及び下面に電極層１６，１７をス
パッタリング法、蒸着法等により形成し、エッチング処
理して所定のパターンとする。次に、これを所定寸法に
分割して個々のセラミック発振素子１５とされる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のセラミック発振素子は、圧電発振子におい
て、キャップ等でパッケージされて気密封止されてはい
るものの、使用時に高温となったり、水分がパッケージ
内に侵入したり、高温又は高湿の使用環境において用い
られたりした場合に、セラミック発振素子の電極層が圧
電セラミック素体表面（側面）に沿ってマイグレーショ
ンを起こし、セラミック発振素子の特性劣化、更にはセ
ラミック発振素子上下面の電極層間でショートを起こす
という問題があった。
ような従来のセラミック発振素子は、圧電発振子におい
て、キャップ等でパッケージされて気密封止されてはい
るものの、使用時に高温となったり、水分がパッケージ
内に侵入したり、高温又は高湿の使用環境において用い
られたりした場合に、セラミック発振素子の電極層が圧
電セラミック素体表面（側面）に沿ってマイグレーショ
ンを起こし、セラミック発振素子の特性劣化、更にはセ
ラミック発振素子上下面の電極層間でショートを起こす
という問題があった。
【０００６】また、セラミック発振素子の製造におい
て、前記セラミック基板を切断して個々のセラミック発
振素子としているために、セラミック発振素子における
切断面（側面）には微小な亀裂（マイクロクラック）が
発生する場合がある。セラミック発振素子の側面にマイ
クロクラックが存在すると、圧電発振子として動作させ
た時に、このマイクロクラックが広がり、大きなクラッ
クが生じて圧電特性の劣化を生じるという危険性もあっ
た。それ故、セラミック発振素子に分割した後にマイク
ロクラックの有無の検査工程でマイクロクラックの発生
しているものを除去する必要があった。
て、前記セラミック基板を切断して個々のセラミック発
振素子としているために、セラミック発振素子における
切断面（側面）には微小な亀裂（マイクロクラック）が
発生する場合がある。セラミック発振素子の側面にマイ
クロクラックが存在すると、圧電発振子として動作させ
た時に、このマイクロクラックが広がり、大きなクラッ
クが生じて圧電特性の劣化を生じるという危険性もあっ
た。それ故、セラミック発振素子に分割した後にマイク
ロクラックの有無の検査工程でマイクロクラックの発生
しているものを除去する必要があった。
【０００７】本発明は、上記問題を解消し、セラミック
発振素子上下面の電極層間でのショート不良、セラミッ
ク発振素子側面のマイクロクラックの広がりによる特性
劣化等の発生することのない信頼性及び耐環境性に優れ
た圧電発振子を提供することを目的とする。
発振素子上下面の電極層間でのショート不良、セラミッ
ク発振素子側面のマイクロクラックの広がりによる特性
劣化等の発生することのない信頼性及び耐環境性に優れ
た圧電発振子を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明者は、上記目的を
達成すべく鋭意研究を重ねた結果、セラミック発振素子
の両側面に絶縁保護層を形成するときは、電極層のセラ
ミック発振素子の側面に沿ったマイグレーションを効果
的に抑制でき、しかもセラミック発振素子の側面にマイ
クロクラックが存在しても動作時においてこのマイクロ
クラックの広がりをも効果的に抑制し得ることを見出し
た。
達成すべく鋭意研究を重ねた結果、セラミック発振素子
の両側面に絶縁保護層を形成するときは、電極層のセラ
ミック発振素子の側面に沿ったマイグレーションを効果
的に抑制でき、しかもセラミック発振素子の側面にマイ
クロクラックが存在しても動作時においてこのマイクロ
クラックの広がりをも効果的に抑制し得ることを見出し
た。
【０００９】即ち、本発明は、圧電セラミック素体の上
面において一方の端部から中央部に向け、下面において
他方の端部から中央部にむけてそれぞれ電極層が形成さ
れており、この両電極層はその先端部が上記圧電セラミ
ック素体の中央部付近において平面視重合してなるセラ
ミック発振素子において、少なくとも上記両電極層が平
面視重合する部分の上記圧電セラミック素体の両側面に
絶縁保護層が形成されていることを特徴とするセラミッ
ク発振素子に係るものである。
面において一方の端部から中央部に向け、下面において
他方の端部から中央部にむけてそれぞれ電極層が形成さ
れており、この両電極層はその先端部が上記圧電セラミ
ック素体の中央部付近において平面視重合してなるセラ
ミック発振素子において、少なくとも上記両電極層が平
面視重合する部分の上記圧電セラミック素体の両側面に
絶縁保護層が形成されていることを特徴とするセラミッ
ク発振素子に係るものである。
【００１０】また、本発明は、上記セラミック発振素子
を用いたことを特徴とする圧電発振子をも包含する。
を用いたことを特徴とする圧電発振子をも包含する。
【００１１】
【作用】上記のように圧電セラミック素体の上面におい
て一方の端部から中央部に向け、下面において他方の端
部から中央部に向けてそれぞれ電極層が形成されてお
り、この両電極層はその先端部が上記圧電セラミック素
体の中央部付近において平面視重合してなるセラミック
発振素子において、少なくとも上記両電極層が平面視重
合する部分の上記圧電セラミック素体の両側面に絶縁保
護層を形成したので、電極層がセラミック発振素子の側
面に沿ってマイグレーションを起こすのを抑制でき、該
マイグレーションに起因するセラミック発振素子上下面
の電極層間でショート不良を防止し得る。
て一方の端部から中央部に向け、下面において他方の端
部から中央部に向けてそれぞれ電極層が形成されてお
り、この両電極層はその先端部が上記圧電セラミック素
体の中央部付近において平面視重合してなるセラミック
発振素子において、少なくとも上記両電極層が平面視重
合する部分の上記圧電セラミック素体の両側面に絶縁保
護層を形成したので、電極層がセラミック発振素子の側
面に沿ってマイグレーションを起こすのを抑制でき、該
マイグレーションに起因するセラミック発振素子上下面
の電極層間でショート不良を防止し得る。
【００１２】また、セラミック発振素子の側面部に絶縁
保護層を形成することによって、上記側面部におけるマ
イクロクラックの発生及び上記側面部にマイクロクラッ
クが存在していたとしてもマイクロクラックの広がりを
防止し得うる。
保護層を形成することによって、上記側面部におけるマ
イクロクラックの発生及び上記側面部にマイクロクラッ
クが存在していたとしてもマイクロクラックの広がりを
防止し得うる。
【００１３】
【実施例】以下、実施例を示し本発明の特徴とするとこ
ろをより詳細に説明するが、本発明がこれら実施例に限
定されることはない。
ろをより詳細に説明するが、本発明がこれら実施例に限
定されることはない。
【００１４】本発明の実施例に係るセラミック発振素子
の斜視図、断面図及び平面図を図１乃至図４に示す。上
記実施例におけるセラミック発振素子１は、板状の圧電
セラミック素体２の上面に、その一方の端部から中央部
に向かって延びる上面電極層３が設けられ、上記圧電セ
ラミック素体２の下面には、下面電極層４が、圧電セラ
ミック素体２のもう一方の端部から中央部に向かって延
び、且つ上面に設けられた上面電極層３と圧電セラミッ
ク素体２の中央部上下面において一部が平面視重合する
ように設けられ、上記セラミック発振素子１の上記上面
電極層３と下面電極層４とが平面視重合する部分Ａの両
側面部Ｂ，Ｂ’を完全に覆うように、例えば半田レジス
ト等の紫外線硬化性樹脂等からなる絶縁保護層５が設け
られてなる。尚、勿論のことながら上記絶縁保護層５を
セラミック発振素子１の両側面全部に設けてもかまわな
い。
の斜視図、断面図及び平面図を図１乃至図４に示す。上
記実施例におけるセラミック発振素子１は、板状の圧電
セラミック素体２の上面に、その一方の端部から中央部
に向かって延びる上面電極層３が設けられ、上記圧電セ
ラミック素体２の下面には、下面電極層４が、圧電セラ
ミック素体２のもう一方の端部から中央部に向かって延
び、且つ上面に設けられた上面電極層３と圧電セラミッ
ク素体２の中央部上下面において一部が平面視重合する
ように設けられ、上記セラミック発振素子１の上記上面
電極層３と下面電極層４とが平面視重合する部分Ａの両
側面部Ｂ，Ｂ’を完全に覆うように、例えば半田レジス
ト等の紫外線硬化性樹脂等からなる絶縁保護層５が設け
られてなる。尚、勿論のことながら上記絶縁保護層５を
セラミック発振素子１の両側面全部に設けてもかまわな
い。
【００１５】上記実施例のセラミック発振素子１は、次
のようにして製造することができる。先ず、所定寸法に
分割されて複数の圧電セラミック素体２が形成されるセ
ラミック基板の上面及び下面に、電極層をスパッタリン
グ法、蒸着法等により形成し、エッチング処理して所定
のパターンの上面電極層３及び下面電極層４を形成す
る。次に、このセラミック基板をダイヤモンドカッタ等
を用いて所定寸法に分割して複数個のチップ片とし、こ
のチップ片の個々についてその両側面に絶縁保護層５を
スクリーン印刷法、転写印刷法等により形成してセラミ
ック発振素子１が得られる。上記絶縁保護層５の形成に
おいて、チップ片の複数個をその上面もしくは下面を張
り合わすように重ね合わせてチップ片の側面を露出さ
せ、絶縁保護層６を印刷すれば効率的である。
のようにして製造することができる。先ず、所定寸法に
分割されて複数の圧電セラミック素体２が形成されるセ
ラミック基板の上面及び下面に、電極層をスパッタリン
グ法、蒸着法等により形成し、エッチング処理して所定
のパターンの上面電極層３及び下面電極層４を形成す
る。次に、このセラミック基板をダイヤモンドカッタ等
を用いて所定寸法に分割して複数個のチップ片とし、こ
のチップ片の個々についてその両側面に絶縁保護層５を
スクリーン印刷法、転写印刷法等により形成してセラミ
ック発振素子１が得られる。上記絶縁保護層５の形成に
おいて、チップ片の複数個をその上面もしくは下面を張
り合わすように重ね合わせてチップ片の側面を露出さ
せ、絶縁保護層６を印刷すれば効率的である。
【００１６】また、必要に応じ、上記上面電極層３及び
下面電極層４形成後、図５に示すように、該上面電極層
３及び／又は下面電極層４上に例えば半田レジスト等の
絶縁層６を形成して発振周波数調整を行ってセラミック
発振素子を製造してもよい。上記保護層６を設けたとき
は、セラミック発振素子１の両側面に設けられる上記絶
縁保護層５と相俟って電極層のマイグレーション及びセ
ラミック発振素子のマイクロクラックの広がりを更に抑
制し得る。更に、電極層の酸化をも抑制し得る。
下面電極層４形成後、図５に示すように、該上面電極層
３及び／又は下面電極層４上に例えば半田レジスト等の
絶縁層６を形成して発振周波数調整を行ってセラミック
発振素子を製造してもよい。上記保護層６を設けたとき
は、セラミック発振素子１の両側面に設けられる上記絶
縁保護層５と相俟って電極層のマイグレーション及びセ
ラミック発振素子のマイクロクラックの広がりを更に抑
制し得る。更に、電極層の酸化をも抑制し得る。
【００１７】斯くしてなるセラミック発振素子１は、例
えば前記図５に示したような構造に組み立てられ圧電発
振子とされる。
えば前記図５に示したような構造に組み立てられ圧電発
振子とされる。
【００１８】
【発明の効果】本発明のセラミック発振素子は、電極層
がセラミック発振素子の側面に沿ってマイグレーション
を起こすことを極めて低減したものであるので、このセ
ラミック発振素子を用いた本発明の圧電発振子は、従来
の圧電発振子に比して、セラミック発振素子における電
極層のショート不良及び特性劣化の生じ難い極めて信頼
性及び耐環境性に優れたものである。
がセラミック発振素子の側面に沿ってマイグレーション
を起こすことを極めて低減したものであるので、このセ
ラミック発振素子を用いた本発明の圧電発振子は、従来
の圧電発振子に比して、セラミック発振素子における電
極層のショート不良及び特性劣化の生じ難い極めて信頼
性及び耐環境性に優れたものである。
【００１９】また、本発明のセラミック発振素子は、こ
れを用いて圧電発振子とし、動作させた時にマイクロク
ラックの発生乃至広がりによる特性劣化が起きることを
極めて低減したものであり、セラミック発振素子に分割
した後のマイクロクラックの有無の検査工程においてマ
イクロクラック程度のクラックであれば除去されること
なく使用し得るので、極めて生産性を向上し得るもので
ある。
れを用いて圧電発振子とし、動作させた時にマイクロク
ラックの発生乃至広がりによる特性劣化が起きることを
極めて低減したものであり、セラミック発振素子に分割
した後のマイクロクラックの有無の検査工程においてマ
イクロクラック程度のクラックであれば除去されること
なく使用し得るので、極めて生産性を向上し得るもので
ある。
【図１】実施例におけるセラミック発振素子を示す斜視
図である。
図である。
【図２】図１におけるＩ−Ｉ拡大断面図である。
【図３】図１におけるＩＩ−ＩＩ断面図である。
【図４】図１における平面図である。
【図５】他の実施例におけるセラミック発振素子を示す
斜視図である。
斜視図である。
【図６】圧電発振子の構造を示す断面図である。
【図７】従来のセラミック発振素子を示す平面図であ
る。
る。
【図８】図６におけるＩＩＩ−ＩＩＩ断面図である。
１ セラミック発振素子 ２ 圧電セラミック素体 ３ 上面電極層 ４ 下面電極層 ５ 絶縁保護層 ６ 保護層
Claims (2)
- 【請求項１】 圧電セラミック素体の上面において一方
の端部から中央部に向け、下面において他方の端部から
中央部に向けてそれぞれ電極層が形成されており、この
両電極層はその先端部が上記圧電セラミック素体の中央
部付近において平面視重合してなるセラミック発振素子
において、少なくとも上記両電極層が平面視重合する部
分の上記圧電セラミック素体の両側面に絶縁保護層が形
成されていることを特徴とするセラミック発振素子。 - 【請求項２】 請求項１に記載のセラミック発振素子を
用いた圧電発振子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17908393A JPH0738371A (ja) | 1993-07-20 | 1993-07-20 | セラミック発振素子及びこれを用いた圧電発振子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17908393A JPH0738371A (ja) | 1993-07-20 | 1993-07-20 | セラミック発振素子及びこれを用いた圧電発振子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738371A true JPH0738371A (ja) | 1995-02-07 |
Family
ID=16059791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17908393A Pending JPH0738371A (ja) | 1993-07-20 | 1993-07-20 | セラミック発振素子及びこれを用いた圧電発振子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738371A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250964A (ja) * | 1995-03-10 | 1996-09-27 | Toko Inc | チップ型電子部品 |
-
1993
- 1993-07-20 JP JP17908393A patent/JPH0738371A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250964A (ja) * | 1995-03-10 | 1996-09-27 | Toko Inc | チップ型電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7969072B2 (en) | Electronic device and manufacturing method thereof | |
| JP2011147054A (ja) | 電子装置、および、電子装置の製造方法 | |
| US6806167B2 (en) | Method of making chip-type electronic device provided with two-layered electrode | |
| JPH0738371A (ja) | セラミック発振素子及びこれを用いた圧電発振子 | |
| KR20190074213A (ko) | 탄성파 장치 | |
| JP3404352B2 (ja) | 多数個取りセラミック配線基板 | |
| JP2001332439A (ja) | 積層型セラミックコンデンサ | |
| JP2004221514A (ja) | 多数個取り配線基板 | |
| WO2008023506A1 (en) | Chip device | |
| JP2808049B2 (ja) | 圧電振動エレメント及びその製造方法 | |
| WO2022059455A1 (ja) | 電子部品 | |
| JPH07106144A (ja) | 表面実装型電子部品及びその製造方法 | |
| JP4428883B2 (ja) | 多数個取りセラミック配線基板 | |
| JP2007043061A (ja) | 多数個取り配線基板 | |
| JPH05259805A (ja) | 圧電共振子 | |
| JP2001189186A (ja) | サージ吸収素子及びその製造方法 | |
| JP2003283067A (ja) | 多数個取り配線基板 | |
| JPH0312465B2 (ja) | ||
| JPH07283060A (ja) | 薄膜チップインダクタの製造方法 | |
| JP2536627B2 (ja) | チップ状圧電部品 | |
| JP2001358430A (ja) | 配線基板の製造方法 | |
| JP2004079945A (ja) | セラミック電子部品集合体 | |
| JP4389325B2 (ja) | 薄膜多連チップ抵抗器 | |
| JPH08195627A (ja) | 発振器の構造 | |
| KR20050030752A (ko) | 표면탄성파 소자의 패키지 제조 방법 |