JPH0738029A - 半導体デバイス用のクワッド・リードフレームを製造する方法およびこのリードフレームを利用して半導体デバイスを製造する方法 - Google Patents

半導体デバイス用のクワッド・リードフレームを製造する方法およびこのリードフレームを利用して半導体デバイスを製造する方法

Info

Publication number
JPH0738029A
JPH0738029A JP6162918A JP16291894A JPH0738029A JP H0738029 A JPH0738029 A JP H0738029A JP 6162918 A JP6162918 A JP 6162918A JP 16291894 A JP16291894 A JP 16291894A JP H0738029 A JPH0738029 A JP H0738029A
Authority
JP
Japan
Prior art keywords
lead
leads
leadframe
lead frame
leadframes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6162918A
Other languages
English (en)
Inventor
Truoc T Tran
トゥルオク・ティー・トラン
Wilhelm Sterlin
ウィルヘルム・スターリン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0738029A publication Critical patent/JPH0738029A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4981—Utilizing transitory attached element or associated separate material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 複数のデュアル・イン・ライン・リードフレ
ーム１０からなる半導体デバイス用のクワッド・リード
フレーム３０。 【構成】 ２つのデュアル・イン・ライン・リードフレ
ーム１０が設けられ、各リードフレームは２つの相対す
るサイドレール１２と、これらのサイドレールに接続さ
れた複数のリード１４とを有する。リードは、２つのサ
イドレールから離れたリード先端上にメタル・クラッド
層１６を有する。また、各リードフレームは、どのリー
ドにも接続されていない別の２つの相対するサイドレー
ル１８を有する。２つのリードフレームは互いの上に積
み重ねられ、一方のリードフレームのリードが別のリー
ドフレームのリードと直交するように一方のリードフレ
ームは別のリードフレームに対して実質的に９０°回転
される。サイドレールは、リードフレームを互いに整合
することを可能にする。２つのリードフレームは、サイ
ドレールに沿った任意の位置でタック溶接できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体デバイス用クワ
ッド・リードフレームを製造する方法および半導体デバ
イスを製造する方法に関し、さらに詳しくは、複数のリ
ードフレームを用いるクワッド・リードフレームを製造
する方法および複数のリードフレームを用いるクワッド
半導体デバイスを製造する方法に関する。
【０００２】
【従来の技術】現在、セラミック・クワッド（セラクワ
ッド：CERAQUAD）パッケージ用のリードフレームをスタ
ンピングする製造可能な方法はない。セラクワッド・リ
ードフレームを製造する従来の方法は、無メッキ合金４
２(bare Alloy 42) のリードフレームをエッチングまた
はスタンピングする。次に、各リードフレームは、電子
ビーム蒸着法（ＥＢＥＰ）またはイオン・メッキ法（Ｉ
ＰＰ）のいずれかによってアルミニウム・メッキされ
る。アルミニウムは、セラミック・パッケージで利用さ
れるアルミニウム・ワイヤ・ボンド用のリード先端にお
ける接着を促進するために必要である。しかし、アルミ
ニウム層ははんだまたはスズ・メッキなどのリード仕上
げ処理を複雑にするので、パッケージ本体に対して外部
のリード上でアルミニウムを露出することは望ましくな
い。外部リードのリード仕上げは、リードを基板にはん
だ付けすることを可能にする。従って、ＥＢＥＰまたは
ＩＰＰ方法は、セラクワッド・リードフレームのリード
先端においてのみアルミニウムを正確に被着するために
用いられる。これら２つの方法はいずれも極めて遅い上
に、極めて高価である。各セラクワッド・リードフレー
ムは個別にアルミニウム・メッキしなければならないと
いう事実は、セラクワッド・リードフレームを製造する
ためサイクル時間が長くなる。さらに、セラクワッド・
リードフレームのリード先端をアルミニウム・メッキす
るコストは、ＥＢＥＰまたはＩＰＰ方法により、リード
フレームのコストの約２／３を占める。従来、スタンピ
ングされたリードフレームは、エッチングされたリード
フレームに比べてリードフレーム当たりのコストは低い
が、スタンピング装置の初期コストは極めて高く、スタ
ンピング装置当たりで製造されるリードフレーム量は、
スタンピング装置のコスト効率化を図るために高くなけ
ればならない。しかし、セラクワッド・リードフレーム
の場合、エッチングされた無メッキ合金４２のリードフ
レームとスタンピングされたリードフレームとの間の価
格差は、リード先端のアルミニウム・メッキのコストに
比べてわずかである。セラクワッド・リードフレームの
主なコスト節減は、リード先端のアルミニウム・メッキ
のコストを低減することでなければならない。
【０００３】デュアル・イン・ライン・セラミック・パ
ッケージ用のリードフレームは、セラクワッド・リード
フレームに比べて高価ではない。デュアル・イン・ライ
ン・リードフレームのリード先端の表面は、メッキまた
は電子ビーム蒸着する代わりに、アルミニウム・クラッ
ディングが施される。クラッディング(cladding)とは、
当技術分野において古くからの周知の方法である。アル
ミニウム・クラッド・ストライプが無メッキ合金４２ス
トリップ上に巻かれているだけなので、クラッディング
処理はＥＢＥＰまたはＩＰＰよりも高価でない。アルミ
ニウム・ストライプは、無メッキ合金４２メタル上にラ
ミネートされる。ここで、アルミニウム・クラッド合金
４２のストリップは、デュアル・イン・ライン・リード
フレームにスタンピングできる。リード先端はすでにア
ルミニウム・クラッディングが施されているので、ＥＢ
ＥＰまたはＩＰＰなどの他のアルミニウム・メッキ処理
は必要ない。リードはリードフレームの２つの面の一方
のみに設けられるので、デバイスの組立後にパッケージ
本体の外側に露出されるアルミニウムはない。リードの
ないサイドレール上にクラッディングされたアルミニウ
ムは、リード加工(trim and form) 処理でサイドレール
とともに処分される。
【０００４】
【発明が解決しようとする課題】アルミニウム・クラッ
ディング処理をＥＢＥＰまたはＩＰＰ処理の代わりに利
用できれば、セラクワッド・リードフレームを製造する
ためのコスト効率性を向上できる。
【０００５】
【課題を解決するための手段】本発明は、一例におい
て、半導体デバイス用のクワッド・リードフレームを製
造する方法を提供する。２つのデュアル・イン・ライン
・リードフレームが設けられ、各リードフレームは２つ
の相対するサイドレールと、これらのサイドレールに接
続された複数のリードとを有する。これら複数のリード
は、２つのサイドレールから離れたリード先端上にメタ
ル・クラッド層を有する。また、各リードフレームは、
どのリードにも接続されていないさらに２つの相対する
サイドレールを有する。これら２つのリードフレームは
互いに積み重ねられ、ここで一方のリードフレームは他
方のリードフレームに対して実質的に９０°回転され、
一方のリードフレームのリードは第２のリードフレーム
のリードと９０°位相がずれており、クワッド構造を形
成する。サイドレールは、リードフレームが積み重ねら
れ、互いに対して回転された後に、リードフレームを整
合させるために用いられる。２つのリードフレームは、
サイドレールに沿った任意の位置で互いにタック溶接す
ることもできる。また、本発明は、上記の方法によって
製造されたクワッド・リードフレームを利用してクワッ
ド半導体デバイスを製造する方法も提供する。
【０００６】これらおよび他の特徴および利点は、添付
の図面とともに以下の詳細な説明から理解を深めること
ができよう。ただし、図面は必ずしも縮尺通りではな
く、具体的に図示されていない本発明の他の実施例もあ
ることを指摘しておく。
【０００７】
【実施例】図面を参照して本発明について説明する。図
１は、デュアル・イン・ライン・リード構造を有するリ
ードフレーム１０の上面図を示す。リードフレーム１０
は、合金４２などの導電性合金からなり、合金４２は半
導体業界でリードフレームとして一般に用いられる合金
である。銅は、当技術分野で用いられる別の一般的なリ
ードフレーム材料であるが、合金４２は銅よりもセラミ
ック・パッケージングに用いられる場合が多い。リード
フレーム１０は、２つの相対するサイドレール１２と、
この２つのサイドレール１２に接続された複数のリード
１４とを有する。リード１４は、２つの相対するサイド
レール１２から離れたリード先端上にメタル・クラッド
層１６を有する。このメタル・クラッド層は、半導体ダ
イをリードフレームに電気接続するためセラミック・パ
ッケージングで一般に用いられるアルミニウム・ワイヤ
・ボンドの接着および信頼性を向上させるため、一般に
アルミニウムである。金も利用可能なメタル層である
が、アルミニウムよりも高価である。さらに、セラミッ
ク・パッケージングに伴う高温処理は、金とアルミニウ
ムの界面間で金属間化合物(intermetallics)を形成する
傾向がある。金属間化合物は、金属と金属との結合力を
弱めると考えられる。従って、アルミニウムは好適なク
ラッディング材料である。クラッディングは、当技術分
野で周知な方法であり、前述のように、クラッディング
は大量生産自動処理であり、そのためＥＢＥＰまたはＩ
ＰＰよりも経済的な方法である。
【０００８】図１に示すように、リードフレーム１０
は、どのリードにも接続されていない別の２つの相対す
るサイドレール１８を有し、よってこの構造をデュアル
・イン・ライン・リード構造という。サイドレール１８
は、クラッディング処理のためメタル・クラッド層２０
を有し、ここでアルミニウム・クラッディング・ストラ
イプは、リードフレームがクラッド・メタルからスタン
ピング除去される前に無メッキ・メタル・ストリップ上
に巻かれている。基本的に、リードフレーム１０は標準
的なデュアル・イン・ライン・リードフレームとして製
造され、スタンピング処理により容易にかつコスト効率
的に製造できる。ただし、サイドレール１２，１８はク
ワッド・リードフレーム構造の製造時に整合のため後で
利用できるように設計しなければならないことに留意さ
れたい。従って、リードフレーム１０の１つの隅は、ク
ワッド・リードフレームを製造する方法について理解し
やすいように、面取り部２２を有して示されている。ま
た、２つのサイドレール１２はサイドレールの長さ方向
にスロット２４を有していることに留意されたい。これ
らのスロット２４は、位置２６に沿ってサイドレール１
２を介して切断することにより、組立時にリードフレー
ム１０からリード１４を切断しやすいようにする。別の
リード加工段階では、線２８に沿ってリード１４を切断
し、リードを個別化し、ガル・ウィング・リード(gull-
wing lead)形などの所望の外部リード構造に形成する。
スロット２４がサイドレールにない場合、第１の切断段
階は線２６’に沿ってサイドレールの幅を介して切断す
る。
【０００９】クワッド・リードフレーム構造は、２つの
側部にのみリードを有するデュアル・インライン・リー
ドフレーム構造とは異なり、４つの側部にリードを有す
る。アルミニウム・クラッディング処理は、クワッド・
リードフレームで現在必要なアルミニウムＥＢＥＰまた
はＩＰＰ処理に比べて高価でないため、前述のように、
デュアル・イン・ライン・リードフレームはコスト効率
的に製造できる。図２は、クワッド・リードフレーム３
０を製造する方法の分解立面図を示す。図示のように、
図１の２つのデュアル・イン・ライン・リードフレーム
１０が組み合わされ、クワッド・リードフレーム構造を
形成する。２つのリードフレーム１０は、互いの上に積
み重ねられる。１つのリードフレーム１０は他のリード
フレーム１０に対して９０°回転され、リード１４は互
いに９０°位相がずれている。サイドレール１２，１８
は、一方のリードフレーム１０のリードが第２のリード
フレーム１０のリードに対して正しく配置され、クワッ
ド・リード構造を形成するように、整合のため用いられ
る。リード先端はアルミニウム・クラッディングが施さ
れ、サイドレールも、クラッディング処理の性質上、部
分的にアルミニウム・クラッディングが施される。しか
し、部分的にアルミニウム・クラッディングが施された
サイドレールは、半導体デバイスの組立時に処分され、
そのため組立が完全に終了した後は、パッケージングさ
れたデバイスの外側に露出されたアルミニウムはない。
【００１０】図２に示すように、面取り部２２は、互い
に対するリードフレームの方向／回転を明確に示してい
る。正しい回転および整合を決定する他の方法も可能で
ある。例えば、２つのリードフレームを互いに積み重
ね、回転させ、整合したときに穴が一致するように、位
置決め穴または整合穴（図示せず）をサイドレールに設
けることができる。リードフレームを積み重ね、回転さ
せ、整合する段階の後、２つのリードフレーム１０はサ
イドレールに沿った任意の位置で互いにタック溶接でき
る。２つのデュアル・イン・ライン・リードフレーム１
０を互いに確実に接合して、シングル・クワッド・リー
ドフレーム３０を形成するために、複数（少なくとも２
つ）のタック溶接スポットが望ましい。リードフレーム
１０をタック溶接することにより、シングル・クワッド
・リードフレーム３０はクワッド・パッケージの組立の
ために顧客または組立現場に出荷できる。
【００１１】クワッド・リードフレームを製造する本開
示の方法は、アルミニウム・メッキされたリード先端を
有するクワッド・リードフレームを製造する従来の方法
よりもはるかにコスト効率的である。クラッディング処
理は、ＥＢＥＰまたはＩＰＰの代わりに用いられる。さ
らに、デュアル・イン・ライン構造は、リード先端にす
でにクラッディングされたアルミニウムでスタンピング
できる。本発明の方法によって製造されるクワッド・リ
ードフレームにおける一つの考慮事項は、積み重ねのた
め、リードの２つの側部はリードの他の２つの側部とは
異なる面上にあることである。しかし、この些細な違い
は、すべてのリードを共通の面に設けることによって相
殺できる。
【００１２】図３ないし図６は、本発明により複数のデ
ュアル・イン・ライン・リードフレームを利用してクワ
ッド半導体デバイス４０を製造する方法を示す。図３に
おいて、第１デュアル・イン・ライン・リードフレーム
１０は、ベース４２上に整合される。ベース４２は、熱
応力を最小限に抑えるため、半導体ダイの熱膨張係数と
実質的に等しい熱膨張係数を有するセラミックまたは他
の材料でもよい。ベース部材４２は、リード支持面４４
およびダイ・キャビティ４６を有する。ダイ・キャビテ
ィ４６は、半導体ダイを受けるベース部材４２における
凹部であるが、半導体ダイはリード支持面４４と同一面
上の面にも装着できるので、このダイ・キャビティ４６
は任意である。凹形ダイ・キャビティは、完成品の全体
的なパッケージの薄型化が可能なため、当技術分野でよ
り一般的である。リード支持面４４は、この面４４上に
スクリーン印刷された封止ガラス４８（図６に示す）を
有する。ガラスをセラミック・ベースにスクリーン印刷
することは、当技術分野で一般的な慣行である。一般
に、セラミック・ベース製造業者は、ベースの周辺部に
あらかじめスクリーン印刷されたガラスを有するベース
を供給する。
【００１３】図４において、第２デュアル・イン・ライ
ン・リードフレームは、第１リードフレームの上に配置
される。第２リードフレームは、第２リードフレームの
リードが第１リードフレームのリードと直交して、クワ
ッド・リード構造を形成するように、第１リードフレー
ムに対して９０°回転される。第１および第２リードフ
レーム両方のサイドレールは、これら２つのリードフレ
ームの整合のために用いられる。一方のリードフレーム
のサイドレール１２は、他方のリードフレームのサイド
レール１８と整合される。整合段階の後、リード１４が
ガラス・シールに埋設されるように、ガラスがリフロー
される。これは、ガラス埋設処理(glassenbedding proc
ess) という。一般に、ガラスは約４５０°Ｃでリフロ
ーされるが、材料に応じて低いまたは高い温度も利用で
きる。一部のガラス・シール材料は３５０°Ｃでリフロ
ーできるが、他の材料は約５００°Ｃより高いリフロー
温度を必要とする。３００°Ｃまたはそれ以下のガラス
・シールにおけるリフロー温度の低温下への開発が進め
られている。低い処理温度は、組立の見地からより望ま
しい。２つのリードフレームの両方のリードをベース部
材４２に埋設するために、ガラス・シールは一回だけリ
フローされることに留意されたい。
【００１４】図５は、図４の分解立面図を示す。図示の
ように、２つのデュアル・イン・ライン・リードフレー
ム１０が組み合わせられ、クワッド構造を形成する。２
つのリードフレームはベース部材４２の上に積み重ねら
れ、前述のようにベース部材にガラス埋設される。２つ
のデュアル・イン・ライン・リードフレームが組立前に
タック溶接されている場合、ベース部材４２上にそれぞ
れのリードフレームを個別に整合させる必要はない。タ
ック溶接されたリードフレームは、他の従来のクワッド
・リードフレームと同様に組み立てることができる。
【００１５】図６は、図３ないし図５で説明したように
２つのデュアル・イン・ライン・リードフレームで作ら
れたクワッド半導体デバイス４０を示す。リードフレー
ムをベース部材上のリード支持面に取り付ける段階の
後、半導体ダイ５０はベース部材のダイ・キャビティ内
に装着される。あるいは、ガラス・リフローの前にダイ
をダイ・キャビティ内に装着することもできる。複数の
ワイヤ・ボンド５２は、半導体ダイをリード１４に電気
接続する。セラミック・パッケージではアルミニウム・
ワイヤまたはアルミニウム合金ワイヤが最もよく用いら
れるが、金ワイヤまたは金合金ワイヤも利用してもよ
い。しかし、セラミック・パッケージの組立時の高処理
温度のため、金は金属ボンドの信頼性を損なうと考えら
れる金属間化合物を形成させることがあるので、金はあ
まり用いられない。カバー部材５４は、一般にセラミッ
クであるが、ベース部材の熱膨張係数と合った他の材料
も利用でき、このカバー部材５４は半導体ダイ５０およ
びワイヤ・ボンド５２をパッケージ本体内に封入する。
カバー部材は、別のガラス・シール５６でベース部材に
封止される。リード１４の外部構造はさまざまである
が、図６はガル・ウィング・リード構造を示す。可能な
外部リード構造の他の例として、Ｊ形リードや、貫通穴
ピン形構造が含まれる。
【００１６】以上の説明および図面から、本発明に伴う
多くの利点がわかる。特に、アルミニウム・メッキされ
たリード先端を有するクワッド・リードフレームを製造
するコスト効率的な方法が開示された。このようなリー
ドフレームの製造は、クワッド・リードフレームを製造
する際にデュアル・イン・ライン・リードフレームで用
いられるクラッディングおよびスタンピング技術を利用
する。別の利点は、本発明はＥＢＥＰまたはＩＰＰなど
の高価なアルミニウム・メッキ方法の必要がないことで
ある。さらに、ＥＢＥＰおよびＩＰＰ処理の必要を省く
ことにより、リードフレームのスタンピングをリードフ
レーム量産用の完全自動化されたコスト効率的な方法に
することができる。また、本発明は、複数のデュアル・
イン・ライン・リードフレームを利用するクワッド半導
体デバイスの製造方法を提供する。さらに、本発明は、
柔軟なクワッド・リードフレームの製造を可能にする。
クワッド・リードフレームは、半導体組立現場ですぐ組
み立てられるように、リードフレーム供給業者側でタッ
ク溶接でき、あるいはリードフレームは、組立工程中に
クワッド・リードフレームに組み合わせられる独立した
デュアル・イン・ライン・リードフレームとして組立現
場に出荷することもできる。
【００１７】以上、本発明に従って、前述の必要性およ
び利点を十分満たす、アルミニウム・メッキされたリー
ド先端を有するクワッド・リードフレームを製造する方
法およびこのクワッド・リードフレームを利用するクワ
ッド半導体デバイスを製造する方法が提供された。本発
明について特定の実施例を参照して図説してきたが、本
発明はこれらの一例としての実施例に限定されない。当
業者であれば、本発明の精神から逸脱せずに修正や変形
が可能なことがわかるであろう。例えば、ベース部材お
よびカバー部材は、アルマイト(adonized aluminum) ま
たは複合材料など、セラミック以外の材料でもよい。ま
た、気密性が問題にならない場合、エポキシ・シールも
ガラス・シールの代わりに利用できる。さらに、本発明
は半導体デバイスの特定の外部リード構造に限定されな
い。デバイスは、ガル・ウィング形リード，Ｊ形リード
または他の任意のリード構造を有していてもよい。ま
た、本発明はいかなる種類の半導体デバイスにも限定さ
れないことに留意されたい。さらに、半導体ダイをベー
ス部材として利用することができ、リード・オン先端(l
ead-on-chip)タイプの接着テープを用いて複数のリード
フレームをダイ表面に直接取り付けることもできる。こ
のとき、カバー部材は半導体ダイの周辺部に直接結合で
きる。従って、本発明は特許請求の範囲に含まれる一切
の変形および修正を含むものとする。
【図面の簡単な説明】
【図１】本発明の実施例の１部品であるデュアル・イン
・ライン・リードフレーム構造の上面図である。
【図２】本発明の方法により、図１のデュアル・イン・
ライン・リードフレームを利用してクワッド・リードフ
レームを製造する段階の分解立面図である。
【図３】本発明の別の方法により、図１の２つの同じリ
ードフレームを利用してクワッド半導体デバイスを製造
する段階を示す図である。
【図４】本発明の別の方法により、図１の２つの同じリ
ードフレームを利用してクワッド半導体デバイスを製造
する段階を示す図である。
【図５】本発明の別の方法により、図１の２つの同じリ
ードフレームを利用してクワッド半導体デバイスを製造
する段階を示す図である。
【図６】本発明の別の方法により、図１の２つの同じリ
ードフレームを利用してクワッド半導体デバイスを製造
する段階を示す図である。
【符号の簡単な説明】
１０ リードフレーム １２ サイドレール １４ リード １６ メタル・クラッド層 １８ サイドレール ２０ メタル・クラッド層 ２２ 面取り部 ２４ スロット ３０ クワッド・リードフレーム ４０ クワッド半導体デバイス ４２ ベース部材 ４４ リード支持面 ４６ ダイ・キャビティ ５０ 半導体ダイ ５２ ワイヤ・ボンド ５４ カバー部材 ５６ ガラス・シール

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体デバイス用のクワッド・リードフ
    レームを製造する方法であって：それぞれがデュアル・
    イン・ライン・リード構造を有する第１および実質的に
    同様な第２リードフレーム（１０）を設ける段階であっ
    て、各リードフレームは第１の２つの相対するサイドレ
    ール（１２）と、前記第１の２つのサイドレール（１
    ２）に接続された複数のリード（１４）とを有し、前記
    複数のリードは、前記第１の２つの相対するサイドレー
    ルから離れたリード先端上にメタル・クラッド層（１
    ６）を有し、各リードフレームはどのリードにも接続さ
    れていない第２の２つの相対するサイドレール（１８）
    を有する段階；前記第１および実質的に同様な第２リー
    ドフレーム（１０）を互いの上に積み重ねる段階；前記
    第１リードフレームの複数のリードが前記第２リードフ
    レームの複数のリードに対して実質的に９０°位相がず
    れるように、前記第１リードフレームを前記実質的に同
    様な第２リードフレームに対して実質的に９０°回転さ
    せる段階；前記第１リードフレームの前記第１の２つの
    相対するサイドレール（１２）を前記第２リードフレー
    ムの前記第２の２つの相対するサイドレール（１８）に
    整合させることによって、前記第１および実質的に同様
    な第２リードフレームを互いに整合させる段階であっ
    て、前記第１リードフレームの複数のリードと、前記第
    ２リードフレームの複数のリードとが組合わさって、ク
    ワッド構造を形成する段階；および前記整合させる段階
    の後に、前記第１および第２リードフレームの一部を互
    いにタック溶接する段階；によって構成されることを特
    徴とする方法。
  2. 【請求項２】 クワッド半導体デバイス（４０）を製造
    する方法であって：リード支持面（４４）を有するベー
    ス部材（４２）を設ける段階；それぞれがデュアル・イ
    ン・ライン・リード構造を有する第１および第２リード
    フレーム（１０）を設ける段階であって、各リードフレ
    ームは、第１の２つの相対するサイドレール（１２）
    と、前記第１の２つの相対するサイドレールに接続され
    た複数のリード（１４）とを有し、前記複数のリード
    は、前記第１の２つの相対するサイドレールから離れた
    リード先端上にメタル・クラッド層（１６）を有し、各
    リードフレームはどのリードにも接続されていない第２
    の２つの相対するサイドレール（１８）を有する段階；
    前記第２リードフレームの複数のリードが前記第１リー
    ドフレームの複数のリードに対して実質的に９０°位相
    がずれるように、前記第２リードフレームを前記第１リ
    ードフレームに対して実質的に９０°回転させる段階；
    前記第１リードフレームの前記第１の２つの相対するサ
    イドレール（１２）を前記第２リードフレームの前記第
    ２の２つの相対するサイドレール（１８）に整合させる
    ことによって、前記第１および第２リードフレームを互
    いに整合させる段階であって、前記第１リードフレーム
    の複数のリードと、前記第２リードフレームの複数のリ
    ードとが組合わさって、クワッド構造を形成する段階；
    前記第１リードフレームの複数のリード（１４）を前記
    ベース部材（４２）の前記リード支持面（４４）の周辺
    の第１の２つの側部に取り付ける段階；前記第２リード
    フレームの複数のリードを前記ベース部材の前記リード
    支持面の周辺の第２の２つの側部に取り付ける段階；半
    導体ダイ（５０）を前記ベース部材（４２）に装着する
    段階；前記半導体ダイ（５０）を前記第１および第２リ
    ードフレームの複数のリード（１４）にワイヤ・ボンデ
    ィングする段階；前記半導体ダイ（５０）と、前記第１
    および第２リードフレームの複数のリードの一部との上
    にカバー部材（５４）を封止する段階であって、前記メ
    タル・クラッド・リード先端（１６）が前記デバイス内
    に封入される段階；および各リードフレームの前記第１
    および第２の２つのサイドレールが前記半導体デバイス
    から切り離されるように、前記第１および第２リードフ
    レーム両方の複数のリードを加工する段階；によって構
    成されることを特徴とする方法。
  3. 【請求項３】 クワッド半導体デバイス（４０）を製造
    する方法であって：リード支持面（４４）を有するベー
    ス部材（４２）を設ける段階；それぞれがデュアル・イ
    ン・ライン・リード構造を有する第１および第２リード
    フレーム（１０）を設ける段階であって、各リードフレ
    ームは、第１の２つの相対するサイドレール（１２）
    と、前記第１の２つの相対するサイドレールに接続され
    た複数のリード（１４）とを有し、前記複数のリード
    は、前記第１の２つの相対するサイドレールから離れた
    リード先端上にメタル・クラッド層（１６）を有し、各
    リードフレームはどのリードにも接続されていない第２
    の２つの相対するサイドレール（１８）を有する段階；
    前記第１および第２リードフレームをそれぞれの上に積
    み重ねる段階；前記第１リードフレームの複数のリード
    が前記第２リードフレームの複数のリードに対して実質
    的に９０°位相がずれるように、前記第１リードフレー
    ムを前記第２リードフレームに対して実質的に９０°回
    転させる段階；前記第１リードフレームの前記第１の２
    つの相対するサイドレール（１２）を前記第２リードフ
    レームの前記第２の２つの相対するサイドレール（１
    ８）に整合させることによって、前記第１および第２リ
    ードフレームを互いに整合させる段階であって、前記第
    １リードフレームの複数のリード（１４）と、前記第２
    リードフレームの複数のリードとが組合わさって、クワ
    ッド構造を形成する段階；前記整合させる段階の後に、
    前記第１および第２リードフレームを互いに物理的に接
    合する段階；前記第１および第２リードフレーム両方の
    複数のリードを前記ベース部材（４２）の前記リード支
    持面（４４）の周辺に取り付ける段階；半導体ダイ（５
    ０）を前記ベース部材（４２）に装着する段階；前記半
    導体ダイ（５０）を前記第１および第２リードフレーム
    の複数のリード（１４）にワイヤ・ボンディングする段
    階；前記半導体ダイ（５０）と、前記第１および第２リ
    ードフレームの複数のリードの一部との上にカバー部材
    （５４）を封止する段階であって、前記メタル・クラッ
    ド・リード先端（１６）が前記デバイス内に封入される
    段階；および各リードフレームの前記第１および第２の
    ２つのサイドレールが前記半導体デバイスから切り離さ
    れるように、前記第１および第２リードフレーム両方の
    複数のリードを加工する段階；によって構成されること
    を特徴とする方法。
JP6162918A 1993-07-06 1994-06-22 半導体デバイス用のクワッド・リードフレームを製造する方法およびこのリードフレームを利用して半導体デバイスを製造する方法 Pending JPH0738029A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US088689 1993-07-06
US08/088,689 US5339518A (en) 1993-07-06 1993-07-06 Method for making a quad leadframe for a semiconductor device

Publications (1)

Publication Number Publication Date
JPH0738029A true JPH0738029A (ja) 1995-02-07

Family

ID=22212855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6162918A Pending JPH0738029A (ja) 1993-07-06 1994-06-22 半導体デバイス用のクワッド・リードフレームを製造する方法およびこのリードフレームを利用して半導体デバイスを製造する方法

Country Status (2)

Country Link
US (1) US5339518A (ja)
JP (1) JPH0738029A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000029910A1 (fr) 1998-11-17 2000-05-25 Seiko Epson Corporation Piece d'horlogerie mecanique a commande electronique
US6603236B2 (en) 1998-01-22 2003-08-05 Seiko Epson Corporation Electronic timepiece

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
US5404047A (en) * 1992-07-17 1995-04-04 Lsi Logic Corporation Semiconductor die having a high density array of composite bond pads
US5452511A (en) * 1993-11-04 1995-09-26 Chang; Alexander H. C. Composite lead frame manufacturing method
US5608260A (en) * 1994-12-30 1997-03-04 International Business Machines Corporation Leadframe having contact pads defined by a polymer insulating film
US5652185A (en) * 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
US5963796A (en) 1996-07-29 1999-10-05 Lg Semicon Co., Ltd. Fabrication method for semiconductor package substrate and semiconductor package
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
US5939775A (en) * 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
US6087195A (en) 1998-10-15 2000-07-11 Handy & Harman Method and system for manufacturing lamp tiles
WO2007055209A1 (ja) * 2005-11-11 2007-05-18 Mitsui High-Tec, Inc. 積層リードフレームの製造方法及び積層リードフレーム
US7808088B2 (en) * 2006-06-07 2010-10-05 Texas Instruments Incorporated Semiconductor device with improved high current performance
DE102008051491A1 (de) 2008-10-13 2010-04-29 Tyco Electronics Amp Gmbh Leadframe für elektronische Bauelemente
US7863103B2 (en) * 2008-10-22 2011-01-04 Texas Instruments Incorporated Thermally improved semiconductor QFN/SON package
DE102009016842B4 (de) * 2009-04-08 2015-01-22 Tyco Electronics Amp Gmbh Leitungsgitter für Elektronikgehäuse und Herstellungsverfahren
KR101222809B1 (ko) * 2011-06-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
EP3545550B1 (en) * 2016-11-23 2021-02-17 ABB Schweiz AG Manufacturing of a power semiconductor module
CN111341748A (zh) 2018-12-19 2020-06-26 恩智浦美国有限公司 选择性图案镀层的引线框

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3698074A (en) * 1970-06-29 1972-10-17 Motorola Inc Contact bonding and packaging of integrated circuits
US4445736A (en) * 1982-03-31 1984-05-01 Amp Incorporated Method and apparatus for producing a premolded packaging
US4554404A (en) * 1984-03-26 1985-11-19 Gte Products Corporation Support for lead frame for IC chip carrier
US4663650A (en) * 1984-05-02 1987-05-05 Gte Products Corporation Packaged integrated circuit chip
US4653174A (en) * 1984-05-02 1987-03-31 Gte Products Corporation Method of making packaged IC chip
EP0163856B1 (en) * 1984-05-02 1989-08-23 GTE Products Corporation Method of making lead frame support for ic chip
US4651415A (en) * 1985-03-22 1987-03-24 Diacon, Inc. Leaded chip carrier
US4820658A (en) * 1986-04-14 1989-04-11 Gte Products Corporation Method of making a packaged IC chip
US4663651A (en) * 1986-04-14 1987-05-05 Gte Products Corporation Segmented lead frame strip for IC chip carrier
US4872260A (en) * 1988-01-19 1989-10-10 Gte Products Corporation Method of making pre-formed lead-ins for an IC package
JP2632528B2 (ja) * 1988-02-08 1997-07-23 新光電気工業株式会社 リードフレーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603236B2 (en) 1998-01-22 2003-08-05 Seiko Epson Corporation Electronic timepiece
WO2000029910A1 (fr) 1998-11-17 2000-05-25 Seiko Epson Corporation Piece d'horlogerie mecanique a commande electronique

Also Published As

Publication number Publication date
US5339518A (en) 1994-08-23

Similar Documents

Publication Publication Date Title
JPH0738029A (ja) 半導体デバイス用のクワッド・リードフレームを製造する方法およびこのリードフレームを利用して半導体デバイスを製造する方法
US5535509A (en) Method of making a lead on chip (LOC) semiconductor device
US5429992A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
JP2957168B2 (ja) リードフレーム及びこれを用いた半導体パッケージ
US7804159B2 (en) Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device
US7413934B2 (en) Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
US7788800B2 (en) Method for fabricating a leadframe
US5378657A (en) Method for making an aluminum clad leadframe and a semiconductor device employing the same
US6078099A (en) Lead frame structure for preventing the warping of semiconductor package body
JP3036498B2 (ja) 半導体パッケージ
GB2290660A (en) Resin-sealed semiconductor device
JP2000068396A (ja) ハーメチックシール用カバー
KR100373891B1 (ko) 반도체장치
EP0711104A1 (en) Packaged semiconductor, semiconductor device made therewith and method for making same
JP2646694B2 (ja) リードフレーム
JPS62144343A (ja) Ｉｃ用パツケ−ジ
JPS6178150A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
JPH1012797A (ja) リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置及びその製造方法
JPH02184059A (ja) ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法
JPH0366150A (ja) 半導体集積回路装置
JPH0547835A (ja) 半導体装置の実装構造
JPS58123744A (ja) リ−ドフレ−ム及び半導体装置の製造方法
JPS59219947A (ja) プラスチツク封止型半導体装置用リ−ドフレ−ム
JPS59147450A (ja) 半導体装置用リ−ドフレ−ム