JPH0738009A - Chip carrier - Google Patents
Chip carrierInfo
- Publication number
- JPH0738009A JPH0738009A JP15567993A JP15567993A JPH0738009A JP H0738009 A JPH0738009 A JP H0738009A JP 15567993 A JP15567993 A JP 15567993A JP 15567993 A JP15567993 A JP 15567993A JP H0738009 A JPH0738009 A JP H0738009A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- circuit
- wiring board
- chip carrier
- insulating plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、チップキャリアに関
し、具体的には、電子機器、電気機器に利用される半導
体チップを搭載するプリント配線板に、外部入出力の端
子であるバンプを形成したチップキャリアに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip carrier, and more specifically, a bump which is a terminal for external input / output is formed on a printed wiring board on which a semiconductor chip used for electronic equipment and electric equipment is mounted. Regarding chip carrier.
【０００２】[0002]
【従来の技術】従来のチップキャリアを用いた半導体装
置の一例を図５および図６に基づいて説明する。半導体
チップ（３）を搭載するプリント配線板（１）におい
て、その半導体チップ（３）を搭載した面側に、外部入
出力の端子であるバンプ（２）を形成したチップキャリ
アが知られている。このチップキャリアは、プリント配
線板（１）の導電回路と搭載した半導体チップ（３）を
ボンデイングワイヤー（９）により接続し、さらに、図
５のごとくアルミリッド（５）や図６のごとく封止ダム
（１２）内に耐湿性を高めるために封止剤（１０）を封
入して半導体装置を構成していた。2. Description of the Related Art An example of a conventional semiconductor device using a chip carrier will be described with reference to FIGS. In a printed wiring board (1) on which a semiconductor chip (3) is mounted, a chip carrier is known in which bumps (2) that are terminals for external input / output are formed on the surface side on which the semiconductor chip (3) is mounted. . In this chip carrier, the conductive circuit of the printed wiring board (1) and the mounted semiconductor chip (3) are connected by a bonding wire (9), and further, the aluminum lid (5) as shown in FIG. 5 and the sealing as shown in FIG. The semiconductor device has been constructed by enclosing the encapsulant (10) in the dam (12) in order to enhance the moisture resistance.
【０００３】しかし、この半導体装置をプリント配線板
からなるマザーボードに搭載して用いる場合、バンプ
（２）をマザーボードに接地させる必要性から封止の層
厚に制限を受け、充分な封止ができない。However, when this semiconductor device is used by mounting it on a mother board made of a printed wiring board, the thickness of the sealing layer is limited by the necessity of grounding the bumps (2) to the mother board, and sufficient sealing cannot be achieved. .
【０００４】[0004]
【発明が解決しようとする課題】本発明は上述の問題を
解消するためになされたもので、その目的とするところ
は、この半導体装置をマザーボードに搭載して用いる場
合、充分な封止ができるチップキャリアを提供すること
にある。SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems, and an object of the present invention is to achieve sufficient sealing when this semiconductor device is mounted on a mother board. To provide a chip carrier.
【０００５】[0005]
【課題を解決するための手段】本発明に係るチップキャ
リアは、プリント配線板（１）の回路（１３）に透孔
（１５）を有する絶縁板（６）を積載して半導体チップ
（３）を搭載する窪み（１４）を形成し、さらに上記回
路（１３）に導通するスルーホール導電路（８）を絶縁
板（６）に形成し、さらにこのスルーホール導電路
（８）に導通するバンプ（２）を形成したことを特徴と
する。A chip carrier according to the present invention is a semiconductor chip (3) in which an insulating plate (6) having a through hole (15) is mounted on a circuit (13) of a printed wiring board (1). Forming a recess (14) for mounting a through hole, and further forming a through hole conductive path (8) in the insulating plate (6) for conducting to the circuit (13), and further conducting a bump to the through hole conductive path (8). (2) is formed.
【０００６】[0006]
【作用】本発明のチップキャリアによると、プリント配
線板（１）の回路（１３）に透孔（１５）を有する絶縁
板（６）を積載して半導体チップ（３）を搭載する窪み
（１４）を形成し、さらに上記回路（１３）に導通する
スルーホール導電路（８）を絶縁板（６）に形成し、さ
らにこのスルーホール導電路（８）に導通するバンプ
（２）を形成して、搭載される半導体チップ（３）の封
止をするのに充分な層厚を回路（１３）に導通するスル
ーホール導電路（８）とこのスルーホール導電路（８）
に導通するバンプ（２）を具備する絶縁板（６）の積載
によって確保する。According to the chip carrier of the present invention, the circuit board (13) of the printed wiring board (1) is loaded with the insulating plate (6) having the through holes (15) to mount the semiconductor chip (3) in the recess (14). ) Is formed on the insulating plate (6), and a bump (2) is formed on the insulating plate (6). And a through-hole conductive path (8) for conducting a layer thickness sufficient for sealing the mounted semiconductor chip (3) to the circuit (13) and the through-hole conductive path (8).
It is secured by stacking an insulating plate (6) having a bump (2) that conducts to the.
【０００７】[0007]
【実施例】以下、本発明を実施例に係る図面に基づいて
説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings related to the embodiments.
【０００８】図１は、本発明の一実施例に係るチップキ
ャリアを用いた半導体装置の断面図である。図２は、本
発明の他の一実施例に係るチップキャリアを用いた半導
体装置の断面図である。図３は、本発明のさらに他の一
実施例に係るチップキャリアを用いた半導体装置の断面
図である。図４は、本発明のさらに他の一実施例に係る
チップキャリアを用いた半導体装置の断面図である。FIG. 1 is a sectional view of a semiconductor device using a chip carrier according to an embodiment of the present invention. FIG. 2 is a sectional view of a semiconductor device using a chip carrier according to another embodiment of the present invention. FIG. 3 is a sectional view of a semiconductor device using a chip carrier according to another embodiment of the present invention. FIG. 4 is a sectional view of a semiconductor device using a chip carrier according to another embodiment of the present invention.
【０００９】本発明のチップキャリアを構成するプリン
ト配線板（１）の表面には、回路（１３）を備え、この
回路（１３）は、プリント配線板（１）の表面に配設さ
れた金属箔をエッチングして形成された回路、その他メ
ッキで形成した回路など制限がない。また、プリント配
線板（１）の表面は、図１および図２のごとく、プリン
ト配線板（１）の中央部を座ぐった凹部面（１８）を形
成していてもよい。A circuit (13) is provided on the surface of the printed wiring board (1) constituting the chip carrier of the present invention, and the circuit (13) is a metal disposed on the surface of the printed wiring board (1). There are no restrictions on the circuit formed by etching the foil or other circuits formed by plating. Further, the surface of the printed wiring board (1) may be formed with a recessed surface (18) which is recessed in the central portion of the printed wiring board (1) as shown in FIGS. 1 and 2.
【００１０】本発明のチップキャリアは、図１および図
２のごとく上記凹部面（１８）上に半導体チップ（３）
を搭載してプリント配線板（１）の回路（１３）の一部
と半導体チップ（３）をボンデイングワイヤー（９）に
より接続する方法がある。さらには、ボンデイングワイ
ヤー不要で搭載された半導体チップ（３）と回路（１
３）の一部が接続される方法がある。具体的には、図３
のごとくプリント配線板（１）の回路（１３）と半導体
チップ（３）の間にバンプ（１７）を設ける方法、図４
のごとくプリント配線板（１）と半導体チップ（３）の
間にポリイミドフィルムなどに回路が印刷されたタブフ
ィルム（１１）を設ける方法である。As shown in FIGS. 1 and 2, the chip carrier of the present invention has a semiconductor chip (3) on the concave surface (18).
Is mounted to connect a part of the circuit (13) of the printed wiring board (1) and the semiconductor chip (3) with a bonding wire (9). Furthermore, the semiconductor chip (3) and the circuit (1
There is a method in which part of 3) is connected. Specifically, FIG.
As shown in FIG. 4, a bump (17) is provided between the circuit (13) of the printed wiring board (1) and the semiconductor chip (3).
As described above, a tab film (11) having a circuit printed on a polyimide film or the like is provided between the printed wiring board (1) and the semiconductor chip (3).
【００１１】上記プリント配線板（１）としては、基材
に樹脂を含浸乾燥して得られるプリプレグの樹脂を硬化
させた有機系の絶縁板、又はアルミナ等のセラミック系
の絶縁板が用いられる。この有機系の絶縁板の樹脂とし
てはエポキシ樹脂、ポリイミド樹脂、フッ素樹脂、フェ
ノール樹脂、不飽和ポリエステル樹脂、ＰＰＯ樹脂等の
単独、変成物、混合物等が用いられる。有機系の絶縁板
の基材としては、特に限定するものではないが、ガラス
繊維などの無機材料の方が耐熱性、耐湿性などに優れて
好ましい。また、耐熱性に優れる有機繊維の布基材及び
これらの混合物を用いることもできる。As the printed wiring board (1), an organic insulating plate in which a resin of a prepreg obtained by impregnating and drying a base material with a resin is cured, or a ceramic insulating plate such as alumina is used. As the resin for the organic insulating plate, epoxy resin, polyimide resin, fluorine resin, phenol resin, unsaturated polyester resin, PPO resin, etc. may be used alone, modified, or mixed. The base material of the organic insulating plate is not particularly limited, but an inorganic material such as glass fiber is preferable because it is excellent in heat resistance and moisture resistance. Further, a cloth base material of organic fiber having excellent heat resistance and a mixture thereof can also be used.
【００１２】本発明に係るチップキャリアは、プリント
配線板（１）の回路（１３）に絶縁板（６）が積載され
ている。この絶縁板（６）としては、例えば、絶縁樹脂
基板が挙げられる。さらに、上記絶縁樹脂基板を具体的
に示せば、基材に樹脂を含浸乾燥して得られるプリプレ
グの樹脂を硬化させた有機系の絶縁板が挙げられる。
又、この絶縁樹脂基板とプリント配線板（１）を構成す
る絶縁板の材種の同一性は問わない。すなわち、絶縁樹
脂基板はプリント配線板（１）を構成する絶縁板でもよ
いし、絶縁樹脂基板はガラス不織布の不飽和ポリエステ
ル樹脂基板で上記プリント配線板（１）はガラス布のエ
ポキシ樹脂基板等、異なった材料でもよい。In the chip carrier according to the present invention, an insulating plate (6) is mounted on the circuit (13) of the printed wiring board (1). An example of this insulating plate (6) is an insulating resin substrate. Further specifically, the insulating resin substrate may be an organic insulating plate obtained by curing a resin of a prepreg obtained by impregnating and drying a base material with a resin.
Further, the same kind of material may be used for the insulating resin substrate and the insulating plate constituting the printed wiring board (1). That is, the insulating resin substrate may be an insulating plate that constitutes the printed wiring board (1), or the insulating resin substrate is a glass nonwoven fabric unsaturated polyester resin substrate, and the printed wiring board (1) is a glass cloth epoxy resin substrate or the like. Different materials may be used.
【００１３】上記絶縁板（６）は、透孔（１５）を有す
る。この透孔（１５）は、絶縁板（６）の中央部を座ぐ
って形成されたスルーホールであり、絶縁板（６）は、
プリント配線板（１）の回路（１３）に積載して、透孔
（１５）の下に半導体チップ（３）を搭載する窪み（１
４）を形成している。この透孔（１５）および窪み（１
４）内には、耐湿性を高めるために封止剤（１０）を封
入して、例えば、図２のごとくアルミリッド（５）で透
孔（１５）および窪み（１４）内を封じ、半導体装置を
構成するのに有用である。The insulating plate (6) has a through hole (15). The through hole (15) is a through hole formed by sitting in the center of the insulating plate (6), and the insulating plate (6) is
The depression (1) is mounted on the circuit (13) of the printed wiring board (1) to mount the semiconductor chip (3) under the through hole (15).
4) is formed. This through hole (15) and depression (1
A sealant (10) is enclosed in 4) to improve moisture resistance, and the inside of the through hole (15) and the recess (14) is sealed with an aluminum lid (5) as shown in FIG. Useful for constructing a device.
【００１４】また、上記絶縁板（６）は、スルーホール
導電路（８）を有する。このスルーホール導電路（８）
は、絶縁板（６）を積載したときに、上記回路（１３）
に導通する。さらに、絶縁板（６）上にスルーホール導
電路（８）と導通するバンプ（２）が、例えば、リフロ
ー機を通す方法、半田浸漬する方法等によって形成され
ていて、バンプ（２）、スルーホール導電路（８）、回
路（１３）が一連の導電回路を作っている。The insulating plate (6) also has a through-hole conductive path (8). This through-hole conductive path (8)
When the insulating plate (6) is loaded, the circuit (13)
Conduct to. Further, bumps (2) electrically connected to the through-hole conductive paths (8) are formed on the insulating plate (6) by, for example, a method of passing a reflow machine, a method of dipping solder, or the like. The hole conductive path (8) and the circuit (13) form a series of conductive circuits.
【００１５】さらに、図１または図２のごとくプリント
配線板（１）の回路（１３）と反対側にヒートシンク
（７）を備えることによって半導体装置の使用が長時間
におよんで半導体チップ（３）が加熱し、高温化するの
を防止している。そして、図１のごとくプリント配線板
（１）に空気穴（１６）を設けることで半導体チップ
（３）からヒートシンク（７）へ空気を媒体として熱を
伝導させたり、図２のごとく銅コア（４）を設けること
で半導体チップ（３）から銅コア（４）を経てヒートシ
ンク（７）へ熱を伝導させている。Furthermore, by providing a heat sink (7) on the side opposite to the circuit (13) of the printed wiring board (1) as shown in FIG. 1 or 2, the semiconductor device can be used for a long time and the semiconductor chip (3) can be used. Prevents it from heating up to high temperatures. Then, air holes (16) are provided in the printed wiring board (1) as shown in FIG. 1 to conduct heat from the semiconductor chip (3) to the heat sink (7) by using air as a medium, or as shown in FIG. By providing 4), heat is conducted from the semiconductor chip (3) to the heat sink (7) via the copper core (4).
【００１６】[0016]
【発明の効果】本発明のチップキャリアによると、この
半導体装置をマザーボードに搭載して用いる場合、充分
な封止ができる。According to the chip carrier of the present invention, when this semiconductor device is mounted on a mother board and used, sufficient sealing can be performed.
【図１】本発明の一実施例に係るチップキャリアを用い
た半導体装置の断面図である。FIG. 1 is a sectional view of a semiconductor device using a chip carrier according to an embodiment of the present invention.
【図２】本発明の他の一実施例に係るチップキャリアを
用いた半導体装置の断面図である。FIG. 2 is a sectional view of a semiconductor device using a chip carrier according to another embodiment of the present invention.
【図３】本発明のさらに他の一実施例に係るチップキャ
リアを用いた半導体装置の断面図である。FIG. 3 is a sectional view of a semiconductor device using a chip carrier according to still another embodiment of the present invention.
【図４】本発明のさらに他の一実施例に係るチップキャ
リアを用いた半導体装置の断面図である。FIG. 4 is a sectional view of a semiconductor device using a chip carrier according to another embodiment of the present invention.
【図５】従来例のチップキャリアを用いた半導体装置の
断面図である。FIG. 5 is a cross-sectional view of a semiconductor device using a conventional chip carrier.
【図６】他の従来例のチップキャリアを用いた半導体装
置の断面図である。FIG. 6 is a cross-sectional view of a semiconductor device using another conventional chip carrier.
１ プリント配線板 ２ バンプ ３ 半導体チップ ６ 絶縁板 ７ ヒートシンク ８ スルーホール導電路 １３ 回路 １４ 窪み １５ 透孔 1 Printed Wiring Board 2 Bump 3 Semiconductor Chip 6 Insulating Plate 7 Heat Sink 8 Through Hole Conductive Path 13 Circuit 14 Dimple 15 Through Hole
Claims (2)
透孔（１５）を有する絶縁板（６）を積載して半導体チ
ップ（３）を搭載する窪み（１４）を形成し、さらに上
記回路（１３）に導通するスルーホール導電路（８）を
絶縁板（６）に形成し、さらにこのスルーホール導電路
（８）に導通するバンプ（２）を形成したことを特徴と
するチップキャリア。1. A recess (14) for mounting a semiconductor chip (3) is formed by mounting an insulating plate (6) having a through hole (15) on a circuit (13) of a printed wiring board (1), A chip characterized in that a through hole conductive path (8) conducting to the circuit (13) is formed on an insulating plate (6), and a bump (2) conducting to the through hole conductive path (8) is further formed. Career.
３）と反対側にヒートシンク（７）を備えることを特徴
とする請求項１記載のチップキャリア。2. The circuit (1) of a printed wiring board (1).
Chip carrier according to claim 1, characterized in that it is provided with a heat sink (7) on the side opposite to (3).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15567993A JPH0738009A (en) | 1993-06-25 | 1993-06-25 | Chip carrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15567993A JPH0738009A (en) | 1993-06-25 | 1993-06-25 | Chip carrier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738009A true JPH0738009A (en) | 1995-02-07 |
Family
ID=15611206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15567993A Pending JPH0738009A (en) | 1993-06-25 | 1993-06-25 | Chip carrier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738009A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014036187A (en) * | 2012-08-10 | 2014-02-24 | Stanley Electric Co Ltd | Heat dissipation structure and heating element device provided with the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234550A (en) * | 1985-04-11 | 1986-10-18 | Nec Corp | Chip carrier |
| JPH0358455A (en) * | 1989-07-26 | 1991-03-13 | Matsushita Electric Works Ltd | Semiconductor package |
| JPH04267361A (en) * | 1991-02-22 | 1992-09-22 | Nec Corp | Leadless chip carrier |
-
1993
- 1993-06-25 JP JP15567993A patent/JPH0738009A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234550A (en) * | 1985-04-11 | 1986-10-18 | Nec Corp | Chip carrier |
| JPH0358455A (en) * | 1989-07-26 | 1991-03-13 | Matsushita Electric Works Ltd | Semiconductor package |
| JPH04267361A (en) * | 1991-02-22 | 1992-09-22 | Nec Corp | Leadless chip carrier |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014036187A (en) * | 2012-08-10 | 2014-02-24 | Stanley Electric Co Ltd | Heat dissipation structure and heating element device provided with the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3123638B2 (en) | Semiconductor device | |
| US7002236B2 (en) | Semiconductor package and method for producing the same | |
| JP2003068931A (en) | Semiconductor package and its manufacturing method | |
| JPS622587A (en) | Hybryd integrated circuit for high power | |
| JPH0738009A (en) | Chip carrier | |
| JPH05211256A (en) | Semiconductor device | |
| JPH04206658A (en) | Hermetic seal type electric circuit device | |
| JPS61287194A (en) | Chip carrier for electronic element | |
| JPH07176647A (en) | Chip carrier | |
| JPH08172144A (en) | Semiconductor device and its manufacture | |
| JPH098222A (en) | Electronic component device with mounted semiconductor device | |
| JPH0738008A (en) | Chip carrier | |
| JPH09266266A (en) | Semiconductor device, manufacturing method thereof and cap of the semiconductor device | |
| JP2776193B2 (en) | Multilayer printed wiring board, manufacturing method thereof, and semiconductor device using multilayer printed wiring board | |
| JPS6215840A (en) | Chip carrier for electronic element | |
| JPH0645763A (en) | Printed wiring board | |
| JP2001267460A (en) | Semiconductor device | |
| JPH053744B2 (en) | ||
| JPH06252286A (en) | Chip carrier | |
| JP2004111431A (en) | Power module and its manufacturing method | |
| JPH0823049A (en) | Semiconductor package | |
| JPS61287131A (en) | Chip carrier for electronic element | |
| JP2000058716A (en) | Semiconductor device | |
| JPH07211814A (en) | Surface mount semiconductor package and mother board mounting method of surface mount semiconductor package | |
| KR20050073678A (en) | Method for manufacturing bga type package |