JP2004111431A - Power module and its manufacturing method - Google Patents

Power module and its manufacturing method Download PDF

Info

Publication number
JP2004111431A
JP2004111431A JP2002268071A JP2002268071A JP2004111431A JP 2004111431 A JP2004111431 A JP 2004111431A JP 2002268071 A JP2002268071 A JP 2002268071A JP 2002268071 A JP2002268071 A JP 2002268071A JP 2004111431 A JP2004111431 A JP 2004111431A
Authority
JP
Japan
Prior art keywords
wiring layer
insulating layer
power module
layer
mounting area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002268071A
Other languages
Japanese (ja)
Inventor
Kunihiro Takenaka
竹中　国浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP2002268071A priority Critical patent/JP2004111431A/en
Publication of JP2004111431A publication Critical patent/JP2004111431A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power module that can be reduced in size, has a wide selection range for the connecting method to an application, and can be manufactured through a simple manufacturing process, and to provide a method of manufacturing the module. <P>SOLUTION: This power module is provided with a power semiconductor chip composed at least of one substrate 6, a heat sink 3 provided on the surface of the substrate 6 through a wiring layer 21, and an IGBT chip 1, feedback diode 2, a rectifier diode, etc., mounted on the heat sink 3; an insulating layer 24 covering the semiconductor chip, and a heat slinger 8 provided on the rear surface of the substrate 6. The power module is also provided with a second wiring layer 22 formed on the surface of the insulating layer 24 and a micro connection connecting the power semiconductor chip and second wiring layer 22 to the insulating layer 24. The power module can also be provided with a second insulating layer formed on the surface of the second wiring layer 22, a third wiring layer formed on the surface of the second insulating layer, and another micro connection connecting the second and third wiring layers to the second insulating layer. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、パワーエレクトロニクスの分野、特にモータドライブ用インバータやサーボパックに使用する半導体チップ及び還流ダイオードを内蔵したパワーモジュール及びパワー半導体装置に関する。
【０００２】
【従来の技術】
従来のパワーモジュールにおいては、６つの半導体チップ、及び６つの還流ダイオードを内蔵し、特にＩＧＢＴチップを内蔵したＩＧＢＴモジュールと呼ばれるものや、前記ＩＧＢＴモジュールにゲートドライブ回路や保護回路を付加し、インテリジェント化させたインテリジェントパワーモジュールが一般的である。
方法が提案されている（特許文献１参照）。
【０００３】
【特許文献１】
特開９−２４６７３２号公報（第１−３頁、第１図）
【０００４】
以下、インテリジェントパワーモジュールについて説明する。
図８は従来のインテリジェントパワーモジュールを示す分解斜視図、図９はＩＧＢＴ実装部分の拡大断面図、図１０は図８の機能ブロック図である。図８、９において、１はＩＧＢＴチップ、２はＩＧＢＴチップに付属する還流ダイオード、３はヒートシンク、５ははんだ層、６はセラミック基板、７はボンディングワイヤ、８は放熱板（主に銅ベース）、９はケース、１０は外部接続用ピンヘッダ、１１は充填樹脂、２１は第１配線層（例えば銅配線）である。
３１は図９を実装し、モータ電源３相分のレグを構成するＩＧＢＴ実装エリア、３２は図９と同様の構成でＩＧＢＴチップと還流ダイオードチップの代わりに整流用ダイオード用のダイオードチップを実装し全波整流回路を構成するエリアで整流ダイオード実装エリア、３３はＩＧＢＴチップを保護するための保護回路が実装されているエリアで保護回路実装エリア、３４はＩＧＢＴを駆動するドライブ回路を実装するエリアでドライブ回路実装エリア、３５はインバータなどのアプリケーションに使用する際の接続用部品を実装する接続部品実装エリアである。
これらを以下に示すように構成する。
ＩＧＢＴチップ１は、図９に示すように、はんだ層５を介してヒートシンク３へダイボンディングされる。ヒートシンク３はセラミック基板６上に形成された第１配線層２１へ、はんだ層５などを介して接続され、セラミック基板６は、放熱板８へはんだ付けされる。また、還流ダイオードチップ２も同様に構成される。
図９のＩＧＢＴチップ１及び、還流ダイオードチップ２は、ボンディングワイヤ７及びはんだ層５を介して、インバータ回路を構成する。以上をＩＧＢＴ実装エリア３１とする。また、整流ダイオード実装エリアも同様の構成で全波整流回路を構成する。また、保護回路実装エリア３３、ドライブ回路実装エリア３４、外部接続用ピンヘッダが実装される外部接続用部品実装エリアなどの付加回路は、セラミック基板６上、もしくは、樹脂製基板上に実装され、一般のプリント基板と同様に配線され、構成される。特に、耐ノイズ性を考慮した場合、付加回路は樹脂製基板に実装されるようである。
以上述べた回路により、図１０の機能を満足する。このように、構成されたセラミック基板６、もしくは、樹脂製基板は、ケース９にて覆われ、その内部の空間には、電気絶縁及び放熱効果を高めるためにエポキシ系及びシリコーン系の樹脂１１が充填され、インテリジェントパワーモジュールとなる。
このインテリジェントパワーモジュールの製造工程を図１１を用いて説明する。図１１は、従来の製造工程を示す概略図で、（ａ）から（ｆ）は製造工程を示している。
工程（ａ）：　ＩＧＢＴチップ１及び還流ダイオードチップ２は、ヒートシンク３へ、それぞれはんだ層５を介してダイボンディングされた後、ＩＧＢＴチップ１をヒートシンク３にダイボンディングしたものをセラミック基板６の上の第１配線層２１へはんだ付けする。セラミック基板６には、あらかじめフォトレジスト、露光及び現像により必要な配線パターンが形成されている。このとき、整流ダイオード実装エリアにも同様に、整流ダイオードチップをはんだ層５を介してダイボンディングする。また、保護回路実装エリアやドライブ回路実装エリアは、前記セラミック基板６、もしくは、樹脂製の基板に形成される。これらのエリアは、一般的なプリント基板製作と同様の手順となる。
工程（ｂ）：　ＩＧＢＴチップ１及び還流ダイオードチップ２などが実装されたセラミック基板６は、放熱板８へはんだ付けされる。このはんだ付けはセラミック基板のそりなどを考慮して、あらかじめ放熱板をそらしておくなどの様々な工夫がなされる。
工程（ｃ）：放熱板８をはんだ付けしたセラミック基板８の上の外部接続用部品実装エリア３５に、外部接続用ピンヘッダ１０をはんだ層５を介して実装する。
工程（ｄ）：ケース９が接着剤などにより組み付けられモジュールの形となる。ケースは、外部接続用ピンヘッダが最初から組み付けられたものなど様々な形態のものが用いられている。
工程（ｅ）：ワイヤボンダによりボンディングワイヤ７を形成し、回路が完成する。
工程（ｆ）：ケース内の空間に充填樹脂１１が充填されてインテリジェントパワーモジュールとなる。
このインテリジェントパワーモジュールは、モータドライブ用インバータやサーボパックに使用される際は、セラミック基板により絶縁されているため、そのまま冷却用ヒートシンクにネジ止めされる。
動作としては、図１０に示すように、外部接続用ピンヘッダより、ゲート信号などが入力され、それによりＩＧＢＴがスイッチングし、出力端子に任意の周波数の交流電圧を得ることができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の技術において、図９の構成のパワーモジュールでは、ワイヤボンディングを使用して回路の配線を行うため、ワイヤボンディングのループ高さが必要となり、また、ワイヤボンディングするパッドスペースが必要となるため、パワーモジュールの薄型化、小型化ができないという問題点があった。また、図８に示すようにパワーモジュールは、保護回路実装エリアやドライブ回路実装エリア及び接続部品実装エリアが平面的な構成であり、様々な用途に対応するためにインテリジェント化すると実装面積が増加するという問題点があった。また、インバータなどのアプリケーションに使用する際は、パワーモジュール内の実装面積を節約するために、ピンヘッダなどを介して行われることが一般的であるため、アプリケーションとの接続方法が限られるという問題があった。また、ピンヘッダを使用してインバータなどのアプリケーションと接続すると、アプリケーション側にはピンヘッダを受けるスルーホール等が必要となり、アプリケーション側の他の部品実装面積を減少させるという問題点があった。
また、製造工程においても、セラミック基板にＩＧＢＴチップや他の部品の実装、ワイヤボンディング、ケースを組み付け、樹脂の充填など、種類の異なる工程が多くなり、製造工数が増加するとともに工程が複雑化するという問題点があった。
そこで、本発明は、小型化でインテリジェント化しても実装面積が小さく、かつアプリケーションとの接続方法の選択の幅が広く製造工程が簡単なパワーモジュールとその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の課題を解決するため、本発明はつぎの構成にしている。
（１）　請求項１記載のパワーモジュールは、少なくとも１枚の基板と、その表面に配線層を介して設けたヒートシンクと、さらにその上に実装されたＩＧＢＴチップ、還流ダイオード及び整流ダイオードなどからなるパワー半導体チップと、前記パワー半導体チップを被覆する絶縁層と、前記基板の裏面に設けられた放熱板とを備えたパワーモジュールにおいて、　前記絶縁層の表面に設けた第２配線層と、前記絶縁層に前記パワー半導体チップと前記第２配線層を接続したマイクロ接続とを設けたものである。
（２）　請求項２記載のパワーモジュールは、前記第２配線層の表面に設けた第２絶縁層と、前記第２絶縁層の表面に設けた第３配線層と、前記第２絶縁層に前記第２配線層と第３配線層とを接続したマイクロ接続とを設けたものである。
（３）　請求項３記載のパワーモジュールは、前記マイクロ接続を、ビアホール又はスルーホールとしたものである。
（４）　請求項４記載のパワーモジュールは、結晶化ガラスと熱伝導性の高いセラミックスフィラーとの混合物、または高流動性エポキシ系樹脂としたものである。請求項１から４記載のパワーモジュールによれば、パワーモジュールにおけるワイヤボンディングのループ高さが不要となり、ワイヤボンディングするパッドスペースが不要となるため、パワーモジュールの薄型化、小型化ができる。
また、インテリジェント化を行う際に、保護回路実装エリアやドライブ回路実装エリア及び接続部品実装エリアなどを多層化でき実装面積を小さくできる。
また、インバータなどのアプリケーションとの接続方法を、任意に選択できるし、アプリケーション側にはピンヘッダを受けるスルーホール等が不要となるため、その分他の部品実装面積を増加できる。
（５）　請求項５記載のパワーモジュールの製造方法は、基板の表面に配線層を設ける配線層形成工程と、前記配線層の上にはんだ層を介してヒートシンクを固定し、前記ヒートシンクの上にＩＧＢＴチップ、還流ダイオード及び整流ダイオードなどのパワー半導体チップを実装する実装工程と、前記パワー半導体チップを絶縁層にて被覆する絶縁層形成工程とからなるパワーモジュールの製造方法において、
前記配線層形成工程は、前記絶縁層の上に第２配線層を設けたものとし、前記絶縁層に前記パワー半導体チップの電極と前記第２配線層との間に導通部を形成するマイクロ接続工程を設けるものである。
（６）　請求項６記載のパワーモジュールの製造方法は、前記配線層形成工程は、前記第２配線層の上に第２絶縁層を設けたものとし、更にその上に第３配線層を設け、前記マイクロ接続工程は前記第２配線層と前記第３配線層との間に導通部を形成するものである。
（７）　請求項７記載のパワーモジュールの製造方法は、前記マイクロ接続工程の導通部は、ビアホール又はスルーホールとし、ホールをフォトリソグラフィまたはマイクロドリルで形成し、導電部をフォトリソグラフィ、めっき法、スクリーン印刷法の少なくとも一つにより形成するものである。
請求項５から７記載のパワーモジュールの製造方法によれば、製造工数を簡略化できる。
【０００７】
【発明の実施の形態】
以下、本発明の実施形態を、図に基づいて説明する。
（第１の実施形態）
図１は本発明の第１の実施形態を示すパワーモジュールの分解斜視図、図２は図１におけるＩＧＢＴ実装部分の拡大断面図である。
同じ部品には同じ符号を付しており、従来と同じ部品は説明を省略する。図１において、４はビアホール、２２は第２配線層（銅配線）、２３は第３配線層（銅配線）、２４は第１絶縁層、２５は第２絶縁層である。３１〜３４の各エリアについては、従来と同じである。３５の接続用部品実装エリアについては、機能は従来と同じであるが、独立の層となっている点が異なる。
これらを以下に示すように構成する。
先ずＩＧＢＴ実装エリア３１については、図２に示すとおりである。ＩＧＢＴチップ１は、はんだ層５を介してヒートシンク３にダイボンディングされる。ヒートシンク３はＡｌＮ、Ａｌ２Ｏ３もしくはＳｉＣなど組成でできたのセラミック基板６上に形成された第１配線層２１へ、はんだ層５などを介して接続される。ＩＧＢＴチップ１が実装されたセラミック基板６は、放熱板８へはんだ付けされる。還流ダイオードチップ２も同様の構成で第１配線層２１へ接続される。セラミック基板上の第１配線層２１に実装されたＩＧＢＴチップ１及び、還流ダイオードチップ２は、電気絶縁性に優れ、放熱効果の高い絶縁体で形成された第１絶縁層２４により覆われ、スルーホール４を介して第２配線層２２に接続される。ＩＧＢＴチップ１及び、還流ダイオードチップ２は、上に述べたようにビアホール４及びはんだ層５を介して、インバータ回路を構成する。
つぎに、整流ダイオード実装エリア３２についても、ＩＧＢＴ実装エリアと同様に構成する。また、保護回路実装エリア３３、及びドライブ回路実装エリア３４も基本的には同様の構成とするが、オペアンプや市販ドライブＩＣなどのパッケージされた部品を使用する場合もある。また、保護回路実装エリア３３、及びドライブ回路実装エリア３４は、セラミック基板上に形成するものとするが、耐ノイズ性を考慮し、樹脂製の基板を使用してもよい。
また、第２配線層２２の上に外部接続用部品実装エリア３５を設け、回路を形成し、多層構造とする。第１配線層２１と第２配線層２２との接続は、基本的にビアホールで行うが、その他のマイクロ接続でも可能である。
このような回路により、図１０の機能を満足する。また、保護回路実装エリア、ドライブ回路実装エリアは、フレキシブルに変更可能であり、実装位置は特に限定することはない。また、特に本発明のパワーモジュールがアプリケーション（インバータなど）に対して、絶縁に注意を要する場合には、第２配線層上に第２絶縁層を設けて、絶縁することが可能である。
このように、セラミック基板上に少なくとも２層の配線層と少なくとも１層の絶縁層を有し、その絶縁層によりダイボンディングされたＩＧＢＴチップを覆い、そのＩＧＢＴチップへはビアホールを介して接続することにより、本発明のパワーモジュールを形成する。
【０００８】
次に本実施形態のパワーモジュールの製造方法について、図３を用いて説明する。図において、（ａ）から（ｈ）は製造工程を示しており、符号１３はレジスト、１４はスキージ、１５はビアホール形成用のマスク、１６は第１絶縁層形成用のマスク、１７は第２配線層形成用のマスク、１８はペースト状絶縁体、１９はペースト状導電体である。
工程（ａ）：　ＩＧＢＴチップ１及び還流ダイオードチップ２は、従来技術と同様にヒートシンク３へそれぞれダイボンディングされた後、前記ＩＧＢＴチップ１をヒートシンク３へダイボンディングしたものをセラミック基板６上の第１配線層２１へはんだ層５を介して接続し、ＩＧＢＴ実装エリア３１とする。このとき、整流ダイオード実装エリア３２にも同様に、整流ダイオードチップをはんだ付けする。セラミック基板６には、あらかじめフォトレジスト、露光及び現像により必要な配線パターンが形成されている。また、他の実装エリア（例えば、保護回路実装エリア）を同一層内に設ける場合は、その部品も実装する必要がある。
工程（ｂ）：前記ＩＧＢＴチップ１及び還流ダイオードチップ２が実装されたセラミック基板６は、放熱板８へはんだ付けされる。この放熱板８は、セラミック基板の面積が増加し、機械的強度が必要になった場合やＩＧＢＴチップの発熱が増加した場合などに必要となるが、それらの問題が解決されている場合は特に必要はない。
以降の工程は厚膜集積化技術により行う。
工程（ｃ）：前記放熱板８をはんだ付けしたセラミック基板の全体にレジスト１３を塗布し、配線用のビアホール形成用マスク１５をかぶせ、露光する。
工程（ｄ）：不要なレジスト１３を除去し、ビアホール４の部分だけレジストが残ったセラミック基板６に、セラミック基板と同一の大きさの第１絶縁層形成用マスク１６をかぶせ、前記マスク上にペースト状の絶縁体１８を置く。本工程以下がスクリーン印刷となる。
工程（ｅ）：前記ペースト状の絶縁体１８をスキージ１４によりマスクの目に絶縁体を充填することで、第１絶縁層２４を形成する。ここで使用されるペースト状の絶縁体１８は電気的絶縁はもちろんのこと、熱伝導性に優れたものが望ましく、ここでは、結晶化ガラスに熱伝導性の高いセラミックスフィラーを含ませたものを用いた。マスク印刷により第１絶縁層２４を形成した後、５〜１５分室温にて放置し乾燥させるレベリング工程を行う。レベリング後、レジスト１３を除去し、電気炉などにより、１００〜１５０℃で１０〜２０分乾燥させ、その後、ベルト炉などで焼成する。
工程（ｆ）：第２配線層形成用マスク１７をかぶせ、前記マスク上に、ペースト状の導電体１９を置く。
工程（ｇ）：スキージ１４により、ビアホール４にペースト上に導電体を充填するとともに、工程（ｈ）：第２配線層２２を形成する。第１絶縁層形成時と同様に、５〜１５分室温にて放置し乾燥させるレベリング工程を行う。レベリング後、電気炉などにより、１００〜１５０℃で１０〜２０分乾燥させ、その後、ベルト炉などで焼成する。
工程（ｈ）：第２配線層２２までが形成される。
最後に、アプリケーションに適した外部接続用部品を外部接続用部品実装エリアに実装し、パワーモジュールが完成する。
本発明の実施形態のパワーモジュールは、セラミック基板を使用し、そのセラミック基板上にＩＧＢＴチップなどを実装した後、マスク印刷により、それらの部品を絶縁層で覆い、その後、配線層を形成し、さらに、必要であれば、その上に他の回路を実装する。
【０００９】
（第２の実施形態）
本発明の第２の実施形態を図４および図５に示す。図４は本発明のパワーモジュールの分解斜視図、図５は図４のＩＧＢＴ実装部分の拡大断面図である。
図において、４はビアホール、４１はスルーホール、１２はＩＣ部品、２３は第３配線層（銅配線）、２５は第２絶縁層、３６は機能を追加する機能追加回路実装エリアである。
本実施形態のパワーモジュールは、第１の実施形態のパワーモジュール（図１、図２）とほぼ同じ構成であり、これに第３配線層２３、第２絶縁層２５を設けて多層化し、第３配線層上に必要とする機能を有するＩＣ部品１２などを実装し、任意に機能を追加できる機能追加回路実装エリア３６としたものである。
次に本実施形態のパワーモジュールの製造方法について、図６を用いて説明する。
（ａ）から（ｈ）は製造工程を示している。図において、２０はマイクロドリル、２６はチップ保護用パッドであり、その他の符号は第１の実施形態の製造工程（図３）と同じである。
工程（ａ）：ＩＧＢＴチップ１及び還流ダイオードチップ２上にスルーホール形成時にチップを保護する保護用パッド２６を、はんだ層や導電性接着剤を介して実装する。ＩＧＢＴチップ１及び還流ダイオードチップ２は、従来技術と同様にヒートシンク３へそれぞれダイボンディングされた後、ＩＧＢＴチップ１をヒートシンク３へダイボンディングしたものをセラミック基板６上の第１配線層２１へはんだ層５を介して接続し、ＩＧＢＴ実装エリア３１とする。このとき、整流ダイオード実装エリア３２にも同様に、整流ダイオードチップをはんだ付けする。セラミック基板６には、あらかじめフォトレジスト、露光及び現像により必要な配線パターンが形成されている。また、他の実装エリア（例えば、保護回路実装エリア）を同一層内に設ける場合は、その部品も実装する。
工程（ｂ）：　ＩＧＢＴチップ１及び還流ダイオードチップ２が実装されたセラミック基板６は、放熱板８へはんだ付けされる。この放熱板８は、セラミック基板の面積が増加し、機械的強度が必要になった場合やＩＧＢＴチップ１の発熱が増加した場合などに必要となるが、それらの問題が解決されている場合は特に必要はない。
以降の工程は厚膜集積化技術により行う。
工程（ｃ）：セラミック基板と同一大きさの第１絶縁層形成用のマスク１６をかぶせ、マスク１６上にペースト状絶縁体１８を置く。
工程（ｄ）：ペースト状絶縁体１８をスキージ１４によりマスク１６の目に充填する。本工程以下がスクリーン印刷となる。
工程（ｅ）：絶縁体を充填したセラミック基板６にスルーホール形成用のマスク１５をかぶせ、マイクロドリル２０などの機械的加工によりスルーホール４１を形成することで、第１絶縁層２４を形成する。ここで使用されるペースト状の絶縁体１８は、電気的絶縁と熱伝導性に優れた結晶化ガラスに熱伝導性の高いセラミックスフィラーを含ませたものを用いている。マスク印刷により第１絶縁層２４を形成した後、５〜１５分室温にて放置し乾燥させるレベリング工程を行う。レベリング後、電気炉などにより、１００〜１５０℃で１０〜２０分乾燥させ、その後、ベルト炉などで焼成する。
工程（ｆ）：第２配線層形成用のマスク１７をかぶせ、マスク１７上に、ペースト状導電体１９を置く。
工程（ｇ）：スキージ１４により、スルーホール４１の部分にペースト状導電体１９を充填するとともに、第２配線層２２を形成する。第１絶縁層２４の形成時と同様に、５〜１５分室温にて放置し乾燥させるレベリング工程を行う。レベリング後、電気炉などにより、１００〜１５０℃で１０〜２０分乾燥させ、その後、ベルト炉などで焼成する。
工程（ｈ）：第２配線層２２までが形成される。
以下、同様にして、第３配線層２３、第２絶縁層２５を形成し、その後スルーホール４１を形成する。
さらに、多層化する場合は、同様の工程を繰り返す。また、多層化後の基板表面を保護するために、オーバーコートガラス印刷を行っても良い。
最後に、アプリケーションに適した外部接続用部品を外部接続用部品実装エリアに実装し、パワーモジュールが完成する。
本発明の実施形態のパワーモジュールは、セラミック基板を使用し、そのセラミック基板上にＩＧＢＴチップなどを実装した後、マスク印刷により、それらの部品を絶縁層で覆い、その後、配線層を形成し、さらに、必要であればその上に他の回路を実装する。
本実施形態によれば、ワイヤボンディングを使用しないため、ワイヤボンディングのループ高さが不要となり、また、ワイヤボンディングするパッドも不要となるため、パワーモジュールの薄型化、小型化が可能となる。また、インテリジェント化したパワーモジュールにおいては、保護回路実装エリアやドライブ回路実装エリア及び接続部品実装エリアなどを平面的な構成でなく、多層化できるため、実装面積を節約でき小型化が可能となる。また、絶縁体厚さはパワーモジュール耐圧により決定されるが、ワイヤボンディングのループ高さよりも薄型化されることは明らかである。また、インバータなどのアプリケーションに使用する際は、接続方法を限定しないと同時に、アプリケーション側にはピンヘッダを受けるスルーホール等が不必要となり、インバータ側の他の部品実装面積を増加させることが可能となる。
【００１０】
（第３の実施形態）
本発明の第３の実施形態を図７に示す。図７は本発明のパワーモジュールの製造方法を示す断面図であり、（ａ）から（ｇ）は製造工程を示している。
図において、１９は銅箔であり、その他の部品、実装エリアおよびパワーモジュールの形状（図１、図２）は、第１の実施形態と同じである。
本実施形態のパワーモジュールの製造方法について説明する。
本製造方法は、厚膜集積化技術を使用したマスク印刷により絶縁層を形成し、その後、ビアーホールをフォトレジスト工程より形成し、さらに配線層をサブトラクティブ法、もしくはアディティブ法により形成し、それらをめっきビアーホールにより接続するものである。
工程（ａ）から工程（ｅ）は、第１の実施形態と同じである。ただし、ペースト状の絶縁体１８として、流動性の高いエポキシ系の樹脂を用いている。
工程（ｆ）：第１絶縁層２４に銅箔１９を張り付けた後、第２配線層形成用のマスク１７を使用し、フォトレジスト、露光及び現像によりパターンを形成するサブトラクティブ法（エッチドフィルム法とも呼ばれる）により、第２配線層を形成する。
工程（ｇ）：ビアーホール形状に沿って無電解銅めっきを行い、パワー半導体チップの電極とビアーホール４と第２配線層２２とを接続する。
さらに、多層化し、追加機能実装エリア３６を設ける場合は、上記の方法を繰り返し、絶縁層と配線層を形成する。また、最終工程で、基板表面を保護するために、オーバーコートガラス印刷を行っても良い。
最後に、アプリケーションに適した外部接続用部品を外部接続用部品実装エリアに実装し、パワーモジュールが完成する。
なお、本実施形態では、基板としてセラミックを用いたが、電流容量の程度によっては樹脂基板としても良い。また、導電体として銅箔を用いたが、これに代えて絶縁層上に無電解銅めっきなどを選択的に析出させてパターンを形成するアディティブ法により形成してもよい。
本発明による製造方法によれば、従来必要であったワイヤボンディング、ケース組み付け、樹脂の充填などの種類の異なる工程を必要とせず、厚膜集積化技術、及びめっきスルーホール工程を中心とした配線工程のみ製造工数で製作することが可能であるため製造工程を簡略化することが可能となる。
また、絶縁層厚みはマスク厚さで規定でき、配線層厚さも一般的なプリント基板製造方法によるため、煩雑な管理は必要なく、工程の簡略化が可能となる。
また、図５に示したように、パワーモジュール全体の多層化、部分的多層化は任意に選択可能である。
また、本発明により製造されたパワーモジュールのモータドライブ用インバータのヒートシンクへの実装は、パワーモジュールが完全に絶縁されているため、従来通りネジ止めで行うことができ、機能も従来どおりであり、さらにパワーモジュールは小型化が可能である。
なお、本発明によるパワーモジュールは、保護回路やゲートドライブ回路を付加しない、パワーモジュールとしてもよい。
【００１１】
【発明の効果】
以上述べたように、本発明によればつぎの効果がある。
（１）セラミック基板に設けた第２配線層と、半導体チップ、複数の還流ダイオード及び複数の整流ダイオードなどのパワー半導体チップを被覆している絶縁層の中に第２配線層とパワー半導体チップとを接続するマイクロ接続とを設けたので、ワイヤボンディングの部のスペースが不要となるため、パワーモジュールの薄型化、小型化ができる。
（２）第２配線層の表面に設けた第２絶縁層と、第２絶縁層の表面に設けた第３配線層と、第２絶縁層を貫通し第２配線層と第３配線層とを接続するマイクロ接続とを、ビアホール又はスルーホールとしたので、インテリジェント化を行う際に、保護回路実装エリアやドライブ回路実装エリア及び接続部品実装エリアなどを多層化でき実装面積を小さくできる。
ある。
（３）パワー半導体チップを絶縁層で覆った後、絶縁層の上に第２配線層を設け、絶縁層にフォトリソグラフィまたはめっき技術を用いてビアホール又はスルーホールを形成し、配線層と第２配線層とを接続するので、製造工数を簡略化できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すパワーモジュールの分解斜視図で
ある。
【図２】図１におけるＩＧＢＴ実装部分の拡大断面図である。
【図３】本発明の第１の実施形態の製造工程を示す断面図である。
【図４】本発明の第２の実施形態を示すパワーモジュールの分解斜視図である。
【図５】図４におけるＩＧＢＴ実装部分の拡大断面図である。
【図６】本発明の第２の実施形態の製造工程を示す断面図である。
【図７】本発明の第３の実施形態の製造工程を示す断面図である。
【図８】従来のパワーモジュールを示す分解斜視図である。
【図９】図８におけるＩＧＢＴ実装部分の拡大断面図である。
【図１０】パワーモジュールの機能を示す回路図である。
【図１１】従来のパワーモジュールの製造工程を示す断面図である。
【符号の説明】
１　ＩＧＢＴチップ
２　還流ダイオードチップ
３　ヒートシンク
４　ビアホール
４１　スルーホール
５　はんだ層
６　セラミック基板
７　ワイヤボンディング
８　放熱板
９　ケース
１０　外部接続用ピンヘッダ
１１　充填樹脂
１２　ＩＣ部品
１３　レジスト
１４　スキージ
１５　マスク（ビアホール又はスルーホール形成用）
１６　マスク（第１絶縁層形成用）
１７　マスク（第２配線層形成用）
１８　絶縁体（ペースト状）
１９　導電体（ペースト状）
１９１　導電体（銅箔）
２０　マイクロドリル
２１　第１配線層
２２　第２配線層
２３　第３配線層
２４　第１絶縁層
２５　第２絶縁層
２６　チップ保護用パッド
３１　ＩＧＢＴ実装エリア
３２　整流ダイオード実装エリア
３３　保護回路実装エリア
３４　ドライブ回路実装エリア
３５　外部接続用部品実装エリア
３６　追加機能回路実装エリア[0001]
BACKGROUND OF THE INVENTION
The present invention relates to the field of power electronics, and more particularly, to a power module and a power semiconductor device incorporating a semiconductor chip and a free wheel diode used in an inverter or a servopack for a motor drive.
[0002]
[Prior art]
The conventional power module incorporates six semiconductor chips and six freewheeling diodes. Especially, it is called an IGBT module incorporating an IGBT chip, and a gate drive circuit and a protection circuit are added to the IGBT module to make it intelligent. The intelligent power module is common.
A method has been proposed (see Patent Document 1).
[0003]
[Patent Document 1]
Japanese Patent Laid-Open No. 9-246732 (page 1-3, FIG. 1)
[0004]
Hereinafter, the intelligent power module will be described.
8 is an exploded perspective view showing a conventional intelligent power module, FIG. 9 is an enlarged sectional view of an IGBT mounting portion, and FIG. 10 is a functional block diagram of FIG. 8 and 9, 1 is an IGBT chip, 2 is a free-wheeling diode attached to the IGBT chip, 3 is a heat sink, 5 is a solder layer, 6 is a ceramic substrate, 7 is a bonding wire, 8 is a heat sink (mainly copper base) , 9 is a case, 10 is an external connection pin header, 11 is a filling resin, and 21 is a first wiring layer (for example, copper wiring).
31 is mounted with an IGBT mounting area that constitutes a leg corresponding to three phases of the motor power supply, and 32 is configured in the same manner as in FIG. 9, and a diode chip for a rectifying diode is mounted instead of the IGBT chip and the reflux diode chip. A rectifier diode mounting area is an area constituting the full-wave rectifier circuit, 33 is a protection circuit mounting area where a protection circuit for protecting the IGBT chip is mounted, and 34 is an area where a drive circuit for driving the IGBT is mounted. A drive circuit mounting area 35 is a connection component mounting area for mounting a connection component when used for an application such as an inverter.
These are configured as shown below.
The IGBT chip 1 is die-bonded to the heat sink 3 through the solder layer 5 as shown in FIG. The heat sink 3 is connected to the first wiring layer 21 formed on the ceramic substrate 6 via the solder layer 5 and the like, and the ceramic substrate 6 is soldered to the heat sink 8. Further, the reflux diode chip 2 is configured in the same manner.
The IGBT chip 1 and the free-wheeling diode chip 2 in FIG. 9 constitute an inverter circuit through the bonding wire 7 and the solder layer 5. The above is the IGBT mounting area 31. The full wave rectifier circuit is configured in the same configuration in the rectifier diode mounting area. Further, additional circuits such as a protection circuit mounting area 33, a drive circuit mounting area 34, and an external connection component mounting area on which an external connection pin header is mounted are mounted on a ceramic substrate 6 or a resin substrate. It is wired and configured in the same way as the printed circuit board. In particular, when considering noise resistance, the additional circuit seems to be mounted on the resin substrate.
The circuit described above satisfies the function of FIG. The thus configured ceramic substrate 6 or resin substrate is covered with the case 9, and an epoxy-based and silicone-based resin 11 is provided in the space inside the ceramic substrate 6 in order to enhance electrical insulation and heat dissipation effect. Filled into an intelligent power module.
The manufacturing process of this intelligent power module will be described with reference to FIG. FIG. 11 is a schematic view showing a conventional manufacturing process, and (a) to (f) show the manufacturing process.
Step (a): The IGBT chip 1 and the free-wheeling diode chip 2 are die-bonded to the heat sink 3 via the solder layer 5, respectively, and then the IGBT chip 1 is die-bonded to the heat sink 3 on the ceramic substrate 6. Solder to the first wiring layer 21. On the ceramic substrate 6, a necessary wiring pattern is formed in advance by photoresist, exposure and development. At this time, the rectifier diode chip is also die-bonded via the solder layer 5 in the same manner in the rectifier diode mounting area. The protection circuit mounting area and the drive circuit mounting area are formed on the ceramic substrate 6 or a resin substrate. These areas have the same procedure as in general printed circuit board production.
Step (b): The ceramic substrate 6 on which the IGBT chip 1 and the reflux diode chip 2 are mounted is soldered to the heat sink 8. For this soldering, various measures are taken such as deflecting the heat sink in advance in consideration of warpage of the ceramic substrate.
Step (c): The external connection pin header 10 is mounted via the solder layer 5 on the external connection component mounting area 35 on the ceramic substrate 8 to which the heat sink 8 is soldered.
Step (d): The case 9 is assembled with an adhesive or the like to form a module. Various types of cases are used, such as cases where external connection pin headers are assembled from the beginning.
Step (e): A bonding wire 7 is formed by a wire bonder, and a circuit is completed.
Step (f): The space in the case is filled with the filling resin 11 to form an intelligent power module.
When this intelligent power module is used in an inverter for a motor drive or a servo pack, it is insulated by a ceramic substrate, so that it is screwed to a cooling heat sink as it is.
As an operation, as shown in FIG. 10, a gate signal or the like is input from the external connection pin header, whereby the IGBT is switched, and an AC voltage having an arbitrary frequency can be obtained at the output terminal.
[0005]
[Problems to be solved by the invention]
However, in the above-described conventional technique, the power module having the configuration shown in FIG. 9 uses wire bonding to perform circuit wiring, and therefore requires a wire bonding loop height and also requires a pad space for wire bonding. Therefore, there is a problem that the power module cannot be reduced in thickness and size. In addition, as shown in FIG. 8, the power module has a planar configuration including a protection circuit mounting area, a drive circuit mounting area, and a connection component mounting area, and the mounting area increases when it is made intelligent to cope with various applications. There was a problem. Also, when used for applications such as inverters, it is common to use a pin header to save the mounting area in the power module, so there is a problem that the connection method with the application is limited. there were. Further, when a pin header is used to connect to an application such as an inverter, a through hole for receiving the pin header is required on the application side, and there is a problem in that other component mounting areas are reduced.
Also in the manufacturing process, the number of different types of processes such as mounting of IGBT chips and other components on the ceramic substrate, wire bonding, assembly of the case, filling of the resin, etc. increases, and the number of manufacturing steps increases and the process becomes complicated. There was a problem.
Therefore, an object of the present invention is to provide a power module and a manufacturing method thereof that have a small mounting area and a wide selection range of connection method with an application and can be easily manufactured even if the device is made small and intelligent.
[0006]
[Means for Solving the Problems]
In order to solve the above problems, the present invention has the following configuration.
(1) The power module according to claim 1 includes at least one substrate, a heat sink provided on the surface of the power module via a wiring layer, and an IGBT chip, a freewheeling diode, a rectifying diode, and the like mounted thereon. In a power module comprising a power semiconductor chip, an insulating layer covering the power semiconductor chip, and a heat sink provided on the back surface of the substrate, a second wiring layer provided on the surface of the insulating layer, and the insulation A layer is provided with a micro connection in which the power semiconductor chip and the second wiring layer are connected.
(2) The power module according to claim 2, wherein the second insulating layer provided on the surface of the second wiring layer, the third wiring layer provided on the surface of the second insulating layer, and the second insulating layer A micro connection in which the second wiring layer and the third wiring layer are connected is provided.
(3) In the power module according to claim 3, the micro connection is a via hole or a through hole.
(4) The power module according to claim 4 is a mixture of crystallized glass and a ceramic filler having high thermal conductivity, or a highly fluid epoxy resin. According to the power module of the first to fourth aspects, since the wire bonding loop height in the power module is not required and the pad space for wire bonding is not required, the power module can be reduced in thickness and size.
Further, when intelligentization is performed, the protection circuit mounting area, the drive circuit mounting area, the connection component mounting area, and the like can be multilayered, and the mounting area can be reduced.
In addition, since a connection method with an application such as an inverter can be arbitrarily selected, and a through hole for receiving a pin header is not necessary on the application side, the mounting area of other components can be increased accordingly.
(5) In the power module manufacturing method according to claim 5, a wiring layer forming step of providing a wiring layer on the surface of the substrate, a heat sink is fixed on the wiring layer via a solder layer, and the heat sink is formed on the heat sink. In a method for manufacturing a power module comprising a mounting step of mounting a power semiconductor chip such as an IGBT chip, a freewheeling diode and a rectifier diode, and an insulating layer forming step of covering the power semiconductor chip with an insulating layer,
In the wiring layer forming step, a second wiring layer is provided on the insulating layer, and a micro connection is formed in the insulating layer between the electrode of the power semiconductor chip and the second wiring layer. A process is provided.
(6) In the power module manufacturing method according to claim 6, in the wiring layer forming step, a second insulating layer is provided on the second wiring layer, and a third wiring layer is further provided thereon. In the micro connection step, a conductive portion is formed between the second wiring layer and the third wiring layer.
(7) In the method of manufacturing a power module according to claim 7, the conductive portion of the micro connection step is a via hole or a through hole, the hole is formed by photolithography or microdrill, and the conductive portion is photolithography, plating method, It is formed by at least one of screen printing methods.
According to the method for manufacturing a power module according to claims 5 to 7, the number of manufacturing steps can be simplified.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is an exploded perspective view of a power module showing a first embodiment of the present invention, and FIG. 2 is an enlarged sectional view of an IGBT mounting portion in FIG.
The same parts are denoted by the same reference numerals, and the description of the same parts as in the past is omitted. In FIG. 1, 4 is a via hole, 22 is a second wiring layer (copper wiring), 23 is a third wiring layer (copper wiring), 24 is a first insulating layer, and 25 is a second insulating layer. About each area of 31-34, it is the same as the past. Regarding the 35 parts mounting area, the function is the same as the conventional one, except that it is an independent layer.
These are configured as shown below.
First, the IGBT mounting area 31 is as shown in FIG. The IGBT chip 1 is die-bonded to the heat sink 3 via the solder layer 5. Heat sink 3 is AlN, Al 2 O 3 Alternatively, the first wiring layer 21 formed on the ceramic substrate 6 made of a composition such as SiC is connected via the solder layer 5 or the like. The ceramic substrate 6 on which the IGBT chip 1 is mounted is soldered to the heat sink 8. The reflux diode chip 2 is also connected to the first wiring layer 21 with the same configuration. The IGBT chip 1 and the free-wheeling diode chip 2 mounted on the first wiring layer 21 on the ceramic substrate are covered with a first insulating layer 24 made of an insulator having excellent electrical insulation and a high heat dissipation effect. It is connected to the second wiring layer 22 through the hole 4. The IGBT chip 1 and the freewheeling diode chip 2 constitute an inverter circuit via the via hole 4 and the solder layer 5 as described above.
Next, the rectifier diode mounting area 32 is configured similarly to the IGBT mounting area. The protection circuit mounting area 33 and the drive circuit mounting area 34 basically have the same configuration, but packaged parts such as an operational amplifier and a commercially available drive IC may be used. The protective circuit mounting area 33 and the drive circuit mounting area 34 are formed on a ceramic substrate, but a resin substrate may be used in consideration of noise resistance.
In addition, an external connection component mounting area 35 is provided on the second wiring layer 22 to form a circuit to have a multilayer structure. The connection between the first wiring layer 21 and the second wiring layer 22 is basically made by a via hole, but other micro-connections are also possible.
Such a circuit satisfies the function of FIG. Further, the protection circuit mounting area and the drive circuit mounting area can be flexibly changed, and the mounting position is not particularly limited. In particular, when the power module of the present invention requires insulation for an application (such as an inverter), it is possible to insulate by providing a second insulating layer on the second wiring layer.
In this way, the ceramic substrate has at least two wiring layers and at least one insulating layer, covers the IGBT chip die-bonded by the insulating layer, and is connected to the IGBT chip through a via hole. Thus, the power module of the present invention is formed.
[0008]
Next, the manufacturing method of the power module of this embodiment is demonstrated using FIG. In the figure, (a) to (h) show manufacturing steps, wherein reference numeral 13 is a resist, 14 is a squeegee, 15 is a via hole forming mask, 16 is a first insulating layer forming mask, and 17 is a second. A wiring layer forming mask, 18 is a paste insulator, and 19 is a paste conductor.
Step (a): The IGBT chip 1 and the free-wheeling diode chip 2 are bonded to the heat sink 3 in the same manner as in the prior art, and then the IGBT chip 1 is die-bonded to the heat sink 3 on the ceramic substrate 6. An IGBT mounting area 31 is formed by connecting to the wiring layer 21 via the solder layer 5. At this time, the rectifier diode chip is similarly soldered to the rectifier diode mounting area 32 as well. On the ceramic substrate 6, a necessary wiring pattern is formed in advance by photoresist, exposure and development. Further, when another mounting area (for example, a protection circuit mounting area) is provided in the same layer, it is also necessary to mount the component.
Step (b): The ceramic substrate 6 on which the IGBT chip 1 and the reflux diode chip 2 are mounted is soldered to the heat sink 8. The heat dissipation plate 8 is necessary when the area of the ceramic substrate is increased and mechanical strength is required, or when the heat generation of the IGBT chip is increased, especially when those problems are solved. There is no need.
Subsequent processes are performed by thick film integration technology.
Step (c): A resist 13 is applied to the entire ceramic substrate to which the heat radiating plate 8 is soldered, and a wiring via hole forming mask 15 is covered and exposed.
Step (d): Unnecessary resist 13 is removed, and the first insulating layer forming mask 16 having the same size as the ceramic substrate is placed on the ceramic substrate 6 where the resist remains only in the via hole 4 and the mask is placed on the mask. A paste-like insulator 18 is placed. Screen printing is performed after this step.
Step (e): The paste-like insulator 18 is filled with an insulator with a squeegee 14 to form a first insulating layer 24. The paste-like insulator 18 used here is preferably not only electrically insulating but also excellent in thermal conductivity, and here, a crystallized glass containing a ceramic filler having high thermal conductivity is used. Using. After forming the first insulating layer 24 by mask printing, a leveling process is performed in which the first insulating layer 24 is left to dry at room temperature for 5 to 15 minutes. After the leveling, the resist 13 is removed, dried at 100 to 150 ° C. for 10 to 20 minutes with an electric furnace or the like, and then baked with a belt furnace or the like.
Step (f): The second wiring layer forming mask 17 is covered, and a paste-like conductor 19 is placed on the mask.
Step (g): The via hole 4 is filled with a conductor on the paste by the squeegee 14, and the step (h): the second wiring layer 22 is formed. Similar to the formation of the first insulating layer, a leveling step is performed in which the substrate is left to dry at room temperature for 5 to 15 minutes. After leveling, it is dried at 100 to 150 ° C. for 10 to 20 minutes with an electric furnace or the like, and then fired in a belt furnace or the like.
Step (h): Steps up to the second wiring layer 22 are formed.
Finally, external connection components suitable for the application are mounted in the external connection component mounting area to complete the power module.
The power module of the embodiment of the present invention uses a ceramic substrate, and after mounting an IGBT chip or the like on the ceramic substrate, covers those components with an insulating layer by mask printing, and then forms a wiring layer, Furthermore, if necessary, another circuit is mounted thereon.
[0009]
(Second Embodiment)
A second embodiment of the present invention is shown in FIGS. 4 is an exploded perspective view of the power module of the present invention, and FIG. 5 is an enlarged cross-sectional view of the IGBT mounting portion of FIG.
In the figure, 4 is a via hole, 41 is a through hole, 12 is an IC component, 23 is a third wiring layer (copper wiring), 25 is a second insulating layer, and 36 is a function addition circuit mounting area for adding functions.
The power module of the present embodiment has substantially the same configuration as the power module of the first embodiment (FIGS. 1 and 2), and is provided with a third wiring layer 23 and a second insulating layer 25 to form a multilayer structure. An IC component 12 having a necessary function is mounted on the three wiring layers, and a function addition circuit mounting area 36 in which a function can be arbitrarily added is provided.
Next, the manufacturing method of the power module of this embodiment is demonstrated using FIG.
(A) to (h) show the manufacturing process. In the figure, 20 is a micro drill, 26 is a chip protection pad, and the other symbols are the same as those in the manufacturing process (FIG. 3) of the first embodiment.
Step (a): A protective pad 26 that protects the chip when the through hole is formed on the IGBT chip 1 and the reflux diode chip 2 is mounted via a solder layer or a conductive adhesive. The IGBT chip 1 and the free-wheeling diode chip 2 are each die-bonded to the heat sink 3 as in the prior art, and then the IGBT chip 1 and die-bonded to the heat sink 3 are soldered to the first wiring layer 21 on the ceramic substrate 6. 5 is connected to the IGBT mounting area 31. At this time, the rectifier diode chip is similarly soldered to the rectifier diode mounting area 32 as well. On the ceramic substrate 6, a necessary wiring pattern is formed in advance by photoresist, exposure and development. Further, when another mounting area (for example, a protection circuit mounting area) is provided in the same layer, the component is also mounted.
Step (b): The ceramic substrate 6 on which the IGBT chip 1 and the reflux diode chip 2 are mounted is soldered to the heat sink 8. The heat dissipation plate 8 is necessary when the area of the ceramic substrate is increased and mechanical strength is required or when the heat generation of the IGBT chip 1 is increased. However, when these problems are solved, There is no particular need.
Subsequent processes are performed by thick film integration technology.
Step (c): A mask 16 for forming a first insulating layer having the same size as the ceramic substrate is covered, and a paste-like insulator 18 is placed on the mask 16.
Step (d): The paste-like insulator 18 is filled into the eyes of the mask 16 with the squeegee 14. Screen printing is performed after this step.
Step (e): The first insulating layer 24 is formed by covering the ceramic substrate 6 filled with an insulator with a through-hole forming mask 15 and forming the through-hole 41 by mechanical processing such as the micro drill 20. . As the paste-like insulator 18 used here, a crystallized glass excellent in electrical insulation and thermal conductivity is mixed with a ceramic filler having high thermal conductivity. After forming the first insulating layer 24 by mask printing, a leveling process is performed in which the first insulating layer 24 is left to dry at room temperature for 5 to 15 minutes. After leveling, it is dried at 100 to 150 ° C. for 10 to 20 minutes with an electric furnace or the like, and then fired in a belt furnace or the like.
Step (f): The second wiring layer forming mask 17 is covered, and a paste-like conductor 19 is placed on the mask 17.
Step (g): The squeegee 14 fills the through hole 41 with the pasty conductor 19 and forms the second wiring layer 22. Similarly to the formation of the first insulating layer 24, a leveling process is performed in which the film is left to stand at room temperature for 5 to 15 minutes and dried. After leveling, it is dried at 100 to 150 ° C. for 10 to 20 minutes with an electric furnace or the like, and then fired in a belt furnace or the like.
Step (h): Steps up to the second wiring layer 22 are formed.
Thereafter, similarly, the third wiring layer 23 and the second insulating layer 25 are formed, and then the through hole 41 is formed.
Further, when the number of layers is increased, the same process is repeated. Moreover, in order to protect the substrate surface after multilayering, overcoat glass printing may be performed.
Finally, external connection components suitable for the application are mounted in the external connection component mounting area to complete the power module.
The power module of the embodiment of the present invention uses a ceramic substrate, and after mounting an IGBT chip or the like on the ceramic substrate, covers those components with an insulating layer by mask printing, and then forms a wiring layer, Furthermore, if necessary, another circuit is mounted thereon.
According to the present embodiment, since wire bonding is not used, the wire bonding loop height is unnecessary, and the pads for wire bonding are also unnecessary, so that the power module can be made thinner and smaller. Further, in the intelligent power module, the protection circuit mounting area, the drive circuit mounting area, the connection component mounting area, and the like can be multilayered instead of having a planar configuration, so that the mounting area can be saved and the size can be reduced. Moreover, although the insulator thickness is determined by the power module withstand voltage, it is clear that the insulator thickness is made thinner than the wire bonding loop height. In addition, when using it for applications such as inverters, the connection method is not limited, and at the same time, there is no need for through holes to receive pin headers on the application side, which can increase the mounting area of other parts on the inverter side. Become.
[0010]
(Third embodiment)
A third embodiment of the present invention is shown in FIG. FIG. 7 is a cross-sectional view showing the method for manufacturing the power module of the present invention, wherein (a) to (g) show the manufacturing process.
In the figure, 19 is a copper foil, and the other components, mounting area, and shape of the power module (FIGS. 1 and 2) are the same as those in the first embodiment.
A method for manufacturing the power module of this embodiment will be described.
In this manufacturing method, an insulating layer is formed by mask printing using a thick film integration technique, then a via hole is formed by a photoresist process, and a wiring layer is formed by a subtractive method or an additive method. Are connected by plating via holes.
Step (a) to step (e) are the same as those in the first embodiment. However, an epoxy resin having high fluidity is used as the paste-like insulator 18.
Process (f): Subtractive method (etched film) in which a copper foil 19 is attached to the first insulating layer 24, and then a pattern is formed by photoresist, exposure and development using the mask 17 for forming the second wiring layer. The second wiring layer is formed by the method.
Step (g): Electroless copper plating is performed along the via hole shape to connect the electrode of the power semiconductor chip, the via hole 4 and the second wiring layer 22.
Further, in the case of providing a multi-layered and additional function mounting area 36, the above method is repeated to form an insulating layer and a wiring layer. Further, in the final step, overcoat glass printing may be performed to protect the substrate surface.
Finally, external connection components suitable for the application are mounted in the external connection component mounting area to complete the power module.
In this embodiment, ceramic is used as the substrate, but a resin substrate may be used depending on the degree of current capacity. Moreover, although copper foil was used as a conductor, it may replace with this and may form by the additive method which forms a pattern by selectively depositing electroless copper plating etc. on an insulating layer.
According to the manufacturing method of the present invention, it is not necessary to perform different types of processes such as wire bonding, case assembly, and resin filling, which have been required in the past, and wiring centered on thick film integration technology and plating through hole processes. Since only the process can be manufactured with the manufacturing man-hour, the manufacturing process can be simplified.
Further, since the insulating layer thickness can be defined by the mask thickness and the wiring layer thickness is also determined by a general printed circuit board manufacturing method, complicated management is not required, and the process can be simplified.
Further, as shown in FIG. 5, the entire power module can be arbitrarily multi-layered or partially multi-layered.
In addition, the mounting of the power module manufactured according to the present invention to the heat sink of the motor drive inverter can be performed by screwing as usual because the power module is completely insulated, and the function is also as before, Furthermore, the power module can be reduced in size.
The power module according to the present invention may be a power module that does not include a protection circuit or a gate drive circuit.
[0011]
【The invention's effect】
As described above, the present invention has the following effects.
(1) The second wiring layer provided on the ceramic substrate, and the second wiring layer and the power semiconductor chip in the insulating layer covering the power semiconductor chip such as the semiconductor chip, the plurality of freewheeling diodes, and the plurality of rectifier diodes. Since the space for wire bonding is not necessary, the power module can be made thinner and smaller.
(2) a second insulating layer provided on the surface of the second wiring layer, a third wiring layer provided on the surface of the second insulating layer, a second wiring layer and a third wiring layer penetrating the second insulating layer, Since the micro connection for connecting is made as a via hole or a through hole, the protection circuit mounting area, the drive circuit mounting area, the connection component mounting area, and the like can be multi-layered when making intelligent, and the mounting area can be reduced.
is there.
(3) After the power semiconductor chip is covered with an insulating layer, a second wiring layer is provided on the insulating layer, and via holes or through holes are formed in the insulating layer using photolithography or plating technology. Since the wiring layer is connected, the number of manufacturing steps can be simplified.
[Brief description of the drawings]
FIG. 1 is an exploded perspective view of a power module showing a first embodiment of the present invention.
is there.
FIG. 2 is an enlarged cross-sectional view of the IGBT mounting portion in FIG.
FIG. 3 is a cross-sectional view showing a manufacturing process of the first embodiment of the present invention.
FIG. 4 is an exploded perspective view of a power module showing a second embodiment of the present invention.
5 is an enlarged cross-sectional view of an IGBT mounting portion in FIG.
FIG. 6 is a cross-sectional view showing a manufacturing process of the second embodiment of the present invention.
FIG. 7 is a cross-sectional view showing a manufacturing process of the third embodiment of the present invention.
FIG. 8 is an exploded perspective view showing a conventional power module.
9 is an enlarged cross-sectional view of the IGBT mounting portion in FIG.
FIG. 10 is a circuit diagram showing functions of a power module.
FIG. 11 is a cross-sectional view showing a manufacturing process of a conventional power module.
[Explanation of symbols]
1 IGBT chip
2 Reflux diode chip
3 Heat sink
4 Beer hall
41 Through hole
5 Solder layer
6 Ceramic substrate
7 Wire bonding
8 Heat sink
9 cases
10 Pin header for external connection
11 Filling resin
12 IC parts
13 resist
14 Squeegee
15 Mask (for via hole or through hole formation)
16 Mask (for forming the first insulating layer)
17 Mask (for forming second wiring layer)
18 Insulator (paste)
19 Conductor (paste)
191 Conductor (copper foil)
20 Micro drill
21 First wiring layer
22 Second wiring layer
23 Third wiring layer
24 1st insulating layer
25 Second insulating layer
26 Chip protection pad
31 IGBT mounting area
32 Rectifier diode mounting area
33 Protection circuit mounting area
34 Drive circuit mounting area
35 External component mounting area
36 Additional function circuit mounting area

Claims (7)

少なくとも１枚の基板と、その表面に配線層を介して設けたヒートシンクと、さらにその上に実装されたＩＧＢＴチップ、還流ダイオード及び整流ダイオードなどからなるパワー半導体チップと、前記パワー半導体チップを被覆する絶縁層と、前記基板の裏面に設けられた放熱板とを備えたパワーモジュールにおいて、
前記絶縁層の表面に設けた第２配線層と、前記絶縁層に前記パワー半導体チップと前記第２配線層を接続したマイクロ接続とを設けたことを特徴とするパワーモジュール。At least one substrate, a heat sink provided on the surface via a wiring layer, a power semiconductor chip made of an IGBT chip, a freewheeling diode, a rectifier diode, and the like mounted thereon, and covering the power semiconductor chip In a power module comprising an insulating layer and a heat sink provided on the back surface of the substrate,
2. A power module comprising: a second wiring layer provided on a surface of the insulating layer; and a micro connection in which the power semiconductor chip and the second wiring layer are connected to the insulating layer. 前記第２配線層の表面に設けた第２絶縁層と、前記第２絶縁層の表面に設けた第３配線層と、前記第２絶縁層に前記第２配線層と第３配線層とを接続したマイクロ接続とを設けたことを特徴とする請求項１記載のパワーモジュール。A second insulating layer provided on a surface of the second wiring layer; a third wiring layer provided on a surface of the second insulating layer; and the second wiring layer and the third wiring layer provided on the second insulating layer. The power module according to claim 1, further comprising a connected micro connection. 前記マイクロ接続は、ビアホール又はスルーホールであることを特徴とする請求項１または２記載のパワーモジュール。The power module according to claim 1, wherein the micro connection is a via hole or a through hole. 前記絶縁層は、結晶化ガラスと熱伝導性の高いセラミックスフィラーとの混合物、または高流動性のエポキシ系樹脂であることを特徴とする請求項１から３のいずれか１項に記載のパワーモジュール。The power module according to any one of claims 1 to 3, wherein the insulating layer is a mixture of crystallized glass and a ceramic filler having high thermal conductivity, or a highly fluid epoxy resin. . 基板の表面に配線層を設ける配線層形成工程と、前記配線層の上にはんだ層を介してヒートシンクを固定し、前記ヒートシンクの上にＩＧＢＴチップ、還流ダイオード及び整流ダイオードなどのパワー半導体チップを実装する実装工程と、前記パワー半導体チップを絶縁層にて被覆する絶縁層形成工程とからなるパワーモジュールの製造方法において、
前記配線層形成工程は、前記絶縁層の上に第２配線層を設けたものとし、前記絶縁層に前記パワー半導体チップの電極と前記第２配線層との間に導通部を形成するマイクロ接続工程を設けたことを特徴とするパワーモジュールの製造方法。A wiring layer forming step in which a wiring layer is provided on the surface of the substrate, a heat sink is fixed on the wiring layer via a solder layer, and a power semiconductor chip such as an IGBT chip, a freewheeling diode, and a rectifier diode is mounted on the heat sink In a method for manufacturing a power module comprising a mounting step and an insulating layer forming step of covering the power semiconductor chip with an insulating layer,
In the wiring layer forming step, a second wiring layer is provided on the insulating layer, and a micro connection is formed in the insulating layer between the electrode of the power semiconductor chip and the second wiring layer. A method for manufacturing a power module, comprising a step. 前記配線層形成工程は、前記第２配線層の上に第２絶縁層を設けたものとし、更にその上に第３配線層を設け、前記マイクロ接続工程は前記第２配線層と前記第３配線層との間に導通部を形成することを特徴とする請求項５記載のパワーモジュールの製造方法。In the wiring layer forming step, a second insulating layer is provided on the second wiring layer, and a third wiring layer is further provided on the second insulating layer. 6. The method of manufacturing a power module according to claim 5, wherein a conductive portion is formed between the wiring layer and the wiring layer. 前記マイクロ接続工程の導通部は、ビアホール又はスルーホールとし、ホールをフォトリソグラフィまたはマイクロドリルで形成し、導電部をフォトリソグラフィ、めっき法、スクリーン印刷法の少なくとも一つにより形成することを特徴とする請求項５または６記載のパワーモジュールの製造方法。The conduction part of the micro connection step is a via hole or a through hole, the hole is formed by photolithography or microdrill, and the conductive part is formed by at least one of photolithography, plating, and screen printing. The manufacturing method of the power module of Claim 5 or 6.
JP2002268071A 2002-09-13 2002-09-13 Power module and its manufacturing method Pending JP2004111431A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002268071A JP2004111431A (en) 2002-09-13 2002-09-13 Power module and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002268071A JP2004111431A (en) 2002-09-13 2002-09-13 Power module and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004111431A true JP2004111431A (en) 2004-04-08

Family

ID=32266398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002268071A Pending JP2004111431A (en) 2002-09-13 2002-09-13 Power module and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2004111431A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041183B2 (en) 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
JP6033215B2 (en) * 2011-03-29 2016-11-30 ローム株式会社 Power module semiconductor device
US9922911B1 (en) 2016-11-09 2018-03-20 Hyundai Motor Company Power module with double-sided cooling

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6033215B2 (en) * 2011-03-29 2016-11-30 ローム株式会社 Power module semiconductor device
US9041183B2 (en) 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
US9922911B1 (en) 2016-11-09 2018-03-20 Hyundai Motor Company Power module with double-sided cooling

Similar Documents

Publication Publication Date Title
US7364949B2 (en) Semiconductor device package
JP4037589B2 (en) Resin-encapsulated power semiconductor device
US6324072B1 (en) Microelectronic component of sandwich construction
US6803257B2 (en) Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board
KR20090104478A (en) Complex semiconductor package and method of fabricating the same
JP3448159B2 (en) Power semiconductor device
EP1735830A2 (en) Multi-substrate circuit assembly
US11903132B2 (en) Power electronic assembly having a laminate inlay and method of producing the power electronic assembly
KR20060105403A (en) Package structure having circuit and composite substrate
TWI459512B (en) Vertically packaged mosfet and ic power devices as integrated module using 3d interconnected laminates
JP2000323610A (en) Film carrier semiconductor device
JP3994381B2 (en) Power module
US20210175149A1 (en) Thermally conductive electronic packaging
JP2004111431A (en) Power module and its manufacturing method
JPS622587A (en) Hybryd integrated circuit for high power
JP2012209590A (en) Electronic component mounting multilayer wiring board and manufacturing method of the same
JPH09213877A (en) Multi-chip module semiconductor device
JP2000315747A (en) Semiconductor package
JP3506788B2 (en) Semiconductor package
JPH06291246A (en) Multi-chip semiconductor device
JPH0823151A (en) Chip-on-board and its production
JPS6211014Y2 (en)
JPH03204996A (en) Metal base multilayer circuit board
JP3506789B2 (en) Semiconductor package
JPH0823049A (en) Semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071116