JPH0737834A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0737834A
JPH0737834A JP18287193A JP18287193A JPH0737834A JP H0737834 A JPH0737834 A JP H0737834A JP 18287193 A JP18287193 A JP 18287193A JP 18287193 A JP18287193 A JP 18287193A JP H0737834 A JPH0737834 A JP H0737834A
Authority
JP
Japan
Prior art keywords
silicon substrate
layer
defect
semiconductor device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18287193A
Other languages
Japanese (ja)
Inventor
Eiichi Mitsusaka
栄一 三坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP18287193A priority Critical patent/JPH0737834A/en
Publication of JPH0737834A publication Critical patent/JPH0737834A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

PURPOSE:To provide the improvement of a method of removing defective layers generated on the bottom of a contact hole in a dry etching process at the time of the formation of the contact hole. CONSTITUTION:A method of manufacturing a semiconductor device consists of a constitution having a process, wherein an insulating film 12 is formed on a silicon substrate 11, a prescribed resist pattern 13 is formed, the film 12 is subjected to dry etching using the pattern 13 as a mask and an opening 15 is formed to expose the substrate 11, a process, wherein defect layers 14 generated in the surface of the substrate 11 at the time of the dry etching process are oxidized to form a selective oxide layer 14A, and a process for removing the layer 14A by wet etching.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、更に詳しく言えば、コンタクトホール形成の際の
ドライエッチングにおけるコンタクトホール底部の欠陥
層の除去方法の改善を目的とする。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more specifically, an object of the invention is to improve a method of removing a defective layer at the bottom of a contact hole in dry etching when forming a contact hole.

【0002】[0002]

【従来の技術】以下で、従来例に係る半導体装置の製造
方法について図5〜図7を参照しながら説明する。従来
例に係る半導体装置の製造方法は、配線と基板とのコン
タクトをとるためのコンタクトホールの形成方法であ
る。まず、シリコン基板(1)上にBPSG〔Boro-Pho
spho Silicate Glass 〕膜(2)を形成し、その上面に
ホトレジストを塗布してレジスト膜を形成し、所望のパ
ターンが形成されたマスクを介して露光したのちに現像
して、レジストパターン(3)を形成し、RIE(Reac
tive Ion Etching: 反応性イオンエッチング)によっ
て、該レジストパターン(3)をマスクにして、BPS
G膜(2)をドライエッチングし、開孔(5)を形成し
て、シリコン基板(1)を露出する(図1)。
2. Description of the Related Art A conventional method of manufacturing a semiconductor device will be described below with reference to FIGS. The semiconductor device manufacturing method according to the conventional example is a method of forming a contact hole for making a contact between a wiring and a substrate. First, on the silicon substrate (1), BPSG [Boro-Pho
spo Silicate Glass] film (2) is formed, and a photoresist is applied on the upper surface of the film to form a resist film, which is exposed through a mask having a desired pattern and then developed to form a resist pattern (3) To form RIE (Reac
By using the resist pattern (3) as a mask, BPS is performed by reactive ion etching.
The G film (2) is dry-etched to form openings (5) to expose the silicon substrate (1) (FIG. 1).

【0003】このとき、エッチングの際に、開孔(5)
から露出したシリコン基板(1)の表面に、エッチング
に用いるイオンが衝突することによって生じる欠陥層
(4)が生じる。これはコンタクト不良その他の問題の
原因となるので、除去する必要がある。よって、CF4
+O2 ガスを用いて、欠陥層(4)を軽度にドライエッ
チングして除去し、コンタクトホールを形成していた。
At this time, an opening (5) is formed during etching.
On the surface of the silicon substrate (1) exposed from the above, a defect layer (4) generated by collision of ions used for etching occurs. This causes contact failure and other problems and must be removed. Therefore, CF 4
The defect layer (4) was lightly dry-etched and removed using + O 2 gas to form a contact hole.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記従
来の方法によると、欠陥層(4)を除去するドライエッ
チングの際に、正確な欠陥層(4)の厚み(およそ20
0〜300Åと推定される)が確認不可能なためやや過
剰にエッチングしている。このため、シリコン基板
(1)がオーバーエッチングされてしまってコンタクト
ホールが必要以上に深く形成されてしまうので、微細化
が進むと、コンタクトホール内に形成される配線の抵抗
値が大きくなるなどして、製品の特性にばらつきが生じ
るなどの問題が生じる。
However, according to the above-mentioned conventional method, during the dry etching for removing the defect layer (4), the accurate thickness of the defect layer (4) (about 20) is obtained.
It is estimated to be 0 to 300Å), but it is slightly overetched because it is not possible to confirm. For this reason, the silicon substrate (1) is over-etched and the contact hole is formed deeper than necessary. Therefore, as miniaturization progresses, the resistance value of the wiring formed in the contact hole increases. As a result, there arise problems such as variations in product characteristics.

【0005】また、欠陥層(4)を除去するのにドライ
エッチングをしているので、そのドライエッチングのイ
オン衝突による新たな欠陥が生じてしまい、完全に欠陥
が除去されないという問題も生じる。
Further, since dry etching is performed to remove the defect layer (4), new defects are generated due to ion collision of the dry etching, and there is a problem that the defects are not completely removed.

【0006】[0006]

【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図1〜図5に示すように、シリ
コン基板(11)上に絶縁膜(12)を形成し、所定の
レジストパターン(13)を形成して前記絶縁膜(1
2)をドライエッチングし、開孔(15)を形成して前
記シリコン基板(11)を露出する工程と、前記ドライ
エッチングの工程の際に、前記シリコン基板(11)表
面に生じた欠陥層(14)を選択酸化して選択酸化層
(14A)を形成する工程と、前記選択酸化層(14
A)をウエットエッチングによって除去する工程とを有
することにより、欠陥層除去の際のオーバーエッチング
を極力抑止し、かつ完全に欠陥を除去することが可能と
なる半導体装置の製造方法を提供するものである。
The present invention has been made in view of the above-mentioned conventional drawbacks, and as shown in FIGS. 1 to 5, an insulating film (12) is formed on a silicon substrate (11), A predetermined resist pattern (13) is formed to form the insulating film (1
2) is dry-etched to form an opening (15) to expose the silicon substrate (11); and a defect layer () formed on the surface of the silicon substrate (11) during the dry-etching step. A step of selectively oxidizing the selective oxidation layer (14A) to form a selective oxidation layer (14A);
By providing the step of removing A) by wet etching, it is possible to provide a method for manufacturing a semiconductor device in which over-etching at the time of removing a defect layer can be suppressed as much as possible and defects can be completely removed. is there.

【0007】[0007]

【作 用】本発明に係る半導体装置の製造方法によれ
ば、図1〜図4に示すように、シリコン基板(11)上
に絶縁膜(12)を形成し、所定のレジストパターン
(13)を形成して絶縁膜(12)をドライエッチング
し、開孔(15)を形成してシリコン基板(11)を露
出したのちに、シリコン基板(11)表面に生じた欠陥
層(14)を酸化している。
[Operation] According to the method for manufacturing a semiconductor device of the present invention, as shown in FIGS. 1 to 4, an insulating film (12) is formed on a silicon substrate (11) and a predetermined resist pattern (13) is formed. Then, the insulating film (12) is dry-etched to form an opening (15) to expose the silicon substrate (11), and then the defect layer (14) generated on the surface of the silicon substrate (11) is oxidized. is doing.

【0008】この酸化工程において、イオン衝突によっ
てシリコン基板上に生じた欠陥層(14)と、欠陥のな
いシリコン基板(11)との間には約1桁の酸化レート
の差があり、欠陥層(14)は欠陥のないシリコン基板
(11)に比しておよそ10倍の速度で酸化されてしま
うので、欠陥層(14)が全部酸化されて選択酸化層
(14A)になっても、シリコン基板(11)はほとん
ど酸化されず、結果的に欠陥層(14)だけが選択的に
酸化されたような状態になる。
In this oxidation step, there is a difference in oxidation rate of about one digit between the defect layer (14) generated on the silicon substrate by ion collision and the defect-free silicon substrate (11). Since (14) is oxidized at a rate of about 10 times that of the defect-free silicon substrate (11), even if the defect layer (14) is completely oxidized to become the selective oxidation layer (14A), The substrate (11) is hardly oxidized, and as a result, only the defect layer (14) is selectively oxidized.

【0009】その後、フッ酸系のエッチング液を用い
て、かつて欠陥層(14)であった選択酸化層(14
A)をウエットエッチングで除去するが、このとき、欠
陥のないシリコン基板(11)はほとんど酸化されてい
ないのでエッチングにおいてもほとんど除去されない。
これにより、ほとんど欠陥層(14)のみを選択的に、
かつ過不足なく除去することが可能になり、従来のよう
にオーバーエッチングせずに欠陥層を除去することが可
能になる。さらにこのとき、ウエットエッチングでエッ
チングしているため、欠陥層を除去する際に新たな欠陥
が生じることも抑止できる。
After that, a selective oxidation layer (14) which was once a defect layer (14) was formed by using a hydrofluoric acid-based etching solution.
A) is removed by wet etching. At this time, since the silicon substrate (11) having no defect is hardly oxidized, it is hardly removed by etching.
Thereby, almost only the defect layer (14) is selectively selected,
In addition, it is possible to remove the defect layer without excess or deficiency, and it is possible to remove the defect layer without overetching as in the conventional case. Furthermore, at this time, since the etching is performed by wet etching, it is possible to prevent a new defect from occurring when removing the defect layer.

【0010】[0010]

【実施例】以下に本発明の実施例に係る半導体装置の製
造方法を図面を参照しながら説明する。図1〜図4は、
本発明の実施例に係る半導体装置の製造方法を示す断面
図である。まず、シリコン基板(11)上にBPSG膜
(12)を形成し、その上面にホトレジストを塗布して
レジスト膜を形成し、所望のパターンが形成されたマス
クを介して露光したのちに現像して、レジストパターン
(13)を形成し、該レジストパターン(13)をマス
クにして、流量1000SCCMのArガス、流量60SCCM
のCHF3 ガス及び流量60SCCMのCF4 ガスを用いた
圧力1.8 Torr ,RFパワー650Wの条件下のRI
Eによって、BPSG膜(12)をエッチングし、開孔
(15)を形成する(図1)。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings. 1 to 4 are
FIG. 6 is a cross-sectional view showing the method of manufacturing the semiconductor device according to the example of the invention. First, a BPSG film (12) is formed on a silicon substrate (11), a photoresist is applied on the upper surface of the BPSG film (12) to form a resist film, which is exposed through a mask having a desired pattern and then developed. Forming a resist pattern (13), using the resist pattern (13) as a mask, Ar gas with a flow rate of 1000 SCCM, and a flow rate of 60 SCCM
RI under the conditions of pressure 1.8 Torr and RF power 650 W using CHF 3 gas of CF and CF 4 gas of flow rate 60 SCCM
The E is used to etch the BPSG film (12) to form openings (15) (FIG. 1).

【0011】このとき、開孔(15)の底部に露出する
シリコン基板(11)の表面には、ドライエッチングの
際のイオン衝突による欠陥層(14)が生じる。次に、
レジストパターン(13)をプラズマ・アッシングと硫
酸を用いて除去し(図2)、欠陥のないシリコン基板
(11)が20〜30Å程度酸化される条件すなわち温
度800℃で、30分程度熱酸化する(図3)。
At this time, a defect layer (14) is formed on the surface of the silicon substrate (11) exposed at the bottom of the opening (15) due to ion collision during dry etching. next,
The resist pattern (13) is removed using plasma ashing and sulfuric acid (FIG. 2), and the defect-free silicon substrate (11) is thermally oxidized for about 30 minutes at a temperature of 800 ° C., that is, about 20 to 30 Å. (Figure 3).

【0012】すると、欠陥のないシリコン基板(11)
と欠陥層(14)との間にはその酸化レートの比が1
0:1程度になっているので、この条件では欠陥層(1
4)が200〜300Å程度酸化され、ほとんどの欠陥
層(14)が酸化され、選択酸化層(14A)が形成さ
れ、欠陥のない部分のシリコン基板(11)はほとんど
酸化されない。
Then, a defect-free silicon substrate (11)
And the defect layer (14) has an oxidation rate ratio of 1
Since it is about 0: 1, the defect layer (1
4) is oxidized to about 200 to 300Å, most of the defect layer (14) is oxidized, the selective oxidation layer (14A) is formed, and the silicon substrate (11) in the defect-free portion is hardly oxidized.

【0013】その後、200:1のフッ酸を用いて5分
程度ウエットエッチングし、選択酸化層(14A)をエ
ッチング・除去する(図4)。これにより、選択酸化層
(14A)すなわち欠陥層(14)が除去され、欠陥の
ないシリコン基板(11)はほとんど除去されないの
で、結果として欠陥層(14)が選択的に除去されたこ
とになる。
After that, wet etching is performed for about 5 minutes using 200: 1 hydrofluoric acid to etch and remove the selective oxidation layer (14A) (FIG. 4). As a result, the selective oxidation layer (14A), that is, the defect layer (14) is removed, and the defect-free silicon substrate (11) is hardly removed. As a result, the defect layer (14) is selectively removed. .

【0014】よって、過不足なく欠陥層(14)を除去
することが可能になり、従来のようにオーバーエッチン
グせずに欠陥層(14)を除去することが可能になる。
さらにウエットエッチングでエッチングしているため、
欠陥層(14)除去の際に新たな欠陥が生じることも抑
止できる。
Therefore, it is possible to remove the defect layer (14) without excess or deficiency, and it is possible to remove the defect layer (14) without overetching as in the conventional case.
Furthermore, because it is etched by wet etching,
It is also possible to prevent a new defect from occurring when removing the defect layer (14).

【0015】[0015]

【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、シリコン基板(11)上に
絶縁膜(12)を形成し、所定のレジストパターン(1
3)を形成して絶縁膜(12)をドライエッチングし、
開孔(15)を形成してシリコン基板(11)を露出
し、ドライエッチングの工程の際に、シリコン基板(1
1)表面に生じた欠陥層(14)を酸化して選択酸化層
(14A)を形成し、選択酸化層(14A)をウエット
エッチングによって除去している。
As described above, according to the method of manufacturing a semiconductor device of the present invention, the insulating film (12) is formed on the silicon substrate (11) and the predetermined resist pattern (1) is formed.
3) is formed and the insulating film (12) is dry-etched,
An opening (15) is formed to expose the silicon substrate (11), and the silicon substrate (1
1) The defect layer (14) generated on the surface is oxidized to form a selective oxidation layer (14A), and the selective oxidation layer (14A) is removed by wet etching.

【0016】このため、過不足なく欠陥層(14)を除
去することが可能になり、従来のようにオーバーエッチ
ングせずに欠陥層を除去することが可能になり、ウエッ
トエッチングでエッチングしているため、欠陥層除去の
際に新たな欠陥が生じることも抑止できる。
Therefore, it becomes possible to remove the defect layer (14) without excess or deficiency, and it becomes possible to remove the defect layer without overetching as in the conventional case, and etching is performed by wet etching. Therefore, it is possible to prevent a new defect from occurring when removing the defect layer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る半導体装置の製造方法を
説明する第1の断面図である。
FIG. 1 is a first cross-sectional view illustrating a method of manufacturing a semiconductor device according to an embodiment of the invention.

【図2】本発明の実施例に係る半導体装置の製造方法を
説明する第2の断面図である。
FIG. 2 is a second cross-sectional view illustrating the method for manufacturing the semiconductor device according to the embodiment of the invention.

【図3】本発明の実施例に係る半導体装置の製造方法を
説明する第3の断面図である。
FIG. 3 is a third cross-sectional view illustrating the method for manufacturing the semiconductor device according to the embodiment of the invention.

【図4】本発明の実施例に係る半導体装置の製造方法を
説明する第4の断面図である。
FIG. 4 is a fourth sectional view illustrating the method for manufacturing the semiconductor device according to the embodiment of the invention.

【図5】従来例に係る半導体装置の製造方法を説明する
第1の断面図である。
FIG. 5 is a first cross-sectional view illustrating the method of manufacturing the semiconductor device according to the conventional example.

【図6】従来例に係る半導体装置の製造方法を説明する
第2の断面図である。
FIG. 6 is a second cross-sectional view illustrating the method for manufacturing the semiconductor device according to the conventional example.

【図7】従来例に係る半導体装置の製造方法を説明する
第3の断面図である。
FIG. 7 is a third cross-sectional view explaining the method for manufacturing the semiconductor device according to the conventional example.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/306 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 21/306

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板(11)上に絶縁膜(1
2)を形成し、所定のレジストパターン(13)を形成
し、該レジストパターン(13)をマスクにして前記絶
縁膜(12)をドライエッチングし、開孔(15)を形
成して前記シリコン基板(11)を露出する工程と、 前記ドライエッチングの工程の際に前記シリコン基板
(11)表面に生じた欠陥層(14)を酸化して選択酸
化層(14A)を形成する工程と、 前記選択酸化層(14A)をウエットエッチングによっ
て除去する工程とを有することを特徴とする半導体装置
の製造方法。
1. An insulating film (1) is formed on a silicon substrate (11).
2) is formed, a predetermined resist pattern (13) is formed, the insulating film (12) is dry-etched using the resist pattern (13) as a mask, and an opening (15) is formed to form the silicon substrate. Exposing (11); forming a selective oxidation layer (14A) by oxidizing the defect layer (14) generated on the surface of the silicon substrate (11) during the dry etching step; And a step of removing the oxide layer (14A) by wet etching.
【請求項2】 シリコン基板(11)上にBPSG膜か
らなる絶縁膜(12)を形成し、所定のレジストパター
ン(13)を形成し、該レジストパターン(13)をマ
スクにして前記絶縁膜(12)をドライエッチングし、
開孔(15)を形成して前記シリコン基板(11)を露
出する工程と、 前記ドライエッチングの工程の際に、前記シリコン基板
(11)表面に生じた欠陥層(14)を酸化して選択酸
化層(14A)を形成する工程と、 前記選択酸化層(14A)をフッ酸系のエッチング液を
用いたウエットエッチングによって除去する工程を有す
ることを特徴とする半導体装置の製造方法。
2. An insulating film (12) made of a BPSG film is formed on a silicon substrate (11), a predetermined resist pattern (13) is formed, and the insulating film (13) is used as a mask. 12) dry etching
In the step of forming the opening (15) to expose the silicon substrate (11) and the step of the dry etching, the defect layer (14) generated on the surface of the silicon substrate (11) is oxidized and selected. A method of manufacturing a semiconductor device, comprising: a step of forming an oxide layer (14A); and a step of removing the selective oxidation layer (14A) by wet etching using a hydrofluoric acid-based etching solution.
JP18287193A 1993-07-23 1993-07-23 Manufacture of semiconductor device Pending JPH0737834A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18287193A JPH0737834A (en) 1993-07-23 1993-07-23 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18287193A JPH0737834A (en) 1993-07-23 1993-07-23 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0737834A true JPH0737834A (en) 1995-02-07

Family

ID=16125890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18287193A Pending JPH0737834A (en) 1993-07-23 1993-07-23 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0737834A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181477B2 (en) 2016-03-11 2019-01-15 Toshiba Memory Corporation Semiconductor device and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181477B2 (en) 2016-03-11 2019-01-15 Toshiba Memory Corporation Semiconductor device and method for manufacturing same

Similar Documents

Publication Publication Date Title
US4354897A (en) Process for forming contact through holes
JP3571784B2 (en) Semiconductor device wiring forming method
JP3953726B2 (en) Method for manufacturing semiconductor device having metal silicide layer with chamfer
US6211557B1 (en) Contact structure using taper contact etching and polycide step
JP2000307001A (en) Manufacture of semiconductor device
JPH05304119A (en) Etching method for polysilicon film
JP3282314B2 (en) Method of forming aluminum-based metal pattern
JPH0737834A (en) Manufacture of semiconductor device
JP2004363371A (en) Method of manufacturing electronic device
JPH0897383A (en) Manufacture of semiconductor device
JPH0766178A (en) Fabrication of semiconductor device
KR100430688B1 (en) Method of forming contact hole of semiconductor device
JPH1012868A (en) Semiconductor and its manufacture
JPH05175159A (en) Manufacture of semiconductor element
JP3291387B2 (en) Method for manufacturing semiconductor device
KR100221585B1 (en) Forming method for via hole of semiconductor device
US20010051424A1 (en) Method of forming an opening in a dielectric layer in integrated circuit
JPH065565A (en) Manufacture of semiconductor device
JPH05206125A (en) Manufacture of semiconductor device
KR0172774B1 (en) Methd of forming contact hole of semiconductor device
JPH05206083A (en) Production of semiconductor device
JPH07193071A (en) Manufacture of semiconductor device
JPH10154752A (en) Manufacture of semiconductor device
JP2001351974A (en) Manufacturing method of semiconductor device
JPH1065000A (en) Formation of contact hole of semiconductor device