JPH07193071A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH07193071A
JPH07193071A JP33227393A JP33227393A JPH07193071A JP H07193071 A JPH07193071 A JP H07193071A JP 33227393 A JP33227393 A JP 33227393A JP 33227393 A JP33227393 A JP 33227393A JP H07193071 A JPH07193071 A JP H07193071A
Authority
JP
Japan
Prior art keywords
aluminum wiring
etching
hole
aluminum
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33227393A
Other languages
Japanese (ja)
Inventor
Toru Takizawa
亨 滝澤
Original Assignee
Citizen Watch Co Ltd
シチズン時計株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd, シチズン時計株式会社 filed Critical Citizen Watch Co Ltd
Priority to JP33227393A priority Critical patent/JPH07193071A/en
Publication of JPH07193071A publication Critical patent/JPH07193071A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE: To avoid the generation of aluminum compound by a method wherein, in a first stage, etching is performed under ion-rich conditions with high anisotropy and the etching is stopped before a first aluminum wiring is exposed and, in a second stage, a through-hole is formed by etching with high isotropy and a second wiring is formed.
CONSTITUTION: In a first stage, dry-etching for forming a through-hole is performed under conditions of high anisotropy. In the first stage etching process, the etching of a layer insulating film 13 is stopped before a first aluminum wiring 15 is exposed. As the surface of the aluminum wiring 15 is not beaten by ions, aluminum compound is not produced on the inner wall of the through- hole 23. In a second stage, overetching is performed so as not to leave the layer insulating film 13 and to expose the first aluminum wiring 15 completely under etching conditions with a relieved ion impact and high isotropy. After the through-hole 23 is formed, a resist layer 11 is removed. Then a second aluminum wiring 21 is formed.
COPYRIGHT: (C)1995,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、層間絶縁膜を介して多層アルミ配線を有する半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor device having a multilayer aluminum wiring with an interlayer insulating film.

【0002】 [0002]

【従来の技術】従来の多層配線を有する半導体装置の製造方法を、図6〜図10の断面図を用いて説明する。 BACKGROUND OF THE INVENTION The method of manufacturing a semiconductor device having a conventional multi-layer wiring is explained with reference to cross-sectional views of Figures 6-10.

【0003】図6に示すように、半導体基板17上に第1のアルミ配線15を形成し、さらにシリコン酸化膜からなる層間絶縁膜13を形成する。 [0003] As shown in FIG. 6, the first aluminum wiring 15 is formed on the semiconductor substrate 17, an interlayer insulating film 13, further comprising a silicon oxide film.

【0004】その後、スルーホール形成位置に対応する開口部を有するレジスト11を、層間絶縁膜13上にパターニングする。 [0004] Thereafter, a resist 11 having an opening corresponding to the through hole forming positions is patterned on the interlayer insulating film 13.

【0005】つぎに図7に示すように、レジスト11をマスク材として層間絶縁膜13に、CF4(四フッ化炭素)を主成分とするエッチングガスを用いて、ドライエッチング法でスルーホール23を形成する。 [0005] Next, as shown in FIG. 7, the interlayer insulating film 13 using the resist 11 as a mask material by using an etching gas mainly composed of CF4 (carbon tetrafluoride), the through-hole 23 by dry etching Form.

【0006】このとき、スルーホール23の底面に層間絶縁膜13を残査として残さないように、オーバーエッチングを行う。 [0006] At this time, not to leave as residue an interlayer insulating film 13 on the bottom surface of the through hole 23, an over-etching.

【0007】このとき第1のアルミ配線15の表面が削られ、スルーホール23の内壁にアルミ化合物19が形成される。 [0007] surface of the case first aluminum wiring 15 is scraped, aluminum compound 19 is formed on the inner wall of the through hole 23. このスルーホール23内壁のアルミ化合物1 Aluminum Compound 1 of the through hole 23 inner wall
9はアルミニウムが表面に露出しないと発生しないことから、アルミニウムを主成分としていることがわかる。 9 because it does not occur with aluminum is not exposed on the surface, it can be seen that the main component aluminum.

【0008】スルーホール23を形成した後、図8に示すように、レジスト11を酸素プラズマで灰化処理で除去、もしくは硝酸で除去する。 [0008] After forming the through hole 23, as shown in FIG. 8, the resist 11 is removed by ashing with oxygen plasma, or removed with nitric acid.

【0009】図8に示すように、アルミ化合物19はレジスト11の剥離工程で除去することができず、スルーホール23の内壁領域に冠状に残る。 [0009] As shown in FIG. 8, the aluminum compound 19 can not be removed in the stripping step of the resist 11 remains on the coronal to the inner wall area of ​​the through hole 23. このような状態で第2のアルミ配線を形成すると、第1のアルミ配線15 When forming a second aluminum wiring in such a state, the first aluminum wiring 15
と第2のアルミ配線間の断線原因となる。 When the disconnection cause between the second aluminum wiring.

【0010】そこで図9に示すように、有機系の剥離液、もしくは第1のアルミ配線15のアルミニウムや層間絶縁膜13のシリコン酸化膜に対して選択比の高いアルカリ水溶液を用いてアルミ化合物19を除去する。 [0010] Therefore, as shown in FIG. 9, an organic stripper, or aluminum compounds with high selectivity ratio alkaline aqueous solution with respect to the silicon oxide film of the first aluminum wiring 15 of aluminum and the interlayer insulating film 13 19 It is removed.

【0011】その後、図10に示すように、第2のアルミ配線21を形成し、第1のアルミ配線15と第2のアルミ配線21とを、スルーホール23を介してコンタクトを得ている。 [0011] Thereafter, as shown in FIG. 10, forming a second aluminum wiring 21, a first aluminum wiring 15 and the second aluminum wiring 21, to obtain a contact through a through hole 23.

【0012】 [0012]

【発明が解決しようとする課題】以上説明したように、 As explained in the invention Problems to be Solved] or more,
従来の半導体装置はスルーホール23を形成する場合、 The conventional semiconductor device when forming a through hole 23,
第1のアルミ配線15が露出すると、CF4系ガスにより第1のアルミ配線15がエッチングされ、スルーホール23内壁にアルミニウムを主成分としたアルミ化合物19が形成される。 When the first aluminum wiring 15 is exposed, the CF4-based gas first aluminum wiring 15 is etched, the aluminum compound 19 mainly composed of aluminum in the through-hole 23 the inner wall is formed.

【0013】そしてレジスト11の剥離後も、スルーホール23内壁に冠状のアルミ化合物19が残るため、このアルミ化合物19を除去するための工程が必要となる。 [0013] Then, after peeling the resist 11 also, since the aluminum compound 19 coronary into the through-hole 23 inner wall remains, step for removing the aluminum compound 19 is necessary.

【0014】本発明は上記のような問題を解決して、スルーホール形成時にアルミ化合物を発生しないことが可能な半導体装置の製造方法を提供することを目的とする。 [0014] The present invention is to solve the above problems, and an object thereof is to provide a method of manufacturing a semiconductor device which can not generate an aluminum compound at a through hole formed.

【0015】 [0015]

【課題を解決するための手段】上記目的を達成するため、本発明の半導体装置の製造方法においては、下記記載の工程を採用する。 To achieve the above object, according to an aspect of, in the method for manufacturing a semiconductor device of the present invention, employing a step following description.

【0016】本発明の半導体装置の製造方法は、半導体基板に第1のアルミ配線を形成し、全面に層間絶縁膜を形成し、層間絶縁膜上にレジストを形成し、レジストをパターニングする工程と、レジストをマスクにして層間絶縁膜をモードとガス種の異なる2種類のドライエッチングによりエッチングしてスルーホールを形成する工程と、レジストを除去する工程と、第2のアルミ配線を形成する工程とを有することを特徴とする。 The method of manufacturing a semiconductor device of the present invention includes the steps of a first aluminum wiring formed on the semiconductor substrate, the entire surface to form an interlayer insulating film, a resist is formed on the interlayer insulating film, patterning the resist a step of forming a through hole by using the resist as a mask to etch the two dry etching different interlayer insulating film mode and gas species, and removing the resist, and forming a second aluminum wiring characterized in that it has a.

【0017】 [0017]

【作用】本発明における半導体装置に製造方法は、第1 Manufacturing method in the semiconductor device in the DETAILED DESCRIPTION OF THE INVENTION The present invention, first
のアルミ配線と第2のアルミ配線との接続を目的とするスルーホールを、フッ素系ガスを用いたドライエッチング法で形成する場合に、モードとガス種を変えた2段階のプラズマを使用し、アルミニウムを主成分とするアルミ化合物を生じないようにする。 Of a through hole for the purpose of connection between the aluminum wiring and the second aluminum wiring, in the case of forming a dry etching method using a fluorine-based gas, using a two-step plasma with different modes and gas species, to prevent the occurrence of the aluminum compound containing aluminum as a main component.

【0018】つまり第1段階のエッチングは異方性の強いイオンリッチな条件で行い、第1のアルミ配線が露出する前にエッチングを止め、第2段階として等方性の強いエッチングを用いてスルーホールを形成する。 [0018] That is done by etching a strong ion-rich conditions anisotropy of the first stage, stopping etching before the first aluminum wiring is exposed, through using a strong etching of isotropic in the second stage to form a hole.

【0019】これにより、プラズマ中のイオンを少なくし、イオンエネルギーも低くし、第1のアルミ配線表面へのイオン衝撃を弱める。 [0019] Thus, to reduce the ions in the plasma, the ion energy is lowered, weaken the ion bombardment of the first aluminum wiring surface.

【0020】スルーホール内壁のアルミ化合物の発生は、第1のアルミ配線表面がイオン衝撃を受けることにより生ずる。 The generation of aluminum compounds of the through-hole inner walls, caused by the first aluminum wiring surface is subjected to ion bombardment. そこでこのイオン衝撃を弱めることにより、アルミ化合物の発生を防ぐことが可能となる。 Therefore by weakening the ion bombardment, it is possible to prevent the occurrence of the aluminum compound.

【0021】 [0021]

【実施例】以下本発明における半導体装置の製造方法の実施例を図面を用いて説明する。 It will be described with reference to the drawings an embodiment of a method of manufacturing a semiconductor device according EXAMPLES Hereinafter the present invention. 図1〜図5は本発明における半導体装置の製造方法を示す断面図である。 Figures 1-5 are cross-sectional views showing a manufacturing method of the semiconductor device of the present invention.

【0022】まず図1に示すように、半導体基板17上の全面にスパッタリング法により、シリコンと銅とを添加したアルミニウムを1μmの膜厚で形成する。 [0022] First, as shown in FIG. 1, by sputtering on the entire surface of the semiconductor substrate 17, to form an aluminum added with silicon and copper in a thickness of 1 [mu] m.

【0023】このシリコンと銅とを添加したアルミニウムを、配線のパターンを形成したホトマスクを用いて第1のアルミ配線15を形成する。 [0023] The silicon and copper and aluminum were added to form a first aluminum wiring 15 using a photomask to form a pattern of the wiring.

【0024】その後、第1のアルミ配線15上にシリコン酸化膜からなる層間絶縁膜13を膜厚800nmで低温絶縁膜形成法を用いて形成する。 [0024] Then, formed using a low temperature insulating film formation method of the interlayer insulating film 13 made of silicon oxide film with a thickness of 800nm ​​on the first aluminum wiring 15.

【0025】その後、回転塗布法によりレジスト11を全面に形成し、所定のホトマスクを用いて露光し、現像処理を行い、レジスト11をスルーホール形状にパターニングする。 [0025] Thereafter, a resist 11 is formed on the entire surface by spin coating, and exposed using a predetermined photomask, followed by development, to pattern the resist 11 with the through-hole shape.

【0026】つぎに図2と図3とに示すように、パターニングしたレジスト11をエッチングマスクとして、層間絶縁膜13をCF4を主成分とするエッチングガスを用いたドライエッチング法によりスルーホール23を形成する。 [0026] Next, as shown in FIGS. 2 and 3, a resist 11 patterned as an etching mask, forming a through-hole 23 by dry etching using an etching gas mainly composed of the interlayer insulating film 13 a CF4 to.

【0027】スルーホール23を形成するドライエッチング条件は、下記に記載する2条件に設定する。 The dry etching conditions for forming the through-hole 23 is set to 2 conditions described below.

【0028】第1段階ではRFパワー300W、圧力0.2〜0.5Torr、ガス流量比はCF4/CHF [0028] RF power 300W at first stage, pressure 0.2~0.5Torr, the gas flow ratio CF4 / CHF
3/He=60/30/100sccmで、図2に示すように異方性の強いエッチング条件で行う。 In 3 / He = 60/30 / 100sccm, carried out in a strong etching conditions anisotropy as shown in FIG.

【0029】この第1段階のエッチングでは、第1のアルミ配線15が露出する手前で層間絶縁膜13のエッチングを止める。 [0029] In the etching of the first step, stopping the etching of the interlayer insulating film 13 in front of the first aluminum wiring 15 is exposed. すなわち層間絶縁膜13をすべてエッチングしない。 That does not etch all the interlayer insulating film 13.

【0030】第2段階ではRFパワー20〜50W、圧力0.8〜1.0Torr、ガス流量比SF6/He= [0030] RF power 20~50W in the second stage, the pressure 0.8~1.0Torr, gas flow ratio SF6 / the He =
100/100sccmでエッチングし、図3に示すようにイオン衝撃を弱めた等方性の強いエッチング条件で第1のアルミ配線15が完全に露出し、層間絶縁膜13 100/100 sccm in etching, the first aluminum wiring 15 is completely exposed by strong etching conditions of isotropic weakened ion bombardment, as shown in FIG. 3, the interlayer insulating film 13
が残らないように、オーバーエッチングを施す。 So that does not remain, subjected to over-etching.

【0031】スルーホール23を形成後、図4に示すように、レジスト11をアッシングで灰化もしくは硝酸で除去する。 [0031] After forming the through hole 23, as shown in FIG. 4, is removed by ashing or nitric resist 11 by ashing.

【0032】図4に示すように、第1のアルミ配線15 As shown in FIG. 4, the first aluminum wiring 15
が露出する前に第1段階のエッチングを止め、第2段階で等方性の強いエッチングを行うため、イオンで第1のアルミ配線15表面が叩かれないため、従来のようにスルーホール23の内壁にアルミ化合物は発生しない。 There stopping etching of the first step before the exposure, in order to perform a strong etching of isotropic in the second stage, because it does not hit the first aluminum wiring 15 surface ions, the through hole 23 as in the prior art aluminum compounds do not occur on the inner wall.

【0033】つぎに図5に示すように、第2のアルミ配線21を形成して、第1のアルミ配線15と第2のアルミ配線21とを、スルーホール23を介して電気的に接続する。 [0033] Next, as shown in FIG. 5, to form a second aluminum wiring 21, a first aluminum wiring 15 and the second aluminum wiring 21 is electrically connected via the through holes 23 .

【0034】 [0034]

【発明の効果】以上の説明から明かなように、本発明の半導体装置の製造方法は、下層が第1のアルミ配線でその上に形成した層間絶縁膜に、下層の第1のアルミ配線との接続を目的としたスルーホールを形成する場合に、 As apparent from the above description, a method of manufacturing a semiconductor device of the present invention, the interlayer insulating film lower layer was formed thereon in the first aluminum wiring, a first aluminum wiring of the lower layer the connection to the case of forming a through hole for the purpose,
スルーホール内の側壁にアルミ化合物が形成されないエッチング方法を用いている。 And an etching method aluminum compound is not formed on the sidewall of the through hole.

【0035】この結果、アルミ化合物除去工程を行わなくとも、第1のアルミ配線と第2のアルミ配線との接続を行うことができる。 [0035] As a result, even without the aluminum compound removal step, it is possible to connect the first aluminum wiring and the second aluminum wiring.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施例における多層アルミ配線を有する半導体装置の製造方法を示す断面図である。 It is a cross-sectional view showing a manufacturing method of a semiconductor device having a multilayer aluminum wiring in an embodiment of the present invention; FIG.

【図2】本発明の実施例における多層アルミ配線を有する半導体装置の製造方法を示す断面図である。 It is a cross-sectional view showing a manufacturing method of a semiconductor device having a multilayer aluminum wiring in the embodiment of the present invention; FIG.

【図3】本発明の実施例における多層アルミ配線を有する半導体装置の製造方法を示す断面図である。 It is a cross-sectional view showing a manufacturing method of a semiconductor device having a multilayer aluminum wiring in the embodiment of the present invention; FIG.

【図4】本発明の実施例における多層アルミ配線を有する半導体装置の製造方法を示す断面図である。 It is a cross-sectional view showing a manufacturing method of a semiconductor device having a multilayer aluminum wiring in the embodiment of the present invention; FIG.

【図5】本発明の実施例における多層アルミ配線を有する半導体装置の製造方法を示す断面図である。 It is a cross-sectional view showing a manufacturing method of a semiconductor device having a multilayer aluminum wiring in an embodiment of the present invention; FIG.

【図6】従来技術における多層アルミ配線を有する半導体装置の製造方法を示す断面図である。 6 is a cross-sectional view showing a manufacturing method of a semiconductor device having a multilayer aluminum wiring in the prior art.

【図7】従来技術における多層アルミ配線を有する半導体装置の製造方法を示す断面図である It is a cross-sectional view showing a manufacturing method of a semiconductor device having a multilayer aluminum wiring in FIG. 7 prior art

【図8】従来技術における多層アルミ配線を有する半導体装置の製造方法を示す断面図である It is a cross-sectional view showing a manufacturing method of a semiconductor device having a multilayer aluminum wiring in Figure 8 prior art

【図9】従来技術における多層アルミ配線を有する半導体装置の製造方法を示す断面図である Is a cross-sectional view showing a manufacturing method of a semiconductor device having a multilayer aluminum wiring in [9] the prior art

【図10】従来技術における多層アルミ配線を有する半導体装置の製造方法を示す断面図である It is a cross-sectional view showing a manufacturing method of a semiconductor device having a multilayer aluminum wiring in FIG. 10 prior art

【符号の説明】 DESCRIPTION OF SYMBOLS

11 レジスト 13 層間絶縁膜 15 第1のアルミ配線 17 半導体基板 19 アルミ化合物 21 第2のアルミ配線 23 スルーホール 11 resist 13 interlayer insulating film 15 first aluminum wiring 17 semiconductor substrate 19 Aluminum compound 21 second aluminum wiring 23 through hole

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 6識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/90 A ────────────────────────────────────────────────── ─── front page continued (51) Int.Cl. 6 in identification symbol Agency Docket No. FI art display portion H01L 21/90 a

Claims (2)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 半導体基板に第1のアルミ配線を形成し、全面に層間絶縁膜を形成し、層間絶縁膜上にレジストを形成し、レジストをパターニングする工程と、レジストをマスクにして層間絶縁膜をモードとガス種が異なる2種類のドライエッチングによりエッチングしてスルーホールを形成する工程と、レジストを除去する工程と、第2のアルミ配線を形成する工程とを有することを特徴とする半導体装置の製造方法。 1. A form a first aluminum wiring on a semiconductor substrate, the entire surface to form an interlayer insulating film, a resist is formed on the interlayer insulating film, a step of patterning the resist, interlayer insulating using the resist as a mask semiconductors and a step of forming a through hole is etched by dry etching of two kinds modes and gas species is different from the film, and removing the resist, and forming a second aluminum wiring manufacturing method of the device.
  2. 【請求項2】 半導体基板に第1のアルミ配線を形成し、全面に層間絶縁膜を形成し、層間絶縁膜上にレジストを形成し、レジストをパターニングする工程と、レジストをマスクにして層間絶縁膜を異方性の強いエッチングにより層間絶縁膜が残るようにエッチング後、等方性の強いエッチングによりスルーホールを形成する工程と、レジストを除去する工程と、第2のアルミ配線を形成する工程とを有することを特徴とする半導体装置の製造方法。 Wherein forming the first aluminum wiring on a semiconductor substrate, the entire surface to form an interlayer insulating film, a resist is formed on the interlayer insulating film, a step of patterning the resist, interlayer insulating using the resist as a mask after etching the film as the interlayer insulating film remains the strong etching anisotropy, a step of forming a through hole by a strong etching isotropy, and removing the resist, forming a second aluminum wiring the method of manufacturing a semiconductor device characterized by having and.
JP33227393A 1993-12-27 1993-12-27 Manufacture of semiconductor device Pending JPH07193071A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33227393A JPH07193071A (en) 1993-12-27 1993-12-27 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33227393A JPH07193071A (en) 1993-12-27 1993-12-27 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH07193071A true JPH07193071A (en) 1995-07-28

Family

ID=18253106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33227393A Pending JPH07193071A (en) 1993-12-27 1993-12-27 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH07193071A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015191893A (en) * 2014-03-27 2015-11-02 三菱電機株式会社 Thin film transistor and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015191893A (en) * 2014-03-27 2015-11-02 三菱電機株式会社 Thin film transistor and manufacturing method of the same

Similar Documents

Publication Publication Date Title
US4495220A (en) Polyimide inter-metal dielectric process
US4487652A (en) Slope etch of polyimide
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
JP3406302B2 (en) Method of forming a fine pattern, a method of manufacturing a semiconductor device and a semiconductor device
US5411631A (en) Dry etching method
JP3271359B2 (en) Dry etching method
US4523976A (en) Method for forming semiconductor devices
US6001538A (en) Damage free passivation layer etching process
JP2002118170A (en) Semiconductor device and its fabricating method
JPH09251989A (en) Plasma washing method for integrated circuit using hydrogen gas
KR20000044928A (en) Method for forming trench of semiconductor device
CN1106038C (en) Method for producing semiconductor device
JPH06140396A (en) Semiconductor device and manufacture thereof
JP2548881B2 (en) Via contact forming method in the semiconductor device manufacturing
JPS63258021A (en) Formation of connection hole
JP2000352827A (en) Production of semiconductor device
US6500767B2 (en) Method of etching semiconductor metallic layer
US6613681B1 (en) Method of removing etch residues
US5792672A (en) Photoresist strip method
JP2003092287A (en) Ashing method
CN1110843C (en) Method for etching silicon layer
KR20010065909A (en) Process for preparation of semiconductor device by using etching polymer
JPH09104991A (en) Isotropic silicon etching method
JPH0817930A (en) Semiconductor device structure for utilizing etching stop layer and its method
JP3571784B2 (en) Semiconductor device wiring forming method