JPH0737720A - Chip component and its usage - Google Patents

Chip component and its usage

Info

Publication number
JPH0737720A
JPH0737720A JP17953693A JP17953693A JPH0737720A JP H0737720 A JPH0737720 A JP H0737720A JP 17953693 A JP17953693 A JP 17953693A JP 17953693 A JP17953693 A JP 17953693A JP H0737720 A JPH0737720 A JP H0737720A
Authority
JP
Japan
Prior art keywords
chip
layer
chip component
inductor
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17953693A
Other languages
Japanese (ja)
Inventor
Koichiro Kurihara
光一郎 栗原
Toshio Numata
敏男 沼田
Shigeru Takeda
茂 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP17953693A priority Critical patent/JPH0737720A/en
Publication of JPH0737720A publication Critical patent/JPH0737720A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate concern for static electricity for surface-mounting and allow high-density mounting by permitting the whole surface of an element to be conductive and eliminating the generation and accumulation of static electricity. CONSTITUTION:A chip component is an inductor or resistor or capacitor, and at least one part on the outer circumference excluding the external electrodes 4 is provided with a charge preventing layer temporarily or permanently. Conducting material 7, which is the charge preventing layer, is provided on the surface layer of the chip component until soldering process so as to prevent electrostatic attraction between the chip components or between the chip component and other materials, and the conducting material 7 which is the charge preventing layer is removed in the soldering process.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、積層型インダクタ等の
チップ部品に関するものであり、特に表面実装時の静電
気対策に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip component such as a laminated inductor, and more particularly to countermeasures against static electricity during surface mounting.

【0002】[0002]

【従来の技術】電子機器のパーソナル化は小型多機能化
へと展開し、ノイズ発生と裏腹のデジタル化と相まっ
て、積層インダクタ等のチップ部品への小型化要求も加
速度的に増大している。表面実装部品としての積層イン
ダクタの形状は、近年小型化が進み、縦×横×高さは、
2.0mm×1.25mm×0.85mm(2012タ
イプ)や、1.6mm×0.8mm×0.8mm(16
08タイプ)が主流となりつつある。これらの表面実装
部品は、テープ状に梱包され、自動装着装置により基板
に実装される。小型化(軽量化)が進むにつれて、素子
に発生する静電気により、素子自体が自動装着装置の一
部と相互作用し、反発したり、吸引したりする可能性が
あるため、自動装着は静電気を配慮した設計となってい
る。
2. Description of the Related Art Personalization of electronic equipment has been expanded to be smaller and more multifunctional, and together with the occurrence of noise and the digitalization of contradictory information, the demand for miniaturization of chip components such as laminated inductors has been increasing at an accelerating rate. The shape of the multilayer inductor as a surface mount component has been reduced in size in recent years, and the length x width x height is
2.0 mm x 1.25 mm x 0.85 mm (2012 type) or 1.6 mm x 0.8 mm x 0.8 mm (16
08 type) is becoming mainstream. These surface-mounted components are packed in a tape shape and mounted on a board by an automatic mounting device. As miniaturization (weight reduction) progresses, the static electricity generated in the element may cause the element itself to interact with a part of the automatic mounting device, causing repulsion or suction. It is designed with consideration.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、高密度
実装では隣接する素子同士の静電的相互作用により、反
発したり、吸引することが起こり、生産の歩留り、能率
の低下を招いている。更に、静電気による影響はハンド
リングを困難にして自動装着のスムースな進捗を阻害す
るばかりではなく、年々実装密度を増大しているプリン
ト基板上においてチップ部品の位置ぎめ精度を低下して
実装密度の増大化要求(ファインピッチ表面実装)を阻
害する問題点が出てきた。また、チップ部品の包装技術
に関して、チップ部品を収納する樹脂テープの静電気が
チップ部品に静電気を付与して前述のような問題点を生
起する。以上述べたように、チップ部品はその軽量、小
型化の為に、自身のみならず包装からも静電気の悪影響
を受けるという問題点が顕在化してきた。本発明は、上
記問題点を解決し、静電気が発生しにくい積層インダク
タ等のチップ部品及びその使用方法を提供するものであ
る。
However, in high-density mounting, repulsion or attraction may occur due to electrostatic interaction between adjacent elements, resulting in reduction in production yield and efficiency. Furthermore, the influence of static electricity not only makes handling difficult and hinders the smooth progress of automatic mounting, but also reduces the positioning accuracy of chip components on the printed circuit board, which is increasing in mounting density year by year, and increases the mounting density. However, there is a problem that obstructs the demand for high efficiency (fine pitch surface mounting). In addition, regarding the packaging technology of chip components, the static electricity of the resin tape accommodating the chip components imparts static electricity to the chip components, causing the above-mentioned problems. As described above, the problem that chip components are adversely affected by static electricity not only by themselves but also by their packaging has become apparent because of their light weight and small size. The present invention solves the above problems and provides a chip component such as a laminated inductor in which static electricity is less likely to occur and a method of using the same.

【0004】[0004]

【課題を解決するための手段】上記問題点を解決する方
法として、本発明では磁性体印刷層または磁性体グリー
ンシートと印刷導体パターンを積層し、一体焼成し、前
記導体パターンの両端部が電気的に接続するように、一
対の外部電極端子が形成されている積層インダクタ等の
チップ部品及びその使用方法であって、前記積層インダ
クタ等のチップ部品及びその表面の内、少なくとも磁性
体露出部に導電性物質を有するものである。即ち本発明
は、インダクタ、抵抗、コンデンサのいずれかのチップ
部品であって、電極以外の部品外周部の少なくとも一部
に一時的もしくは永久的に帯電防止層を具備したことを
特徴とするチップ部品である。本発明の代表例として、
以下チップインダクタについて説明する。すなわち、本
発明は一例として、磁性体印刷層または磁性体グリーン
シートと印刷導体パターンを積層し、一体焼成し、前記
導体パターンの両端部が電気的に接続するように、一対
の外部電極端子が形成されている積層インダクタであっ
て、前記積層インダクタ及びその使用方法の表面の内、
少なくとも磁性体露出部に導電性物質層を有することを
特徴とする積層インダクタである。ここで、前記磁性体
はNi−ZnフェライトまたはNi−Cu−Znフェラ
イトが一般的である。また、本発明は磁性体印刷層また
は磁性体グリーンシートと印刷導体パターンを積層し、
一体焼成し、前記導体パターンの両端部が電気的に接続
するように、一対の外部電極端子が形成されている積層
インダクタの使用方法であって、ハンダ付けの前工程で
は前記積層インダクタ及びその表面のうち少なくとも磁
性体露出部に導電性物質層を具備させ、ハンダ付け工程
以後の工程では前記導電性物質層を除去することを特徴
とする積層インダクタの使用方法を提供するものであ
る。
As a method for solving the above problems, in the present invention, a magnetic printed layer or a magnetic green sheet and a printed conductor pattern are laminated and integrally fired so that both ends of the conductor pattern are electrically connected. A chip component such as a laminated inductor having a pair of external electrode terminals formed therein and a method of using the same, wherein at least a magnetic material exposed portion of the chip component such as the laminated inductor and the surface thereof. It has a conductive substance. That is, the present invention is a chip component of any one of an inductor, a resistor, and a capacitor, characterized in that an antistatic layer is temporarily or permanently provided on at least a part of the outer peripheral portion of the component other than the electrode. Is. As a typical example of the present invention,
The chip inductor will be described below. That is, the present invention is, as an example, a magnetic printed layer or a magnetic green sheet and a printed conductor pattern are laminated and integrally fired, and a pair of external electrode terminals are provided so that both ends of the conductor pattern are electrically connected. A multilayer inductor formed, of the surface of the multilayer inductor and the method of using the same,
A laminated inductor having a conductive material layer on at least a magnetic material exposed portion. Here, the magnetic material is generally Ni-Zn ferrite or Ni-Cu-Zn ferrite. Further, the present invention is a magnetic printed layer or a magnetic green sheet and a printed conductor pattern are laminated,
A method of using a laminated inductor in which a pair of external electrode terminals are formed so as to be integrally fired so that both ends of the conductor pattern are electrically connected, wherein the laminated inductor and the surface thereof are used in a step before soldering. A method of using a laminated inductor is characterized in that at least a magnetic material exposed portion is provided with a conductive material layer, and the conductive material layer is removed in steps after the soldering step.

【0005】[0005]

【作用】本発明において、チップ部品に帯電防止層を具
備させることによりチップ部品同士、またはチップ部品
と他の物品、製造装置等との帯電による吸着を防止して
サーフェスマウント(表面実装)技術における帯電に起
因する自動化の阻害を防止するものである。本発明にお
いて、帯電防止層は大別して、一時的に設けるものと永
久的または半永久的に設けるものに分けられる。両者の
区別はハンダ付け工程の前後で帯電防止層の存在によっ
てなされる。すなわち、前者はハンダ付け時の熱によっ
て消失するか、若しくは一時的に残留しても、その後の
溶剤による洗浄、ブラッシング等により取り除かれるも
のである。一方、後者はハンダ付けの後もチップ部品の
表面に残留するものであって、両外部電極間で短絡しな
いように両電極との間に帯電防止層を設けずにチップ部
品の絶縁性の表面を利用したり、溝を設けたり、絶縁塗
料を塗布したりするものである。この場合には、サーフ
ェスマウント(表面実装)時のチップ部品の帯電を防止
するだけでなく、電磁シールドとしても機能する。本発
明にかかる帯電防止層として、まず1液性熱可塑性アク
リル系樹脂、エマルジョン型合成樹脂、1液型低温乾燥
型ポリウレタン系樹脂、2液型低温乾燥型ポリウレタン
系樹脂、1液型中温度硬化型エポキシ系樹脂、2液型低
温硬化型エポキシ系樹脂等のバインダーに導電性フィラ
ーを混合した各種の静電防止塗料がある。すなわち、カ
ーボン系塗料(導電性フィラーとしてカーボン粉、グラ
ファイト等を用いる。)、メタリック型塗料(導電性フ
ィラーとしてアルミニウムフレーク、ニッケルフレーク
等を用いる。)、金属酸化物系塗料(酸化錫粉、酸化亜
鉛粉、酸化チタン粉、酸化インジュウム粉等を用い
る。)、界面活性剤添加型塗料(界面活性剤を用い
る。)、及び4級アンモニア化合物,アミン及びその誘
導体,リン酸エステル,脂肪酸ポリグリコール・エステ
ル,グリセリン,ソルビトール,ポリシロキサン等の帯
電防止剤そのものを塗布するものを用途に応じて適宜選
択できる。帯電防止層はカーボンブラック等の導電性微
粒子を混練した塗料のようなものだけでなく、チップ部
品をハンダ付けの直前に冷却して表面に水分層を凝着さ
せたものでもよい。後者の場合には、表面実装時には静
電気の悪影響を防止し、ハンダ付け時にはその熱で蒸発
してしまう利点がある。この場合、チップ部品の表面粗
度を大きくしておくと、摩擦帯電量が減少するだけでな
く、前記水分の凝着量が増えるために帯電の一層の防止
が図られる。前者の導電性微粒子を混練するタイプの帯
電防止層はハンダ付け時の熱で消失するものが好ましい
が、ハンダ付け後に残留しても、通常プリント基板の対
応する面にはレジスト層があるためリークすることはな
い。リークを完全に防止したい場合には、チップ部品の
両電極の両端から所定距離、前記帯電防止層を塗布しな
い領域を設けるか、溝を設けておけば塗料の付着を防止
できる。本発明によれば、素子表面が全域にわたって導
電性となるため、静電気が発生、蓄積されることはな
い。
In the present invention, by providing the chip parts with the antistatic layer, it is possible to prevent the chip parts from being attracted to each other or between the chip parts and other articles, the manufacturing apparatus, etc. due to electrification. This is to prevent the automation from being hindered due to electrification. In the present invention, the antistatic layer is roughly classified into a temporary layer and a permanent or semi-permanent layer. The distinction between the two is made by the presence of the antistatic layer before and after the soldering process. That is, the former is removed by heat during soldering, or even if it remains temporarily, it is removed by subsequent cleaning with a solvent, brushing, or the like. On the other hand, the latter remains on the surface of the chip component even after soldering, and the insulating surface of the chip component is not provided with an antistatic layer between both external electrodes to prevent short circuit between both external electrodes. Is used, a groove is provided, or an insulating paint is applied. In this case, it not only prevents the electrostatic charge of the chip components during surface mounting (surface mounting) but also functions as an electromagnetic shield. As the antistatic layer according to the present invention, first, a one-pack type thermoplastic acrylic resin, an emulsion type synthetic resin, a one-pack type low temperature dry type polyurethane resin, a two-pack type low temperature dry type polyurethane resin, a one-pack medium temperature curing There are various types of antistatic paints in which a conductive filler is mixed with a binder such as a type epoxy resin and a two-component low temperature curing type epoxy resin. That is, carbon-based paint (using carbon powder, graphite, etc. as the conductive filler), metallic paint (using aluminum flakes, nickel flakes, etc. as the conductive filler), metal oxide-based paint (tin oxide powder, oxidation). Zinc powder, titanium oxide powder, indium oxide powder, etc.), surfactant-added paint (using surfactant), and quaternary ammonia compound, amine and its derivatives, phosphoric acid ester, fatty acid polyglycol A material to which an antistatic agent such as ester, glycerin, sorbitol, or polysiloxane is applied can be appropriately selected according to the application. The antistatic layer is not limited to a paint prepared by kneading conductive particles such as carbon black, but may be a chip component which is cooled immediately before soldering to have a water layer adhered to the surface thereof. In the latter case, there is an advantage that the adverse effect of static electricity is prevented during surface mounting and the heat evaporates during soldering. In this case, if the surface roughness of the chip component is increased, not only the triboelectric charge amount decreases but also the water adhesion amount increases, so that the charging can be further prevented. The antistatic layer of the type that kneads the conductive fine particles is preferably one that disappears due to heat during soldering, but even if it remains after soldering, there is usually a resist layer on the corresponding surface of the printed circuit board and there is a leak. There is nothing to do. When it is desired to completely prevent the leak, it is possible to prevent the coating material from adhering by providing a predetermined distance from both ends of both electrodes of the chip component, a region where the antistatic layer is not applied, or providing a groove. According to the present invention, since the element surface is electrically conductive over the entire area, static electricity is not generated or accumulated.

【0006】[0006]

【実施例】以下、実施例に従い本発明を詳細に説明す
る。Fe23、NiO、CuO、ZnOを主成分とする
Ni−Cu−Znフェライト粉末に、有機バインダーと
してPVB(ポリビニルブチラール)、可塑剤としてB
PBG(ブチルフタリルブチルグリコレート)、有機溶
剤としてエタノールおよびブタノールを各々添加して混
合し、スラリーを作成した。このスラリーをドクターブ
レード法によりシリコン処理を行ったポリエステル製の
キャリアフィルム上に厚さ100μmのシート状に形成
した。これをフィルムから剥離し、約50mm角のシー
トに切断し、図3に示すように、位置合わせ用のガイド
穴6が設けられているステンレス製の枠5にグリーンシ
ート1を貼り付けた。上記グリーンシート1が貼り付け
られた枠5を、位置合わせ用のガイドピンが設けられて
いる穴明け金型に、前記枠5のガイド穴6を合わせてセ
ットし、所定の位置にスルーホール3を多数形成した。
次に、スルーホール3が形成されたグリーンシート1
に、前記と同様にガイドピンとガイド穴による位置合わ
せ方法により、図4に示すように、スルーホール3の位
置に対して所定の導電パターン2の位置が合うように、
銀ペーストにより導電パターン2を印刷した。図5の
(A)、(B)、(C)、(D)、(E)に作製に用い
た、グリーンシート1に形成した導電パターン2とスル
ーホール3の位置を示す。次に、前記印刷されたグリー
ンシート1を、前記と同様にガイドピン、ガイド穴を用
いた位置合わせ方法により、所定の大きさに切断し、積
層金型内に、一つのコイルがパターン(A)、(B)、
(C)、(D)、(E)の順に形成されているものを積
み重ねた。この時、上下に導電パターンおよびスルーホ
ールが形成されていないグリーンシート1を、それぞれ
3枚同時に積層した。次に、これら積み重ねたグリーン
シートを、温度120℃、圧力200kg/cm2の条
件で熱圧着し、積層体を作製した。次に、積層体を切断
機でチップ形状に切り離した。図2にチップ形状の積層
体の内部構造を示す。これを、大気中、500℃で脱バ
インダーを行い、続いて、900℃で1時間焼成した。
さらに、銀を主成分とする外部電極を塗布し、600℃
で焼き付けた。 最後に、前記外部電極上に電解バレル
めっきにより、Niめっきおよび半田めっきを施した。
得られた素子の特性を評価した後、合格品について、バ
レルスパッタにより、半田薄膜を2μm成膜することに
より、素子表面に導電性物質層を形成した。前記素子を
自動装着装置にセットし、基板に実装した。素子に静電
気の発生は認められなかった。素子の基板への半田付け
工程において、前記導電性物質は、フローでは半田槽に
吸収され、リフローでは玉状になった後、圧縮空気で除
去できた。
The present invention will be described in detail below with reference to examples. Fe 2 O 3, NiO, CuO , the Ni-Cu-Zn ferrite powder based on ZnO, PVB (polyvinyl butyral) as an organic binder, B as a plasticizer
PBG (butylphthalyl butyl glycolate), ethanol and butanol as organic solvents were added and mixed to prepare a slurry. This slurry was formed into a sheet having a thickness of 100 μm on a carrier film made of polyester which had been treated with silicon by a doctor blade method. This was peeled from the film, cut into a sheet of about 50 mm square, and the green sheet 1 was attached to a stainless frame 5 having alignment guide holes 6 as shown in FIG. The frame 5 to which the green sheet 1 is attached is set in a punching die provided with guide pins for alignment so that the guide holes 6 of the frame 5 are aligned, and the through hole 3 is set at a predetermined position. Were formed in large numbers.
Next, the green sheet 1 in which the through holes 3 are formed
As described above, by the alignment method using the guide pin and the guide hole as described above, the predetermined conductive pattern 2 is aligned with the position of the through hole 3 as shown in FIG.
The conductive pattern 2 was printed with silver paste. 5 (A), (B), (C), (D), and (E) of FIG. 5 show the positions of the conductive pattern 2 and the through hole 3 formed on the green sheet 1 used for the production. Next, the printed green sheet 1 is cut into a predetermined size by a positioning method using guide pins and guide holes in the same manner as described above, and one coil has a pattern (A ), (B),
Those formed in the order of (C), (D), and (E) were stacked. At this time, three green sheets 1 each having no conductive pattern and through holes formed above and below were simultaneously laminated. Next, the stacked green sheets were thermocompression bonded under the conditions of a temperature of 120 ° C. and a pressure of 200 kg / cm 2 to produce a laminate. Next, the laminate was cut into a chip shape with a cutting machine. FIG. 2 shows the internal structure of the chip-shaped laminated body. This was debindered in the air at 500 ° C., and subsequently baked at 900 ° C. for 1 hour.
Furthermore, an external electrode containing silver as a main component is applied, and the temperature is 600 ° C.
Burned in. Finally, Ni plating and solder plating were applied on the external electrodes by electrolytic barrel plating.
After evaluating the characteristics of the obtained device, a solder thin film having a thickness of 2 μm was formed on the acceptable product by barrel sputtering to form a conductive substance layer on the device surface. The element was set in an automatic mounting device and mounted on a substrate. No static electricity was found on the device. In the step of soldering the element to the substrate, the conductive substance was absorbed by the solder bath in the flow, became a ball shape in the reflow, and could be removed by compressed air.

【0007】[0007]

【発明の効果】以上、説明したように、本発明によれ
ば、素子表面が全域にわたって導電性となるため、静電
気が発生、蓄積されることはない。従って、表面実装時
に静電気の配慮が不要であり、また、さらなる高密度実
装が可能となる。
As described above, according to the present invention, the surface of the element becomes conductive over the entire area, so that static electricity is not generated or accumulated. Therefore, it is not necessary to consider static electricity at the time of surface mounting, and higher density mounting becomes possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明における作製した積層インダクタ及びそ
の使用方法の斜視図である。
FIG. 1 is a perspective view of a manufactured laminated inductor and a method of using the same according to the present invention.

【図2】本発明におけるチップ切断した積層体の内部構
造を示す図である。
FIG. 2 is a view showing an internal structure of a chip-cut laminate according to the present invention.

【図3】本発明におけるスルーホール形成後の説明図で
ある。
FIG. 3 is an explanatory diagram after forming a through hole in the present invention.

【図4】本発明における導電パターン印刷後の説明図で
ある。
FIG. 4 is an explanatory diagram after printing a conductive pattern according to the present invention.

【図5】本発明における積層インダクタ及びその使用方
法の導電パターンを示す図である。
FIG. 5 is a diagram showing a conductive pattern of a laminated inductor and a method of using the same according to the present invention.

【符号の説明】[Explanation of symbols]

1 グリーンシート 2 導電パターン 3 スルーホ
ール 4 外部電極 5 ステンレス製枠 6 位置合わせ用ガイド穴 7
導電性物質
1 Green Sheet 2 Conductive Pattern 3 Through Hole 4 External Electrode 5 Stainless Steel Frame 6 Positioning Guide Hole 7
Conductive substance

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 インダクタ、抵抗、コンデンサのいずれ
かのチップ部品であって、電極以外の部品外周部の少な
くとも一部に一時的もしくは永久的に帯電防止層を具備
したことを特徴とするチップ部品。
1. A chip component, which is any one of an inductor, a resistor, and a capacitor, wherein an antistatic layer is temporarily or permanently provided on at least a part of a peripheral portion of the component other than the electrode. .
【請求項2】 磁性体印刷層または磁性体グリーンシー
トと印刷導体パターンを積層し、一体焼成し、前記導体
パターンの両端部が電気的に接続するように、一対の外
部電極端子が形成されている積層インダクタであって、
前記積層インダクタ及びその使用方法の表面の内、少な
くとも磁性体露出部に導電性物質層を有することを特徴
とする積層インダクタ。
2. A magnetic printed layer or magnetic green sheet and a printed conductor pattern are laminated and integrally fired, and a pair of external electrode terminals are formed so that both ends of the conductor pattern are electrically connected. Is a laminated inductor,
A laminated inductor having a conductive material layer on at least a magnetic material exposed portion of the surface of the laminated inductor and the method of using the same.
【請求項3】 請求項2に記載の積層インダクタにおい
て、磁性体がNi−ZnフェライトまたはNi−Cu−
Znフェライトであることを特徴とする積層インダク
タ。
3. The laminated inductor according to claim 2, wherein the magnetic material is Ni—Zn ferrite or Ni—Cu—.
A laminated inductor comprising Zn ferrite.
【請求項4】 チップ部品をハンダ付け工程まではその
表面層に帯電防止層を具備させてチップ部品同士または
チップ部品と他の物品との間の静電吸着を防止し、ハン
ダ付け工程で前記帯電防止層を除去することを特徴とす
るチップ部品の使用方法。
4. Up to the step of soldering the chip parts, an antistatic layer is provided on the surface layer of the chip parts to prevent electrostatic attraction between the chip parts or between the chip parts and other articles. A method of using a chip part, which comprises removing an antistatic layer.
JP17953693A 1993-07-21 1993-07-21 Chip component and its usage Pending JPH0737720A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17953693A JPH0737720A (en) 1993-07-21 1993-07-21 Chip component and its usage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17953693A JPH0737720A (en) 1993-07-21 1993-07-21 Chip component and its usage

Publications (1)

Publication Number Publication Date
JPH0737720A true JPH0737720A (en) 1995-02-07

Family

ID=16067478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17953693A Pending JPH0737720A (en) 1993-07-21 1993-07-21 Chip component and its usage

Country Status (1)

Country Link
JP (1) JPH0737720A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449830B1 (en) 1996-11-29 2002-09-17 Taiyo Yuden Co., Ltd. Method of manufacturing wire wound electronic component
JP2007141987A (en) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd Electronic component and manufacturing method thereof
JP2009260266A (en) * 2008-03-18 2009-11-05 Murata Mfg Co Ltd Laminated electronic component and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449830B1 (en) 1996-11-29 2002-09-17 Taiyo Yuden Co., Ltd. Method of manufacturing wire wound electronic component
US6727792B2 (en) 1996-11-29 2004-04-27 Taiyo Yuden Co., Ltd. Method of manufacturing wire wound electronic component
JP2007141987A (en) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd Electronic component and manufacturing method thereof
JP2009260266A (en) * 2008-03-18 2009-11-05 Murata Mfg Co Ltd Laminated electronic component and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US9589724B2 (en) Chip electronic component and method of manufacturing the same
KR100216690B1 (en) Devices using metallized magnetic substrates
US20170084385A1 (en) Surface-Mount Inductor and Method Of Producing The Same
KR20160019266A (en) Chip electronic component and board having the same mounted thereon
EP1818954A1 (en) Loop type coil parts
US8421576B2 (en) Electronic component and manufacturing method of the same
KR101565673B1 (en) Manufacturing method of chip electronic component
JP2009064894A (en) Wire wound electronic part
KR101532172B1 (en) Chip electronic component and board having the same mounted thereon
KR20040100945A (en) A coil substrate and a coil device of surface-mounted type
US9331009B2 (en) Chip electronic component and method of manufacturing the same
CN110265214B (en) Manufacturing process of thin film inductor and thin film inductor
CN105280336A (en) Chip electronic component, manufacturing method thereof and board having the same mounted thereon
US20120194314A1 (en) Low-profile inducator and its fabrication method
KR101994729B1 (en) Chip electronic component and manufacturing method thereof
US9953753B2 (en) Electronic component
KR101823194B1 (en) Chip electronic component and manufacturing method thereof
CN104810130B (en) Electrical inductor assembly
JPH0737720A (en) Chip component and its usage
US20140070912A1 (en) Electronic component
JP4823623B2 (en) Surface mount electronic component array
CN210052625U (en) Thin film inductor
JPH08250962A (en) Lc filter
JP2003272923A (en) Electronic component
JP2005129910A (en) Module incorporating capacitor, manufacturing method therefor, and capacitor used therefor