JPH0737333A - 誤り許容同期文字検出システムおよび誤り許容方法 - Google Patents

誤り許容同期文字検出システムおよび誤り許容方法

Info

Publication number
JPH0737333A
JPH0737333A JP6074540A JP7454094A JPH0737333A JP H0737333 A JPH0737333 A JP H0737333A JP 6074540 A JP6074540 A JP 6074540A JP 7454094 A JP7454094 A JP 7454094A JP H0737333 A JPH0737333 A JP H0737333A
Authority
JP
Japan
Prior art keywords
character
bit
sync
sync character
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6074540A
Other languages
English (en)
Inventor
Sushama M Paranjape
スシャマ・エム・パランジェープ
Fernando Quintana
フェルナンド・クインタナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0737333A publication Critical patent/JPH0737333A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1201—Formatting, e.g. arrangement of data block or words on the record carriers on tapes
    • G11B20/1202—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with longitudinal tracks only
    • G11B20/1205—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with longitudinal tracks only for discontinuous data, e.g. digital information signals, computer programme data

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】 【目的】 データ記憶システムにおいてデータブロック
内の誤り許容多重ビット同期文字を検出する方法及びシ
ステムを提供する。 【構成】 各々の検出された見込みのある多重ビット同
期文字と予期された多重ビット同期文字とが比較され、
両者が一致するか又は２個以下の隣接するビットの変化
が許容された緩和された一致が得られる。そして、正確
な一致に応答して、又は緩和された検出が可能な場合、
検出された見込みのある多重ビット同期文字の、予期さ
れた多重ビット同期文字からの相違が２個以下の隣接す
るビットの誤りを越えないことを示す許容された一致に
応答して、同期文字が識別されるとみなされる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に改良されたデータ
記憶システム、特にデータ記憶システムに記憶されたデ
ータの中の同期文字を検出する方法及びシステムに関す
る。より詳しくは、本発明はデータ記憶システムに記憶
されたデータの中の同期文字の誤り許容範囲を検出する
改良された方法及びシステムに関する。
【０００２】
【従来の技術】磁気テープ記憶システム内でアドレス指
定可能な単位としてレコードを記録するために、最新の
データ処理システムはしばしばホストプロセッサに取付
けられたディジタル信号記録装置を用いる。
【０００３】磁気テープ記憶システム内でのレコードの
記録に用いうるシステムの例は米国特許第4393445 号、
同第4435762 号、同第4471457 号、同第4603382 号、同
第4423480 号及び同第4403286 号に開示されている。前
述の特許の各々は、本発明の方法及びシステムを実行す
る際に都合よく用いうる磁気テープ記憶システムを開示
している。
【０００４】前記データ記憶システムでは、記録媒体内
のデータの各トラックは実際に複数の同期文字を含む必
要がある。前記ビット／バイト同期文字はデータを自己
同期とみなしうるために必要である。前記自己同期がな
ければ、データをうまく回復することができない。一般
に、この自己同期はデータ信号の小さなブロック又はセ
ットの間に、そこに記憶されたデータを正確に且つ効率
的に回復しうるように、種々の同期文字を挿入すること
によりなし遂げられる。
【０００５】前記同期文字の検出の際に生じる問題は、
種々の要素、例えば媒体磨耗、ヘッド磨耗、及び２つの
記憶サブシステムの間の媒体の交換の結果により生じた
誤りにより、記憶媒体に書込まれたデータを後に回復す
ることがしばしば困難になることである。いわゆる "ブ
ロック誤り訂正" コード及び変調コードを用いて不良デ
ータを回復するシステムは同期文字パターンの検出に依
存して同期を達成する。従って、同期文字を、それに含
まれた更に小さな誤りにより検出するのに失敗すると、
次の同期文字の出現まで同期を失うことになり、誤り訂
正コード(ECC)の訂正能力をひどく低下させる。更に、
直線的に高くなるトラック密度もチャネルに過敏な同期
文字検出を行うので、同期文字内の偶発的なビット誤り
又はビットシフト誤りをしばしば生じる。
【０００６】これらの問題を解決するために同期文字内
の誤り訂正コードを用いることは、復調器が正しく開始
しうるように、同期文字をECC コードワードとしコード
制約に合わせることが更に要求される。更に、複数の種
々の同期文字を用いるシステムでは、この要求は実現す
ることが次第に困難になる。また、このECC の必要条件
に適合する同期文字は "チャネルフレンドリ" でないこ
とがある。同期文字の検出に関するもう１つの解法、い
わゆる "票決結果" を用いて同期文字内の誤りのあるビ
ットの許容範囲を増すこともあるが、前記システムは、
媒体能力に悪い影響を及ぼすずっと大きな同期文字を必
要とする。
【０００７】よって、データ記憶システム内で同期文字
の出現を正確に検出でき、しかも追加のフォーマットの
オーバーヘッド又は追加の検出遅延の付加を必要とせず
に、同期文字内の小さな誤りを許容する方法及びシステ
ムを必要とすることが明白である。
【０００８】
【発明が解決しようとする課題】よって、本発明の１つ
の目的は改良されたデータ記憶システムを提供すること
にある。
【０００９】本発明のもう１つの目的はデータ記憶シス
テム内のデータの中の同期文字を検出する改良された方
法及びシステムを提供することにある。
【００１０】本発明の更にもう１つの目的はデータ記憶
システム内のデータの中の同期文字の誤りの許容範囲検
出のための改良された方法及びシステムを提供すること
にある。
【００１１】
【課題を解決するための手段】前記目的は以下に記述す
るように達成される。データ記憶システム内のデータブ
ロックにある多重ビット同期文字の誤り許容範囲検出の
ための方法及びシステムが開示される。各々の検出され
た見込みのある多重ビット同期文字が予期された多重ビ
ット同期文字と比較され、正確な一致、又は２以下の隣
接するビットの変化を含む一致が得られる。そして、正
確な一致に応答して、又は緩和型検出が可能な場合、予
期された多重ビット同期文字からの、検出された見込み
のある多重ビット同期文字の誤りが、２以下の隣接する
ビットによる相違を越えないことを示す緩和された一致
に応答して、同期文字が等しいとみなされる。最初に誤
りのない同期文字を書込むことが強制されるリードホワ
イルライト動作の場合、緩和型検出方式が選択的に使用
禁止され、検出された同期文字と予期された同期文字と
の正確な一致を必要とするることがある。
【００１２】
【実施例】図１は本発明の方法及びシステムとともに用
いうるデータ記憶システムの概要を示す。図示のよう
に、データ処理システムのホスト中央処理装置(CPU)10
は少なくとも１つの記憶システムに結合される。IBM 社
のモデル No. 3480, 3490 又は 3490E磁気テープシステ
ムのようなテープ記憶システムを用いて前記記憶システ
ムを実現することができる。表示を容易にするために、
図１は１つのホストCPU 及びテープ記憶システムを示
す。図示のように、ホストCPU 10は制御装置12に、そし
て再生装置20のために記録する少なくとも１本の磁気テ
ープに結合され、前記装置を制御する。
【００１３】図示のように、制御装置12はコマンド装置
16を備える。記憶装置20の機械的な動作を制御するコマ
ンドをホストCPU 10から受取るために、コマンド装置16
はチャネルアダプタ14を介してホストCPU 10に結合され
る。データ及びフォーマット制御部18及び読取り及び書
込み制御部24を介して、コマンド装置16がチャネルアダ
プタ14とテープ34の間のデータの流れを制御することも
望ましい。
【００１４】図１に示すように、テープ記憶装置20は、
磁気テープ媒体の操作を制御するための移動制御部22、
及び読取り及び書込み制御部24を備えることが望まし
い。制御部24はテープ経路26内の磁気変換ヘッド28上で
動作する読取り回路及び書込み回路の両者を備える。テ
ープ経路26はテープ供給リールを内蔵するテープカート
リッジ30及びテープ巻取りリール32を備えることが望ま
しい。周知のモータ及び制御システムは、テープ34への
データの書込み及びテープ34からのデータの読取りのた
めにヘッド28を通して磁気テープ34を移動させることが
できる。本発明の方法及びシステムに従って、データ及
びフォーマット制御部18に設けられた、後に詳細に説明
する同期文字予測回路を用いてデータ内の同期文字の位
置選定及び予測が行われる。
【００１５】図２は図１のデータ記憶システムのデータ
及びフォーマット制御部18の高レベルブロック図を示
す。図示のように、読取り及び書込み制御部24（図１参
照）を介して、ヘッド28からのデータがトラックロジッ
ク40に結合される。当業者には周知のように、ヘッド28
により読取られたデータを特徴づけるために、そして図
２に図示されてはいないが、テープ34から読取られたデ
ータをホストCPU 10に結合するために、トラックロジッ
ク40が用いられる。一般に、テープ34からのデータの検
索の開始に先行して、個々のトラッククロックが各トラ
ック上のデータのビット同期を同時に取得できるように
設計されている取得文字又は取得 "バースト" が検出さ
れる。一般に、この取得文字又はバーストは反復するパ
ターンのバイトであり、変調され且つ調整されると、デ
ータ及びフォーマット制御部18内で取得文字として認識
される独特の反復パターンのビットを生成する。
【００１６】本発明の方法及びシステムに従って、取得
文字の検出により、トラックロジック40内の予期された
同期文字が予測される。もちろん、データがデータ記憶
システム内に記憶されるフォーマットに関して、予測さ
れる同期文字の識別及びタイプは変化するが、トラック
ロジック40は複数の種々の同期文字の所定のパターンを
単に記憶し、後に当該データと予期された多重ビット同
期文字との比較により、テープ34から読取られたデータ
にある同期文字を検出しうることを当業者は理解するで
あろう。
【００１７】前述のように、検出された見込みのある同
期文字と予期された同期文字の間の正確な一致を必要と
するシステムは、同期文字内に生じる誤りのためにしば
しば効率が低下する。よって、本発明の重要な特性に従
って、検出された見込みのある同期文字と予期された同
期文字の間の変化を許容しうる場合、緩和型同期文字検
出を可能にするために、後に詳細に説明するようにトラ
ックロジック40が変更される。同期文字内で１つの誤り
のあるビット又は２つの隣接する誤りのあるビットがし
ばしば生じうることが発見されたので、本発明の方法又
はシステムに従って、緩和型検出モードで動作すると
き、前記小さな誤りの出現にかかわらず同期文字の検出
を示し、前記小さな誤りに関する誤り訂正コード(ECC)
の特徴の過度の利用を排除するようにトラックロジック
40が設計される。
【００１８】そして、テープ34からの各トラック内で同
期文字が検出されていることを示すトラックロジック40
の出力が同期文字検出票決ロジック回路50に結合され
る。多重トラック記録システム内の所定の番号のトラッ
クが同期文字の出現を示しているとき同期文字の存在を
示すために一般に前記票決回路が用いられることを当業
者は理解するであろう。一般に、例えば、16のトラック
システムにおいて、12のトラックによる同期文字の出現
の表示により、システムの同期文字が検出されているこ
とが断定される。更に、票決ロジック回路が同期文字の
出現を表示しないことを用いて、誤り回復手順(ERP) で
用いる "緩和型" 検出モードを実現することができる。
【００１９】図２は制御ロジック60も図示している。後
に詳細に説明するように、コマンド装置16（図１参照）
からのコマンドを用いて、前述の緩和型同期文字検出機
能を使用可能に又は使用禁止することができる。これ
は、後に説明するように同期文字検出回路と組合わされ
る緩和型同期文字検出ビットを生成することによりなし
遂げられる。
【００２０】最後に、図３は本発明の方法及びシステム
に従って図２のトラックロジック40内で用いうる誤り許
容同期文字検出回路の高レベルブロック図を示す。図示
のように、２つの比較回路、精密型検出比較回路70及び
緩和型検出比較回路80が設けられている。２つの文字間
のビット毎の比較を行いうるように予想多重ビット同期
文字又はマーク及び受信多重ビット同期文字又はマーク
の表示に各比較回路が結合される。予想多重ビット同期
文字と受信された見込みのある同期文字の間に正確な一
致が起きたかどうかを精密型検出比較回路70が判定す
る。従って、精密型検出比較回路70の出力は、検出され
た同期文字が予期された同期文字と正確に一致すること
を示す最初の制御信号を生じる。後に詳細に説明するよ
うに、緩和型検出比較回路80の出力と組合わせるため
に、当該出力はORゲート100 に結合される。
【００２１】緩和型検出比較回路80により、本発明の同
期文字及び検出回路内で誤り許容が許される方法につい
て説明する。前述のように、予期された多重ビット同期
文字と見込みのある受信された同期文字を、ビット毎
に、排他的論理和の論理演算機能を用いて比較する緩和
型検出比較回路80が動作する。当業者には理解されるよ
うに、排他的論理和は不一致が生じるときは必ず "１"
を出力し、そして一致が生じるときは必ず "０" を出力
する。そして緩和型検出比較回路80内に設けられた排他
的論理和ロジックゲートの出力は、図３の回路を実現し
且つ１つの誤りビット又は２よりも大きい隣接する誤り
ビットが存在するかどうかを判定する簡単な論理式を用
いて演算される。
【００２２】従って、例えば、８ビットを含むと仮定さ
れる同期文字について、最初の３ビット内に含まれた誤
りが既述の緩和型同期文字検出の許容範囲内にあるかど
うかを判定するために下記の式１が用いられる。
【００２３】
【数１】
【００２４】従って、式１は多重ビット同期文字の最初
の３ビットに関して演算し、そして一般に下記の状態を
受け入れる。すなわち、bit0の誤りと同時にbit1にも誤
りがあり、又は、bit1の誤りと同時にbit2にも誤りがあ
り、又は、bit2の誤りと同時にbit3にも誤りがありう
る。この場合、SRは緩和型同期文字検出が使用可能であ
ることを意味する。
【００２５】本発明の同期文字検出回路で許容される誤
りを特徴づける、式中の次の項は下記の式２に示され
る。
【００２６】
【数２】
【００２７】式２はbit0、bit1及びbit2は全て誤りがな
い状況を特徴づける。
【００２８】下記の式３は８ビットの多重ビット同期文
字内の次の３ビットに関して演算し、そして一般にbit3
に誤りが生じうると同時にbit4にも誤りがあり、又は、
bit4に誤りが生じうると同時にbit5にも誤りがあり、又
は、bit5に誤りが生じうると同時にbit6にも誤りがあり
うる状況を受け入れる。この場合、SRは緩和型同期文字
検出が使用可能であることを意味する。
【００２９】
【数３】
【００３０】論理式の４番目の部分は下記の式４で示さ
れ、bit3、bit4及びbit5に誤りがなく、又は式１がON
（オン）であり、かつbit3に誤りがあり、かつbit4〜bi
t6に誤りがない場合の状態を受け入れる。式４に示され
た追加の項は、bit3で生じるオーバラップに向けられ
る。
【００３１】
【数４】
【００３２】論理式の次の部分は下記の式５で示され、
多重ビット同期文字内の次の３ビットに関して演算し、
bit6の誤りと同時にbit7にも誤りがあり、又は、bit7の
誤りと同時にbit8にも誤りがあり、又は、bit8の誤りと
同時にbit9にも誤りがありうる状態を受け入れる。もち
ろん、８ビットの多重ビット同期文字では、bit8及びbi
t9は存在しないので、これらのビットが０にセットされ
るか又は対応する式が除去される。この場合も、SRは緩
和型同期文字検出が使用可能であることを意味する。
【００３３】
【数５】
【００３４】次に、誤りを許容する論理式内の次の部分
を示す下記の式６は、bit6、bit7及びbit8に誤りがな
く、又は式３かONでありかつbit6に誤りがあり、かつbi
t7〜bit9に誤りがない場合の状態を受け入れる。前述の
ように、追加の項はbit6で生じるオーバラップを処理す
る。
【００３５】
【数６】
【００３６】最後に、これらの部分の各々は下記の論理
式７に示すように組合わされる。同期文字が１つのビッ
トにのみ誤りを含む場合、又は多重ビット同期文字内の
２つの隣接するビットにのみ誤りを含む場合、この式は
同期文字が検出されたとみなしうる状態を論理的に表示
することを当業者は理解するであろう。
【００３７】
【数７】
【００３８】図３で、そして上記の式に示されたよう
に、次に緩和型検出比較回路80の出力がAND ゲート90に
結合され、そしてコマンド装置16からのコマンドに応答
して制御ロジック60（図２参照）により生成される緩和
型同期文字検出ビットと組合わされる。このコマンドは
特定の動作モードの結果として自動的に生成できる。例
えば、リードホワイルライトモードの間に、緩和型検出
比較回路80の出力が使用禁止され、同期文字の精密な検
出を必要とすることがある。あるいは、読取り誤り回復
手順の間に、緩和された検出を自動的に使用可能にする
ことができる。従って、このビットがセットされていな
い場合、精密な検出比較のみが起きる。しかしながら、
緩和型同期文字検出ビットをセットすることにより、緩
和型検出が使用可能になり且つ見込みのある検出された
多重ビット同期文字には許容される変化よりも大きい誤
りが含まれないことを示す出力がAND ゲート90から得ら
れる。そしてAND ゲート90の出力はORゲート100 の入力
として精密型検出比較回路70の出力と組合わされ、同期
文字が検出されていることを表示する。
【００３９】もちろん、本明細書に既述された緩和型同
期文字検出を、読取りモードの動作の間に絶えず使用す
ることができ、又は精密型比較が同期文字を検出しない
場合に選択的に使用可能にすることができるを当業者は
理解するであろう。
【００４０】このように、同期文字が精密に検出されな
いにもかかわらず、同期マークの誤り訂正手法、又は実
現するために大きな同期文字を必要とする票決方式の使
用を必要とせずに、データを回復することができる。本
明細書に記述されたように、一般に、検出ロジックによ
る回路遅延は20メガヘルツのクロックシステムで１クロ
ックサイクル未満であるが、必要な遅延及び最終ゲート
カウントは使用される特定の技術に依存することが明白
である。本明細書に開示された誤り許容同期文字検出シ
ステムを実現するために必要な最小遅延は最新の高いデ
ータ速度のシステムと完全に互換性がある。
【００４１】
【発明の効果】本発明によれば、同期文字が精密に検出
されないにもかかわらず、同期マークの誤り訂正手法、
又は実現するために大きな同期文字を必要とする票決方
式の使用を必要とせずに、データを回復することができ
る。一般に、検出ロジックによる回路遅延は20メガヘル
ツのクロックシステムで１クロックサイクル未満である
が、必要な遅延及び最終ゲートカウントは使用される特
定の技術に依存することが明白であるが、本発明の誤り
許容同期文字検出システムを実現するために必要な最小
遅延は最新の高いデータ速度のシステムと完全に互換性
がある。従って、データ記憶システム内のデータの中の
同期文字の誤りの許容範囲を検出する改良された方法及
びシステムが提供される。
【図面の簡単な説明】
【図１】本発明の方法及びシステムを用いうるデータ記
憶システムの概要図である。
【図２】図１のデータ記憶システムのデータ及びフォー
マット制御回路の高レベルブロック図である。
【図３】図１のデータ記憶システム内で用いうる誤り許
容同期文字検出回路の高レベルブロック図である。
【符号の説明】
10 ホストCPU 12 制御装置 14 チャネルアダプタ 16 コマンド装置 18 データ及びフォーマット制御部 20 再生装置／記憶装置／テープ記憶装置 22 移動制御部 24 読取り及び書込み制御部 26 テープ経路 28 磁気変換ヘッド 30 テープカートリッジ 32 テープ巻取りリール 34 テープ／磁気テープ 40 トラックロジック 50 同期文字検出票決ロジック 60 制御ロジック 70 精密型検出比較回路 80 緩和型検出比較回路 90 AND ゲート 100 ORゲート
フロントページの続き (72)発明者 フェルナンド・クインタナ アメリカ合衆国アリゾナ州、ツーソン、イ ースト・オークウッド・ドライブ 10642 番地

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】複数のトラック内に複数のデータブロック
    が記憶されるデータ記憶システムで複数の多重ビット同
    期文字と関連した同期文字の出現を識別する誤り許容同
    期文字検出システムであって、 データブロック内の各々の予期された多重ビット同期文
    字を識別するトラックロジック手段と、 検出された見込みのある多重ビット同期文字と予期され
    た多重ビット同期文字とを比較し、そして両者の間の一
    致に応答して第１の出力信号を生成する第１の比較手段
    と、 検出された見込みのある多重ビット同期文字と予期され
    た多重ビット同期文字とを比較し、そして前記検出され
    た見込みのある多重ビット同期文字と前記予期された多
    重ビット同期文字の間の、２個以下の隣接するビットに
    関する変化に応答して第２の出力信号を生成する第２の
    比較手段と、 前記第１の比較手段と前記第２の比較手段に結合され、
    前記第１の出力信号又は前記第２の出力信号の存在に応
    答して同期文字の出現を識別する同期文字検出手段とを
    備える同期文字検出システム。
  2. 【請求項２】前記第２の出力信号を選択的に使用禁止す
    る手段を更に備える、請求項１の誤り許容同期文字検出
    システム。
  3. 【請求項３】前記第２の出力信号を選択的に使用禁止す
    る前記手段は選択可能なコマンドビット及びロジックゲ
    ートを含み、前記選択可能なコマンドビットと前記第２
    の出力信号を組合わせる、請求項２の誤り許容同期文字
    検出システム。
  4. 【請求項４】前記データ記憶システムは複数の選択可能
    なモードを含み、前記データ記憶システムの特定の動作
    モードの選択に応答して前記選択可能なコマンドビット
    が自動的に選択される、請求項３の誤り許容同期文字検
    出システム。
  5. 【請求項５】複数のトラックのうちの選択された数のな
    かの同期文字の出現の識別に対応して同期文字の検出を
    示すために前記複数のトラックの同期検出票決回路を更
    に備える、請求項１の誤り許容同期文字検出システム。
  6. 【請求項６】前記第２の比較手段は前記検出された見込
    みのある多重ビット同期文字と予期された多重ビット同
    期文字とのビット毎の排他的論理和を演算する手段を備
    える、請求項１の誤り許容同期文字検出システム。
  7. 【請求項７】複数のトラック内に複数のデータブロック
    が記憶されるデータ記憶システムで複数の多重ビット同
    期文字と関連した同期文字の出現を識別する誤り許容方
    法であって、 データブロック内の各々の予期された多重ビット同期文
    字を識別するステップと、 検出された見込みのある多重ビット同期文字と予期され
    た多重ビット同期文字とを比較し、そして両者の間の一
    致に応答して第１の出力信号を生成するステップと、 検出された見込みのある多重ビット同期文字と予期され
    た多重ビット同期文字とを比較し、そして前記検出され
    た見込みのある多重ビット同期文字と前記予期された多
    重ビット同期文字の間の、２個以下の隣接するビットに
    関する変化に応答して第２の出力信号を生成するステッ
    プと、 前記第１の出力信号又は前記第２の出力信号の存在に応
    答して同期文字の出現を識別するステップとを含む誤り
    許容方法。
  8. 【請求項８】前記第２の出力信号を選択的に使用禁止す
    るステップを更に含む、請求項７の誤り許容方法。
  9. 【請求項９】各データブロックが複数の多重ビット同期
    文字を含み、取り外し可能なデータ記憶媒体上の複数の
    トラック内に複数の前記データブロックが記憶されるデ
    ータ記憶システムであって、 変換ヘッドと、 前記変換ヘッドに関して前記取り外し可能なデータ記憶
    媒体を移動する手段と、 前記データ記憶媒体内のデータブロックにある各々の予
    期された多重ビット同期文字を識別し且つ見込みのある
    多重ビット同期文字を検出するトラックロジック手段
    と、 前記検出された見込みのある多重ビット同期文字と前記
    予期された多重ビット同期文字とを比較し且つ両者の一
    致に応答して第１の出力信号を生成するための第１の比
    較手段と、 前記検出された見込みのある多重ビット同期文字と前記
    予期された多重ビット同期文字とを比較し、そして前記
    検出された見込みのある多重ビット同期文字と前記予期
    された多重ビット同期文字の間の、２個以下の隣接する
    ビットに関する変化に応答して第２の出力信号を生成す
    る第２の比較手段と、 前記第１の比較手段と前記第２の比較手段に結合され、
    前記第１の出力信号又は前記第２の出力信号の存在に応
    答して同期文字の出現を識別する同期文字検出手段とを
    備えるデータ記憶システム。
  10. 【請求項１０】前記第２の出力信号を選択的に使用禁止
    する手段を更に備える、請求項９のデータ記憶システ
    ム。
  11. 【請求項１１】前記第２の出力信号を選択的に使用禁止
    する前記手段は、前記選択可能なコマンドビットと前記
    第２の出力信号を組合わせるための選択可能なコマンド
    ビット及びロジックゲートを備える、請求項１０のデー
    タ記憶システム。
  12. 【請求項１２】前記データ記憶システムの特定の動作モ
    ードの選択に応答して前記選択可能なコマンドビットが
    自動的に選択される場合、前記データ記憶システムは複
    数の選択可能な動作モードを含む、請求項１１の誤り許
    容同期文字検出システム。
  13. 【請求項１３】前記複数のトラックのうちの選択された
    数にある同期文字の出現の識別に応答して同期文字の検
    出を示すための複数のトラックの同期検出票決回路を更
    に備える、請求項９のデータ記憶システム。
  14. 【請求項１４】前記第２の比較手段は前記検出された見
    込みのある多重ビット同期文字と前記予期された多重ビ
    ット同期文字とのビット毎の排他的論理和を演算するた
    めの手段を備える、請求項９のデータ記憶システム。
JP6074540A 1993-06-14 1994-04-13 誤り許容同期文字検出システムおよび誤り許容方法 Pending JPH0737333A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/077,176 US5485476A (en) 1993-06-14 1993-06-14 Method and system for error tolerant synchronization character detection in a data storage system
US077176 1993-06-14

Publications (1)

Publication Number Publication Date
JPH0737333A true JPH0737333A (ja) 1995-02-07

Family

ID=22136516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6074540A Pending JPH0737333A (ja) 1993-06-14 1994-04-13 誤り許容同期文字検出システムおよび誤り許容方法

Country Status (3)

Country Link
US (1) US5485476A (ja)
EP (1) EP0630016A3 (ja)
JP (1) JPH0737333A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936922A (en) * 1997-05-30 1999-08-10 Daewoo Electronics Co., Ltd. Method and apparatus for sampling a synchronous pattern from data including an error using a random synchronous signal
GB2326316B (en) * 1997-06-10 2002-02-13 Daewoo Electronics Co Ltd Method and apparatus for sampling synchronous pattern
US7133233B1 (en) 2000-10-24 2006-11-07 Maxtor Corporation Disk drive with read while write capability
US6978414B2 (en) * 2001-07-17 2005-12-20 Hewlett-Packard Development Company, L.P. Method and apparatus for protecting against errors occurring in data storage device buffers
US6883122B2 (en) * 2001-07-31 2005-04-19 Hewlett-Packard Development Company, L.P. Write pass error detection
US6958873B2 (en) * 2001-07-31 2005-10-25 Hewlett-Packard Development Company, L.P. Data rewrite control in data transfer and storage apparatus
US7042667B2 (en) * 2001-07-31 2006-05-09 Hewlett-Packard Development Company, L.P. Data storage
US7388938B2 (en) * 2004-05-28 2008-06-17 Hitachi Global Storage Technologies-Netherlands B.V. Method for bit-byte synchronization in sampling a data string
US7936793B2 (en) * 2005-04-01 2011-05-03 Freescale Semiconductor, Inc. Methods and apparatus for synchronizing data transferred across a multi-pin asynchronous serial interface

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397169A (ja) * 1989-09-11 1991-04-23 Toshiba Corp フレーム同期回路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3587043A (en) * 1969-04-29 1971-06-22 Rca Corp Character parity synchronizer
FR2342599A1 (fr) * 1976-02-27 1977-09-23 Lignes Telegraph Telephon Procede de controle de la qualite d'une liaison numerique et equipement de mise en oeuvre
NL8003477A (nl) * 1980-06-16 1982-01-18 Philips Nv Inrichting voor het verwerken van serieele informatie welke is voorzien van synchronisatiewoorden.
JPS5864844A (ja) * 1981-10-15 1983-04-18 Victor Co Of Japan Ltd 同期検出方式
US4622600A (en) * 1983-12-26 1986-11-11 Hitachi, Ltd. Rotary-head type PCM data recording/reproducing method and apparatus with a redundancy-reduced control data format
US4763339A (en) * 1984-03-15 1988-08-09 General Electric Company Digital word synchronizing arrangement
GB2159020B (en) * 1984-05-16 1987-11-18 Sony Corp Methods of and apparatus for use in decoding digital data
US4672613A (en) * 1985-11-01 1987-06-09 Cipher Data Products, Inc. System for transferring digital data between a host device and a recording medium
US5228041A (en) * 1987-06-12 1993-07-13 Matsushita Electric Industrial Co., Ltd. Sync signal detection system in a memory system for recording and reproducing block unit data
JPS63313358A (ja) * 1987-06-17 1988-12-21 Mitsubishi Electric Corp 情報記憶装置
US4914535A (en) * 1988-01-06 1990-04-03 Digital Equipment Corporation Synchronization for stored data
JPH01312779A (ja) * 1988-06-13 1989-12-18 Victor Co Of Japan Ltd 同期パターン検出回路
US4975916A (en) * 1988-07-26 1990-12-04 International Business Machines Corporation Character snychronization
US5268798A (en) * 1991-01-10 1993-12-07 Hewlett-Packard Company Method for detecting the start of data field in a recording medium by detecting the sequence of bit codes
US5243471A (en) * 1991-01-10 1993-09-07 Hewlett-Packard Company Method and apparatus for detecting a start of data position in differing tracks
DE4127984A1 (de) * 1991-08-23 1993-02-25 Broadcast Television Syst Synchronisationsverfahren fuer einen lauflaengen-begrenzten (1,7) -code und schaltungsanordnung hierfuer
US5321560A (en) * 1991-09-25 1994-06-14 Integral Peripherals, Inc. Embedded servo system for low power disk drives
US5406569A (en) * 1991-10-31 1995-04-11 Sony Corporation Error correcting apparatus for digital data and digital synchronizing detecting apparatus
JPH05151708A (ja) * 1991-11-26 1993-06-18 Matsushita Electric Ind Co Ltd 同期保護装置
US5241490A (en) * 1992-01-06 1993-08-31 Intel Corporation Fully decoded multistage leading zero detector and normalization apparatus
JP3306938B2 (ja) * 1992-11-25 2002-07-24 ソニー株式会社 同期符号抽出回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397169A (ja) * 1989-09-11 1991-04-23 Toshiba Corp フレーム同期回路

Also Published As

Publication number Publication date
US5485476A (en) 1996-01-16
EP0630016A2 (en) 1994-12-21
EP0630016A3 (en) 1995-08-23

Similar Documents

Publication Publication Date Title
KR930011679B1 (ko) 신호전송 장치 및 신호전송 장치에서의 데이타의 기록 재생방법
US4513392A (en) Method and apparatus for generating a repetitive serial pattern using a recirculating shift register
US5408366A (en) Apparatus and method for detecting and validating formatted blocks on magnetic tape
KR100326981B1 (ko) 결함 허용 2진 동기 마크
GB1531140A (en) Peripheral controller with command retry
US3641534A (en) Intrarecord resynchronization in digital-recording systems
JP2001067847A (ja) データ検出方法および装置
JPH0737333A (ja) 誤り許容同期文字検出システムおよび誤り許容方法
EP0555920A2 (en) Pattern detection and synchronization circuit
US4183066A (en) Technique for recording data on magnetic disks at plural densities
JPH0673225B2 (ja) デイジタル情報再生装置における時間軸補正装置
EP0957482A2 (en) Data recovery circuit
US3771125A (en) Error correcting system of a magnetic tape unit
US4746997A (en) Method and apparatus for generating/detecting and address mark
US3643228A (en) High-density storage and retrieval system
JPS62177762A (ja) デ−タ復調方式
JP2694116B2 (ja) データ記憶システムおよび方法
US5339205A (en) Recording/reproduction apparatus with error detection capability
JPH0714319A (ja) 複数トラック磁気テープの処理方法および装置
US5363252A (en) Method and system for track skew tolerant acquistion burst sequence validation in a data storage system
US5461633A (en) Disk drive circuit with partial match detection for predetermined bit sequence
US5153784A (en) Magnetic disk apparatus having a read/write control circuit
EP0435471A2 (en) Data recovery system and method for a parallel transfer disk drive
CA2112452C (en) Enhanced data formats and machine operations for enabling error correction
JPH0714312A (ja) データ文字および同期文字を含むデータを記憶し読取るシステムおよび方法