JPH0736789A - 交替セクタ管理方式 - Google Patents

交替セクタ管理方式

Info

Publication number
JPH0736789A
JPH0736789A JP5176458A JP17645893A JPH0736789A JP H0736789 A JPH0736789 A JP H0736789A JP 5176458 A JP5176458 A JP 5176458A JP 17645893 A JP17645893 A JP 17645893A JP H0736789 A JPH0736789 A JP H0736789A
Authority
JP
Japan
Prior art keywords
replacement
logical address
address
tuple
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5176458A
Other languages
English (en)
Inventor
Motoyoshi Nagai
元芳 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5176458A priority Critical patent/JPH0736789A/ja
Publication of JPH0736789A publication Critical patent/JPH0736789A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 上位システムから論理アドレスによってアク
セスする際に、欠陥等による不良セクタを交替処理によ
って上位システムには関与させないことを目的とする。 【構成】 論理アドレスを交替した物理アドレスに変換
するため、交替処理の発生した論理アドレスと、初期化
時に欠陥セクタをずらした累積数と、初期化時以降に交
替した先の物理アドレスと、更にタプルの連結を指示す
るためのオフセット値を一組のタプルとし、そのタプル
によって構成される交替管理テーブルによって、論理ア
ドレスを物理アドレスに変換する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体メモリを用いて
コンピュータ等の外部記憶媒体を構成する装置におい
て、データをセクタ等の管理単位で構造化して蓄積し、
欠陥が生じた場合にセクタを交替させ、論理アドレスを
交替した物理アドレスに対応をとる交替セクタ管理方式
に関するものである。
【0002】
【従来の技術】近年、半導体による記憶媒体は大容量
化、高密度化している。製造したものすべてに欠陥をな
くすことはまず不可能であり、また経年変化等によって
欠陥が新たに発生することもあり、欠陥によるデータ領
域の交替管理の方式が必要となる。
【0003】また、欠陥による交替の管理を行い、初期
においてもある程度の欠陥をゆるすことによって、媒体
の歩留まりが向上し、媒体の低価格化に貢献することが
できる。
【0004】記憶媒体を利用する上位のシステムは、論
理アドレスによって記憶媒体をアクセスし、欠陥が発生
した場合の交替処理及び物理アドレスへの変換処理は、
記憶媒体を直接制御するドライブ装置等で上位のシステ
ムとは無関係に行われる方法が定着している。
【0005】ここで、従来の技術として光ディスクで行
われている欠陥による交替セクタの管理方式を参照す
る。光ディスクでは、欠陥のあるセクタを交替するため
のスペア領域、及びその交替した情報を管理する管理領
域が定義されている。光ディスクドライブの制御機構
は、媒体上の管理領域から交替に関する情報を読みだし
て、制御機構内部で管理情報のテーブルを作成し、以下
に示すような方法で交替管理を行っている。
【0006】図7は、特願平4−18665号に記載さ
れている従来の交替管理の方式を示すものである。セク
タの交替管理のために必要な情報をディフェクトテーブ
ルに記述する。このテーブルは、701のLBA(Lo
gical Block Address:論理アドレ
ス)テーブル、702の論理/物理変換テーブル、70
3のリプレースメントテーブルからなり、これら3つを
合わせてディフェクト管理ブロックと呼び、このブロッ
クを論理アドレス(LBA)の昇順に並べたものがディ
フェクト管理テーブルである。
【0007】ここでLBAテーブル701は、初期化時
に発見された欠陥のためにセクタをずらす処理を行った
場合はずらしたセクタの論理アドレス、初期化時以降に
発見された欠陥のために交替処理を行った場合は交替し
たセクタの論理アドレスを記述する。
【0008】論理/物理変換テーブル702は、LBA
テーブル701に記述された論理アドレスに対応し、昇
順に並べられた論理アドレスの次の論理アドレスまで有
効な欠陥をずらした累積数を記述する。リプレースメン
トテーブル703は、LBAテーブル701に記述され
た論理アドレスに対応し、この論理アドレスが初期化時
に発見された欠陥のためにずらしたものか、初期化時以
降に発見された欠陥によって交替したものかを区別する
ためのものであり、交替処理した場合は、交替したセク
タの物理アドレスを記述する。
【0009】記憶媒体を初期化するまでは、論理アドレ
スは、物理アドレスと同一な状態であり、図7に示した
テーブルは、空の状態である。
【0010】図8によって初期化時の動作を説明する。
図8(a)が、記憶媒体上の物理アドレスと論理アドレ
スの対応を示す。ここで、物理アドレスの7と12に初
期の欠陥があったとする。記憶媒体の初期化の処理にお
いて、論理アドレス(初期は、物理アドレスと等し
い。)の低位から昇順に検査を行う。この処理中に欠陥
が発見された場合、該当の論理アドレスをLBAテーブ
ルに記述し、この論理アドレスに対応する物理アドレス
を次のセクタにずらす。一つずらして、欠陥がなけれ
ば、物理/論理変換テーブルに1を記述する。欠陥セク
タがかさなっていた場合は、ずらした数を記述する。更
に、論理アドレスの昇順に検査を進め、次に欠陥が発見
されてセクタをずらした場合には、それまでにずらした
数を加え累積数として物理/論理変換テーブルに記述す
る。
【0011】図8(b)は、欠陥管理テーブルの状態を
示す。LBAテーブルには、欠陥によってずらした論理
アドレスが記述される。論理/物理変換テーブルには、
ずらした累積数が記述される。この場合は、論理アドレ
ス7では1、論理アドレス11では2となる。
【0012】図9によって初期化時以降に欠陥が発見さ
れた場合の動作を説明する。初期化時の動作によって一
旦テーブルが構成されている。初期化時以降に欠陥が発
見された場合は、該当の論理セクタに対応する物理セク
タを交替領域に設ける処理を行う。
【0013】図9(a)は、媒体上の物理アドレスと論
理アドレスの対応を示す。論理アドレスB、物理アドレ
スCに新たな欠陥が発生して、物理アドレス100に交
替したことを示す。
【0014】論理アドレスの昇順に並べられているLB
Aテーブルにおいて、交替処理を行う論理アドレスを記
述するためには、その値以上の論理アドレスの記述及び
論理アドレスに対応した物理/論理変換テーブルの記述
を書き直す必要がある。そして、交替が発生した論理ア
ドレスをLBAテーブルに記述し、物理/論理変換テー
ブルには、昇順で一つ前の論理アドレスに対応する累積
数をそのまま記述する。リプレースメントテーブルに
は、交替した先の物理アドレスを記述する。
【0015】図9(b)で欠陥管理テーブルの新たな欠
陥によって書き直す前の内容と書き直した後の内容を示
す。A1からAXまでのすべてを書き直さなければならな
いことを示す。
【0016】上位のシステムは、論理アドレスによって
読みだしの指示を行う。記憶媒体の制御機構は、与えら
れた論理アドレスから物理アドレスへの変換をディフェ
クト管理テーブルを参照して行う。このディフェクト管
理テーブルだけを用いる場合、欠陥の発生は均一ではな
いため、すべて順番に読む必要がある。
【0017】また、論理空間を均一に分割して、各領域
の先頭アドレスを指示するテーブルを設けたとしても、
新たに欠陥が発生した場合、欠陥が発生した以降のテー
ブルをすべて書き換えなければならない。
【0018】図10によって、光ディスクに記述される
欠陥の管理情報を示す。PDL(Primary De
fect List)は、初期に発見された欠陥を記述
するテーブルである。SDL(Secondary D
efect List)は、初期化時以降に交替が発生
した場合のテーブルで、その論理アドレスと交替した先
の物理アドレスを記述する。このため、内部で管理する
情報は、媒体から読みだした情報から変換する必要があ
った。
【0019】
【発明が解決しようとする課題】上記の従来の構成で
は、初期化後に発生した欠陥セクタを交替させた後テー
ブルを再構成するためには、発生した欠陥セクタの記述
以降の管理データをすべて書き直さなければならず、交
替処理にきわめて時間がかかるという問題点を有してい
た。
【0020】更に、欠陥は均一に存在するわけではない
ので、欠陥の発生した物理アドレスをキーとしてテーブ
ルを構成した場合に、論理アドレスから物理アドレスへ
の変換処理にきわめて時間がかかるという問題点を有し
ていた。
【0021】また、論理空間を均等に分割して、各領域
の先頭から欠陥管理テーブルを指示するテーブルを設け
たとしても、初期化時以降に欠陥が発生してディフェク
ト管理テーブルを書き換えるときに、欠陥管理テーブル
を指示するテーブルも欠陥が発生した以降の分は、すべ
て書き換える必要があった。
【0022】また、記憶媒体を交換可能とするためには
記憶媒体にも交替のための管理情報を記述する必要があ
り、異なる情報形態であれば管理情報を変換するための
処理に時間がかかり、かつテーブルを展開するためにメ
モリ容量を必要とするという問題点を有していた。
【0023】本発明は、上記従来の問題点を解決するも
ので、第1に初期化後に欠陥が発生した場合でも再構成
が容易な交替管理テーブルを用いた交替セクタ管理方式
を提供することを目的とする。
【0024】第2に均等分割した論理アドレスをキーと
したオフセット参照テーブルを交替管理のテーブルと組
み合わせて用い、媒体の特性に依存せずに論理アドレス
から物理アドレスの変換処理を高速化し、新たな欠陥が
発生したとしても変更処理がまったくないか、あるいは
変更がきわめて限定される交替セクタ管理方式を提供す
ることを目的とする。
【0025】第3に、交替の管理のためのテーブルを直
接記憶媒体に記述することによって内部で管理するため
に記憶媒体から読みだした情報を変換する必要がなく、
内部のメモリ容量も軽減する交替セクタ管理方式を提供
することを目的とする。
【0026】
【課題を解決するための手段】上記目的を達成するため
に本発明の交替セクタ管理方式は、第1に交替管理のた
めの情報を蓄積する交替管理テーブルとして、交替処理
の発生した論理アドレスと、この論理アドレスに対応
し、これ以降の論理アドレスから物理アドレスを算出す
るために初期化時に欠陥セクタをずらした累積数と、初
期化時以降に発生した交替を示し、交替した物理アドレ
スとを一組のタプルとし、更にこのタプルの連結を指示
するためのオフセット値をタプルに付加し、ゼロ個以上
のタプルによって構成されるテーブルの構成を有してい
る。
【0027】第2に、上記第1の手段に加え、論理アド
レス空間を均等に分割して、分割された空間それぞれの
最初の論理アドレスから物理アドレスに変換するために
参照しなければならない交替セクタ管理テーブルのタプ
ルを指示するオフセット値を記述したテーブルを備えた
構成を有している。
【0028】第3に、第1、第2の手段に記載の交替管
理テーブル及び、オフセット参照テーブルを直接記憶媒
体に記録する構成を有している。
【0029】
【作用】上記第1のタプルの連結を指示するためのオフ
セット値をタプルに付加した構成によって、初期化時以
降に欠陥が発見された場合でも、欠陥が発見された論理
アドレス以降の欠陥管理テーブルすべてを書き換える必
要はなく、新たに発生した欠陥に関する交替を記述した
タプルをテーブルに追加して記述し、欠陥が発見された
論理アドレスの直前の論理アドレスのタプルにおけるオ
フセット値を書き換えて新しいタプルを指示することが
できる。また、新しいタプルのオフセット値は、書き換
えたタプルのオフセット値を記述する。このことによっ
て、テーブルの記述の変更が少なくなり、処理時間も軽
減される。
【0030】第2に、論理アドレス空間を均等に分割し
て、分割された空間それぞれの最初の論理アドレスから
物理アドレスに変換するために参照しなければならない
交替セクタ管理テーブルのタプルを指示するオフセット
値を記述したテーブルを備えた構成によって、上位のシ
ステムから論理アドレスで書き込み又は読みだしのアク
セスがあった場合に、交替管理テーブルの最初に参照す
べきタプルを容易に知ることができる。このことによっ
て、大容量の記憶媒体に対してもアクセスのための処理
を高速に行うことができる。
【0031】また、第3の手段により記憶媒体から直接
必要な情報を読みだすことが可能となり変換の動作をを
効率よく達成できる。
【0032】
【実施例】
(実施例1)以下本発明の一実施例について、図面を参
照しながら説明する。図1は、本発明の一実施例におけ
る交替セクタ管理方式の交替管理テーブルの構成を示
す。101は交替の発生した論理アドレス、102は初
期化時にセクタをずらした累積数、103は初期化後に
交替した先の物理アドレス、104はタプル指示オフセ
ットであり、これらの組として交替管理テーブルを構成
する。
【0033】以上のように構成された交替管理テーブル
について、図2を用いて初期化時の動作を説明する。図
2(a)が、記憶媒体上の物理アドレスと論理アドレス
の対応を示す。ここで、物理アドレスの7と12に初期
の欠陥があったとする。交替管理を制御として、初期化
時の物理アドレスの0から昇順に検査する。物理アドレ
スの7に来たときに欠陥が確認されたならば、論理アド
レスの7を物理アドレスの8に割り当てる。以降は、ま
た昇順に検査を進め欠陥が確認されれば、論理アドレス
をずらす処理を行う。
【0034】図2(b)は、図2(a)で示した交替が
発生した場合の交替管理テーブルの内容を示す。論理ア
ドレス7で1回目の交替が発生しており、セクタをずら
した累積数は1を記述する。論理アドレス11で2回目
の交替が発生して、そこではセクタをずらした累積数は
2を記述する。タプル指示オフセットは、順番に次のタ
プルを示す。
【0035】図3を用いて初期化時以降に欠陥が発生し
た場合の動作を説明する。図3(a)は、記憶媒体上の
物理アドレス論理アドレスの対応を示す。ここで、初期
の物理アドレス7と12の欠陥に加えて、物理アドレス
Cに欠陥が発生したとする。この場合、物理アドレス
C、すなわち論理アドレスBは、交替領域のセクタと交
替する。ここでは、物理アドレス100に交替した例を
示す。
【0036】図3(b)は、図3(a)で示した交替が
発生した場合の交替管理テーブルの内容を示す。初期化
時に作成したテーブルの最終オフセットがAXとして、
その次をAX+1とする。追加のタプルは、AX+1から記述
する。論理アドレスBで新たな交替が発生したため、そ
の内容を交替管理テーブルに追加する。初期化時にずら
したセクタの累積数は、交替の発生した論理アドレスの
中で、今回発生したBの直前の値と同一である。図3の
例では、1である。交替先物理アドレスは、100を記
述する。
【0037】タプル指示オフセットについては、交替し
た論理アドレスの中で、今回発生したBの直前のタプル
のタプル指示オフセットを書き換える。追加がAX+1
記述されるため、AX+1を記述する。追加したタプルの
タプル指示オフセットは、Bの直後の論理アドレスを指
示する値を記述する。これは、先に書き換えた直前のタ
プルのタプル指示オフセットに記述されていた内容と同
一である。
【0038】このように、タプル指示オフセットを用い
ることによって、初期化時以降に欠陥が発見された場合
に、交替セクタ管理テーブルの追加を容易に行うことが
でき、処理時間を軽減することができる。
【0039】(実施例2)図4に本発明の第2の実施例
における交替セクタ管理方式のオフセット参照テーブル
の構成の例を示す。ここでは、記憶媒体の容量が256
とする。この領域を8分割して、各領域の先頭の論理ア
ドレスは、図4に示したテーブルの左側に書かれた値と
なる。オフセット参照テーブルの内容は、それぞれの論
理アドレスを物理アドレスに変換する際に、参照しなけ
ればならない交替管理テーブルのタプルを指示するオフ
セット値である。
【0040】均等分割した論理アドレスをキーとして用
いるが、キーをテーブルに記述はしていない。容量は、
記憶媒体の制御において基本的なパラメタであり、分割
についても途中で変更するようなパラメタではない。容
量とその分割は、制御のためには既知であるとして、テ
ーブルへの記述は不要とする。
【0041】図5を用いて、上位システムから論理アド
レスでアクセスされた場合の動作を説明する。オフセッ
ト参照テーブル図5(a)は、図4で示したものと同一
であり、論理アドレス0から1Fまでの空間をアクセス
する場合は、交替管理テーブルのA0のタプルを最初に
参照することを示している。同様に論理アドレス20か
ら3Fまでの空間をアクセスする場合は、交替管理テー
ブルのA8のタプルを最初に参照することを示してい
る。
【0042】交替管理テーブル図5(b)については、
図2及び図3を用いた説明と同じである。今、上位シス
テムから、論理アドレス23が読みだしのためにアクセ
スされたとする。論理アドレスから物理アドレスへの変
換は、オフセット参照テーブルからA8の値を得る。次
に交替管理テーブルにおいて、A8で示されたタプルを
読む。ここで、論理アドレス22のときは、セクタをず
らした累積数は3であることを知る。次に、タプル指示
オフセットによってANのタプルを読む。ここで、AN
タプルの論理アドレスが28であることを知る。アクセ
スされた論理アドレスは23であるから、ANで示され
た論理アドレスには達していない。そこで、これまで得
ていた累積数3を論理アドレス23に加え、物理アドレ
ス26を得る。物理アドレス26を読みだし、それを上
位システムに渡す。
【0043】このように、オフセット参照テーブルを用
いることによって、交替管理テーブルへの参照を高速化
することができる。また、欠陥が新たに発生した場合で
も、均等分割された論理アドレスに交替が発生したなら
ば、オフセット参照テーブルを変更する必要があるが、
それ以外の論理アドレスであればオフセット参照テーブ
ルの変更は必要ない。したがって、新たに欠陥が発生し
た場合でも処理時間が大幅に増える要因とはならない。
【0044】(実施例3)図6に本発明の第3の実施例
における記憶媒体の使用例を示す。記憶媒体は、管理領
域、データ領域及び交替領域に分割される。更に管理領
域には、オフセット参照テーブルのための領域と交替管
理テーブルのための領域からなる。また、それぞれのテ
ーブルは欠陥を考慮して多重に記述される。ここでは、
2重に記述した例を示す。
【0045】上記のように、本構成によれば記憶媒体か
ら直接必要な情報を読みだすことが可能となり変換の動
作をを効率よく達成できる。
【0046】
【発明の効果】以上のように本発明によれば、第1にタ
プル指示オフセットを追加した交替管理テーブルを用い
ることにより、初期化時以降に欠陥が発生した場合でも
高速にセクタの交替処理を行うことができる交替セクタ
管理方式を実現できるものである。
【0047】第2に、論理空間を均等分割し、各領域の
先頭アドレスをキーとして、交替セクタ管理テーブルの
タプルを直接アクセスするためのオフセット参照テーブ
ルを用いることにより、大容量の記憶媒体に対しても論
理アドレスから物理アドレスの変換を高速に行うことの
できる交替セクタ管理方式を実現できるものである。
【0048】第3に、記憶媒体にオフセット管理テーブ
ル及び交替管理テーブルを記述することによって、記憶
媒体自体の交換を保証すると共に、論理アドレスから物
理アドレスの変換処理を行う制御部にテーブルを展開す
るためのメモリを必要としない交替セクタ管理方式を実
現できるものである。
【図面の簡単な説明】
【図1】本発明の第1の実施例における交替管理テーブ
ルの構成図
【図2】(a)第1の実施例の初期化時における論理ア
ドレスと物理アドレスの対応図 (b)第1の実施例の初期化時における交替管理テーブ
ルの構成図
【図3】(a)第1の実施例の初期化時以降における交
替処理後のアドレス対応図 (b)第1の実施例の初期化時以降における交替処理後
の交替管理テーブルの構成図
【図4】本発明の第2の実施例におけるオフセット参照
テーブルの概念図
【図5】(a)第2の実施例におけるオフセット参照テ
ーブルの構成図 (b)第2の実施例における交替管理テーブルの構成図
【図6】本発明の第3の実施例における記憶媒体の構成
【図7】従来技術におけるディフェクト管理テーブルの
構成図
【図8】(a)従来技術の初期化時における論理アドレ
スと物理アドレスの対応図 (b)従来技術の初期化時におけるディフェクト管理テ
ーブルの構成図
【図9】(a)従来技術の初期化時以降における論理ア
ドレスと物理アドレスの対応図 (b)従来技術の初期化時以降におけるディフェクト管
理テ−ブルの構成図
【図10】従来技術における記憶媒体上の欠陥の記述図
【符号の説明】
101 論理アドレス 102 累積数 103 物理アドレス 104 タプル指示オフセット 701 LBAテーブル 702 論理/物理変換テーブル 703 リプレースメントテーブル

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 交替処理の発生した論理アドレスと、前
    記論理アドレスに至るまでに初期化時にずらした欠陥セ
    クタの累積数と、初期化時以降に交替処理の発生した前
    記論理アドレスの交替先の物理アドレスと、前記論理ア
    ドレスと前記累積数と前記物理アドレスからなるタプル
    の前記論理アドレス順の連結を指示するタプル指示オフ
    セットとを一組の要素とする交替管理テーブルを備え、
    論理アドレスから物理アドレスへの変換を前記交替管理
    テーブルに基づき行うことを特徴とする交替セクタ管理
    方式。
  2. 【請求項2】 論理アドレス空間を均等に分割し、分割
    された空間において論理アドレスから物理アドレスに変
    換するために最初に参照しなければならない交替管理テ
    ーブルのタプルを指示するオフセット値を記述するオフ
    セット参照テーブルを備えた請求項1記載の交替セクタ
    管理方式。
  3. 【請求項3】 交替管理テーブルとオフセット参照テー
    ブルを前記テーブルにより管理される記憶媒体上に記録
    することを特徴とする請求項2記載の交替セクタ管理方
    式。
JP5176458A 1993-07-16 1993-07-16 交替セクタ管理方式 Pending JPH0736789A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5176458A JPH0736789A (ja) 1993-07-16 1993-07-16 交替セクタ管理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5176458A JPH0736789A (ja) 1993-07-16 1993-07-16 交替セクタ管理方式

Publications (1)

Publication Number Publication Date
JPH0736789A true JPH0736789A (ja) 1995-02-07

Family

ID=16014056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5176458A Pending JPH0736789A (ja) 1993-07-16 1993-07-16 交替セクタ管理方式

Country Status (1)

Country Link
JP (1) JPH0736789A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010146495A (ja) * 2008-12-22 2010-07-01 Mega Chips Corp メモリシステムおよびコンピュータシステム
JP2014175001A (ja) * 2013-03-11 2014-09-22 Seagate Technology Llc エラー訂正コードシード処理のための方法およびシステムならびに記憶媒体
US9400721B2 (en) 2013-03-11 2016-07-26 Seagate Technology Llc Error correction code seeding

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010146495A (ja) * 2008-12-22 2010-07-01 Mega Chips Corp メモリシステムおよびコンピュータシステム
US8683168B2 (en) 2008-12-22 2014-03-25 Megachips Corporation Memory card including a computing device for obtaining a physical address corresponding to a logical address and computer system including the memory card
JP2014175001A (ja) * 2013-03-11 2014-09-22 Seagate Technology Llc エラー訂正コードシード処理のための方法およびシステムならびに記憶媒体
US9262264B2 (en) 2013-03-11 2016-02-16 Seagate Technology Llc Error correction code seeding
US9400721B2 (en) 2013-03-11 2016-07-26 Seagate Technology Llc Error correction code seeding

Similar Documents

Publication Publication Date Title
US4498146A (en) Management of defects in storage media
KR100459161B1 (ko) 광기록매체및광기록매체의스페어영역할당과결함영역관리방법
RU2321080C2 (ru) Однократно записываемый диск, способ распределения области данных однократно записываемого диска и способ воспроизведения данных с такого диска
US7961569B2 (en) Information recording device capable of high speed physical reformatting and recording
JP2004158190A (ja) 書換可能な光記録媒体
JPH02263362A (ja) 記録媒体上のデータをアクセスする方法およびその方法を使用したデータ記録装置
EP1597726B1 (en) Recording medium having data structure for managing at least a data area of the recording medium and recording and reproducing methods and apparatuses
CN106575514B (zh) 数据的写入方法、数据的读出方法以及光盘驱动器
JPH02281474A (ja) 記憶媒体のオートチェンジャ装置
JPH0736789A (ja) 交替セクタ管理方式
JPH0566999A (ja) 磁気デイスク装置のキヤツシユ方式
JPH05128734A (ja) 光磁気デイスク装置のデータ記録/再生方法
JPH05217298A (ja) 記憶媒体欠陥管理方法
KR100459119B1 (ko) 광기록매체및광기록매체의포맷팅방법
KR100606663B1 (ko) 광기록매체와이의결함영역관리및포맷팅방법
KR100689577B1 (ko) 기록매체 및 기록재생 방법
KR100459118B1 (ko) 광기록매체와그의스페어영역할당방법
CN1735934A (zh) 具有临时缺陷管理区域的盘及其盘缺陷管理方法和设备
JPS63113979A (ja) 光ディスク装置の欠陥管理方式
JP2000339869A (ja) 光デイスク装置
JP2000021092A (ja) 情報記憶媒体の欠陥管理方法、ディスクドライブ装置、情報記憶媒体および情報処理システム
KR100609858B1 (ko) 광기록매체와그의데이터처리방법
JPH065001A (ja) 光ディスク装置
KR100463556B1 (ko) 광 기록매체와 그의 스페어 영역 할당 방법
KR20030096148A (ko) 광 기록매체 및 광 기록매체의 스페어 영역 할당과 결함영역 관리 방법