JPH073443B2 - 自動平衡装置 - Google Patents
自動平衡装置Info
- Publication number
- JPH073443B2 JPH073443B2 JP33781890A JP33781890A JPH073443B2 JP H073443 B2 JPH073443 B2 JP H073443B2 JP 33781890 A JP33781890 A JP 33781890A JP 33781890 A JP33781890 A JP 33781890A JP H073443 B2 JPH073443 B2 JP H073443B2
- Authority
- JP
- Japan
- Prior art keywords
- compensation
- operational amplifier
- output
- frequency
- signal generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
この発明は、インピーダンスメータの作製等に用いられ
る自動平衡装置に関する。
る自動平衡装置に関する。
インピーダンスを測定すべき試料であるDUT（Devise un
der test）１のインピーダンスＺは、第12図に示すよう
に、DUT1に信号源２を接続して、そのDUT1に印加される
電圧Ｖと、そのDUT1に流れる電流Ｉを測定すれば、 Ｚ＝V/I ・・・（１） として求められる。電流Ｉは、第13図に示すように、DU
T1と接地の間に、既知の抵抗値Rrを持つ基準素子、例え
ば基準抵抗３を直列に接続し、DUT1と基準抵抗３の接続
点Ｐの信号Viを測定して、 Ｉ＝Vi/Rr ・・・（２） として求めることができる。このとき、DUT1と基準抵抗
３の接続点Ｐに、接地との間の浮遊容量Cpや絶縁抵抗Rp
などからなる浮遊アドミタンス（Yp）４があると、DUT1
に流れた電流の一部がYp4に分流するので、電流検出誤
差が発生する。 そこで、DUT1のインピーダンスＺを正確に測定するに
は、第14図に示すように、信号源５を付加してDUT1と基
準抵抗３の接続点Ｐの電位をほぼ接地電位と等しく保つ
ように信号源５を調節する、ハーフブリッジ型の自動平
衡装置が用いられている。
der test）１のインピーダンスＺは、第12図に示すよう
に、DUT1に信号源２を接続して、そのDUT1に印加される
電圧Ｖと、そのDUT1に流れる電流Ｉを測定すれば、 Ｚ＝V/I ・・・（１） として求められる。電流Ｉは、第13図に示すように、DU
T1と接地の間に、既知の抵抗値Rrを持つ基準素子、例え
ば基準抵抗３を直列に接続し、DUT1と基準抵抗３の接続
点Ｐの信号Viを測定して、 Ｉ＝Vi/Rr ・・・（２） として求めることができる。このとき、DUT1と基準抵抗
３の接続点Ｐに、接地との間の浮遊容量Cpや絶縁抵抗Rp
などからなる浮遊アドミタンス（Yp）４があると、DUT1
に流れた電流の一部がYp4に分流するので、電流検出誤
差が発生する。 そこで、DUT1のインピーダンスＺを正確に測定するに
は、第14図に示すように、信号源５を付加してDUT1と基
準抵抗３の接続点Ｐの電位をほぼ接地電位と等しく保つ
ように信号源５を調節する、ハーフブリッジ型の自動平
衡装置が用いられている。
ところで、このような自動平衡装置は、第15図に示すよ
うに、信号源５を安価な演算増幅器６を用いて構成する
ことができる。この自動平衡装置では、演算増幅器６の
利得をＧとすると、DUT1から基準抵抗３側を見たときの
見かけのアドミタンスYr′は Yr′＝（１＋Ｇ）/Rr ・・・（３） になる。周波数が低い場合は、演算増幅器６の利得Ｇが
十分大きいため、アドミタンスYr′も十分大きくなり、
Yp4に分流する電流は無視できる。例えば、1kHzにおけ
る演算増幅器６の利得Ｇは、80dB（10の４乗倍）程度が
得られるので、基準抵抗３の抵抗値を10kΩとすると、Y
r′は約1Sになる。これに対して、200pFの浮遊アドミタ
ンスYpは約１μＳであるから、約６桁の開きがあり、こ
のアドミタンスの影響は無視できる。 ところが、周波数が高い領域では、演算増幅器の利得は
周波数ｆに反比例して低下し、かつ浮遊容量Cpを主成分
とする浮遊アドミタンスYp＝約２πfCpは周波数に比例
して増大するため、Yp4を通して接地に分流する電流、
すなわち電流の検出誤差は周波数の２乗に比例して大き
くなる。例えば、先の例と同じ、基準抵抗３を10kΩ、
浮遊容量200pFの条件でも、周波数が100kHzになると約
１％の誤差を生じる。演算増幅器の利得を上げれば誤差
は減るが、演算増幅器の位相回りのため、自動平衡装置
の安定性を保てなくなるので限界がある。このため、演
算増幅器を用いた自動平衡装置によるインピーダンス測
定は、実用上、数100kHzが周波数の上限となる。 このため、高い周波数でインピーダンスを測定するに
は、第16図に示すように、直交２成分を同期検波により
分離、検出して帰還する自動平衡装置を使用する。この
自動平衡装置において、信号源５は、前置増幅器７、安
定化抵抗８、乗算器９、10、積分器11、12、乗算器13、
14、演算増幅器15及び90゜移相器16で構成されている。
この自動平衡装置では、各成分の振幅を制御するため、
必要な制御帯域が測定周波数に比べて狭いので、安定性
を損なわずに測定周波数での実効利得を高く取ることが
でき、しかも周波数の上昇に伴って実効利得が低下しな
いため、DUT1と基準抵抗３との接続点Ｐの電位をμＶオ
ーダーに抑えることが容易である。このため、原理的に
は極めて正確なインピーダンス測定が可能である。 しかしながら、この自動平衡装置には、次の欠点があ
る。 （ａ） DUT1のインピーダンスや基準抵抗３のインピー
ダンスなどで、DUT1と基準抵抗３との接続点Ｐの電位を
零に保つ自動制御系のループ利得が大きく変化するた
め、広い周波数範囲と広いインピーダンス範囲で、安定
で高速の測定を行おうとすると、前置増幅器７の利得
や、Ｐ点と接地間に接続される安定化抵抗８の他、以下
に述べる多くのアナログ要素を制御しなければならない
ため、装置が大型化し、高価になる。 （ｂ） 同期検波用の乗算器９や積分器11の直流オフセ
ットのため、完全に平衡させるのが困難である。直流オ
フセットがあると、Ｐ点の残留電圧になる。直流オフセ
ットを避けるために、同期検波用の乗算器９や積分器11
用に、直流オフセットが大きいアナログ乗算器を避け
て、アナログスイッチによる方形波乗算にすると、奇数
次高調波が完全に除去できないため、高精度測定には、
フィルタなどの高調波除去手段が必要になる。しかも測
定周波数によって特性を切り換えなければならない。 （ｃ） アナログ積分器11、12を使用しているため、測
定周波数が低いと平衡するのに時間を要する。 そこで、この発明は、低い周波数から高い周波数まで、
精度の高いインピーダンス測定が可能で、平衡に要する
時間が短く、安価で小型の自動平衡装置を提供すること
を目的とする。
うに、信号源５を安価な演算増幅器６を用いて構成する
ことができる。この自動平衡装置では、演算増幅器６の
利得をＧとすると、DUT1から基準抵抗３側を見たときの
見かけのアドミタンスYr′は Yr′＝（１＋Ｇ）/Rr ・・・（３） になる。周波数が低い場合は、演算増幅器６の利得Ｇが
十分大きいため、アドミタンスYr′も十分大きくなり、
Yp4に分流する電流は無視できる。例えば、1kHzにおけ
る演算増幅器６の利得Ｇは、80dB（10の４乗倍）程度が
得られるので、基準抵抗３の抵抗値を10kΩとすると、Y
r′は約1Sになる。これに対して、200pFの浮遊アドミタ
ンスYpは約１μＳであるから、約６桁の開きがあり、こ
のアドミタンスの影響は無視できる。 ところが、周波数が高い領域では、演算増幅器の利得は
周波数ｆに反比例して低下し、かつ浮遊容量Cpを主成分
とする浮遊アドミタンスYp＝約２πfCpは周波数に比例
して増大するため、Yp4を通して接地に分流する電流、
すなわち電流の検出誤差は周波数の２乗に比例して大き
くなる。例えば、先の例と同じ、基準抵抗３を10kΩ、
浮遊容量200pFの条件でも、周波数が100kHzになると約
１％の誤差を生じる。演算増幅器の利得を上げれば誤差
は減るが、演算増幅器の位相回りのため、自動平衡装置
の安定性を保てなくなるので限界がある。このため、演
算増幅器を用いた自動平衡装置によるインピーダンス測
定は、実用上、数100kHzが周波数の上限となる。 このため、高い周波数でインピーダンスを測定するに
は、第16図に示すように、直交２成分を同期検波により
分離、検出して帰還する自動平衡装置を使用する。この
自動平衡装置において、信号源５は、前置増幅器７、安
定化抵抗８、乗算器９、10、積分器11、12、乗算器13、
14、演算増幅器15及び90゜移相器16で構成されている。
この自動平衡装置では、各成分の振幅を制御するため、
必要な制御帯域が測定周波数に比べて狭いので、安定性
を損なわずに測定周波数での実効利得を高く取ることが
でき、しかも周波数の上昇に伴って実効利得が低下しな
いため、DUT1と基準抵抗３との接続点Ｐの電位をμＶオ
ーダーに抑えることが容易である。このため、原理的に
は極めて正確なインピーダンス測定が可能である。 しかしながら、この自動平衡装置には、次の欠点があ
る。 （ａ） DUT1のインピーダンスや基準抵抗３のインピー
ダンスなどで、DUT1と基準抵抗３との接続点Ｐの電位を
零に保つ自動制御系のループ利得が大きく変化するた
め、広い周波数範囲と広いインピーダンス範囲で、安定
で高速の測定を行おうとすると、前置増幅器７の利得
や、Ｐ点と接地間に接続される安定化抵抗８の他、以下
に述べる多くのアナログ要素を制御しなければならない
ため、装置が大型化し、高価になる。 （ｂ） 同期検波用の乗算器９や積分器11の直流オフセ
ットのため、完全に平衡させるのが困難である。直流オ
フセットがあると、Ｐ点の残留電圧になる。直流オフセ
ットを避けるために、同期検波用の乗算器９や積分器11
用に、直流オフセットが大きいアナログ乗算器を避け
て、アナログスイッチによる方形波乗算にすると、奇数
次高調波が完全に除去できないため、高精度測定には、
フィルタなどの高調波除去手段が必要になる。しかも測
定周波数によって特性を切り換えなければならない。 （ｃ） アナログ積分器11、12を使用しているため、測
定周波数が低いと平衡するのに時間を要する。 そこで、この発明は、低い周波数から高い周波数まで、
精度の高いインピーダンス測定が可能で、平衡に要する
時間が短く、安価で小型の自動平衡装置を提供すること
を目的とする。
この発明の自動平衡装置は、試料（DUT1）とこの試料に
流れる電流を電圧に変換する基準素子（基準抵抗３）と
を直列に接続し、前記試料の基準素子と接続されない端
子を信号源（２）で駆動するとともに、前記試料と前記
基準素子との接続点の信号を基準電位に平衡させる自動
平衡装置において、前記試料と前記基準素子との接続点
の信号を増幅する増幅手段（演算増幅器６）と、この増
幅手段の出力信号を記憶して補償信号を発生する補償手
段（補償信号発生装置20）と、この補償手段の発生する
前記補償信号と前記増幅手段出力信号とを増加して前記
基準素子の前記試料と接続されていない端子側から前記
試料と前記基準素子との接続点に帰還する加算手段（加
算器30）とを備えたことを特徴とする。
流れる電流を電圧に変換する基準素子（基準抵抗３）と
を直列に接続し、前記試料の基準素子と接続されない端
子を信号源（２）で駆動するとともに、前記試料と前記
基準素子との接続点の信号を基準電位に平衡させる自動
平衡装置において、前記試料と前記基準素子との接続点
の信号を増幅する増幅手段（演算増幅器６）と、この増
幅手段の出力信号を記憶して補償信号を発生する補償手
段（補償信号発生装置20）と、この補償手段の発生する
前記補償信号と前記増幅手段出力信号とを増加して前記
基準素子の前記試料と接続されていない端子側から前記
試料と前記基準素子との接続点に帰還する加算手段（加
算器30）とを備えたことを特徴とする。
この発明の自動平衡装置の原理及び作用を第１図及び第
２図を参照して説明する。 第１図に示すように、この自動平衡装置には、試料とし
てのDUT1、基準素子としての基準抵抗３、増幅手段とし
て演算増幅器６が設置され、演算増幅器６の出力信号と
ほぼ同じ補償信号を発生する補償手段として補償信号発
生装置20、並びに加算手段として加算器30が設置され、
演算増幅器６の負担を軽減し、DUT1と基準抵抗３の接続
点Ｐの電位をより接地電位に近付けるようにしたもので
ある。補償を要しない低い周波数では、スイッチ21を開
いて補償信号発生装置20を切り離して、補償信号発生装
置20の補償動作に要する時間を節約することができる。
低い周波数でも、浮遊アドミタンスYpが大きいときは、
補償信号発生装置20を作動させて、電流検出誤差を低減
することができる。 この自動平衡装置の動作を説明すると、第２図の（Ａ）
は、補償信号発生装置20の出力を切り離し、演算増幅器
６のみで平衡動作を行う状態を示す。Ｐ点の残留電圧Er
oは、Ypを無視したとき、 Ero＝V1・｛1/1＋Ｇ）｝・Rr/｛Z1 ＋Rr/（１＋Ｇ）｝ ・・・（４） である。この状態で、補償信号発生装置20は演算増幅器
６の出力電圧 Eao＝−Ｇ・Ero ＝−Rr/｛Z1＋Rr/（１＋Ｇ）｝ ・・・（５） を観測する。ここで、Ｇは演算増幅器６の利得、Z1＝Rs
＋Zx、Rsは信号源２の出力インピーダンス、ZxはDUT1の
インピーダンスである。 なお、Ypが無視できないときは、式（４）と式（５）の
V1及びZ1を次のように置き換える必要がある。 V1→V1/｛Yp（Z1＋1/Yp）｝ Z1→Z1/｛Yp（Z1＋1/Yp）｝ 次に、第２図の（Ｂ）は、演算増幅器６の出力を切り離
して、補償信号発生装置20の出力のみを基準素子に与え
た状態を示す。補償信号発生装置20は、その出力に、先
に観測した演算増幅器６の出力Eaoに等しい補償信号で
ある補償電圧Ec1を発生する。 Ec1＝Eao＝−Ｇ・Ero ・・・（６） したがって、Ｐ点の残留電圧は、第２図の（Ａ）の場合
と等しいEr0となる。 次に、第２図の（Ｃ）は、演算増幅器６の出力Ea1と、
補償信号発生装置20の出力Ec1を加算器30に与え、加算
手段30の出力である（Ea1＋Ec1）を基準素子３に与えた
状態を示す。補償信号発生装置20の出力だけを基準素子
に与え、演算増幅器の出力を与えない場合のＰ点の信号
をEroとすると、補償信号発生装置20の出力と演算増幅
器６の出力の両方を与えた場合のＰ点の信号Er1は、 Er1＝Ero・｛1/（１＋Ｇ）｝・（Z1 ＋Rr）／｛Z1・Rr/ （１＋Ｇ）｝ ・・・（７） となる。 浮遊アドミタンスYpによる電流誤差が問題になるのは、
DUT1のインピーダンス|Zx|が大きい場合であって、この
ような場合、通常は、Rs≪|Zx|、Rr≦|Zx|に選ばれるか
ら、|G|≫１の条件を満たす範囲内で、 Er1≒Ero・｛（１＋Rr/Zx）/G｝ ・・・（８） となる。ここで、G/（１＋Rr/Zx）はループ利得であ
り、式（８）は、残留電圧がループ利得分の１に圧縮さ
れることを示す。 演算増幅器６の利得|G|は、周波数が高い領域で周波数
に反比例するので、この改善効果は周波数が高くなるほ
ど減少する。補償信号発生装置20がない場合、電流検出
誤差は周波数の２乗に比例して増大するので、この発明
の自動平衡装置では、電流検出誤差は周波数の３乗に比
例して増大する。 次に、上記の動作を繰り返して、さらに精密に補償でき
ることを示す。 第１回目の補償後の演算増幅器６の出力 Ea1＝−Ｇ・Er1 ・・・（９） を観測して、補償信号発生装置20の出力をEa1だけ増加
させると、補償信号発生装置20の出力Ec2は Ec2＝Ec1＋Ea1 ・・・（10） となる。この状態で演算増幅器６を切り離すと、加算手
段30から基準抵抗３に与えられる信号は第２図の（Ｃ）
に示した場合と同じEc1となるから、Ｐ点の信号はEr1に
等しくなる。ここで演算増幅器６を再び接続すれば、Ｐ
点の信号Er2は、先ほどと同様な計算で、 Er2≒Er1・｛（１＋Rr/Zx）/G｝ ≒Ero・｛（＋Rr/Zx）/G｝２ ・・・（11） となる。同様にして、ｎ回補償を繰り返すと、Ｐ点の残
留電圧Ernは Ern≒Ero・｛（１＋Rr/Zx）/G｝ｎ ・・・（12） となり、｛（１＋Rr/Zx）/G｝≫１の条件を満たせば、
残留電圧は十分小さくできる。 Ypを無視できない場合は、上式のZxを、ZxとYpの並列値
で置き換える必要がある。この場合、演算増幅器６によ
り制御される系のループ利得が小さくなるので、改善率
が低くなる。このような場合、基準抵抗３の抵抗値Rrを
小さく抑えると改善率は向上するが、電流検出信号、す
なわちRrの端子間電圧が小さくなって、雑音の影響を受
けやすくなってしまう。したがって、Ypが1/Rrに比べて
大きくなる周波数では、Ｐ点と接地間に安定化インピー
ダンス、例えば抵抗Rcや抵抗RcとコンデンサCcの直列回
路を接続して帰還量を下げ、その分演算増幅器６の位相
補償量を減らして利得を上げ、Rrはあまり小さくしない
方が有利である。このように演算増幅器の入力と接地の
間に安定化インピーダンスを接続するのは、従来から知
られている位相補償手段である。ループ利得が変化しな
ければ安定性を保つことができ、また補償動作１回当り
の改善率も変わらない。なお、|Yp|≫|/Rr|の場合、式
（12）は Ern≒Ero・｛（１＋Rr・Yp）/G｝ｎ ・・・（13） と変形される。 なお、補償信号発生装置20の出力が一定に保たれている
間、補償信号発生装置20は演算増幅器６の制御ループの
安定性に影響を与えないので、演算増幅器のみで安定な
ら、補償手段を使用しても系は安定である。補償動作を
繰り返した場合も、補償手段を含む制御ループの応答時
間に比べて、補償動作の繰り返し周期が十分長ければ安
定であるのは明白である。
２図を参照して説明する。 第１図に示すように、この自動平衡装置には、試料とし
てのDUT1、基準素子としての基準抵抗３、増幅手段とし
て演算増幅器６が設置され、演算増幅器６の出力信号と
ほぼ同じ補償信号を発生する補償手段として補償信号発
生装置20、並びに加算手段として加算器30が設置され、
演算増幅器６の負担を軽減し、DUT1と基準抵抗３の接続
点Ｐの電位をより接地電位に近付けるようにしたもので
ある。補償を要しない低い周波数では、スイッチ21を開
いて補償信号発生装置20を切り離して、補償信号発生装
置20の補償動作に要する時間を節約することができる。
低い周波数でも、浮遊アドミタンスYpが大きいときは、
補償信号発生装置20を作動させて、電流検出誤差を低減
することができる。 この自動平衡装置の動作を説明すると、第２図の（Ａ）
は、補償信号発生装置20の出力を切り離し、演算増幅器
６のみで平衡動作を行う状態を示す。Ｐ点の残留電圧Er
oは、Ypを無視したとき、 Ero＝V1・｛1/1＋Ｇ）｝・Rr/｛Z1 ＋Rr/（１＋Ｇ）｝ ・・・（４） である。この状態で、補償信号発生装置20は演算増幅器
６の出力電圧 Eao＝−Ｇ・Ero ＝−Rr/｛Z1＋Rr/（１＋Ｇ）｝ ・・・（５） を観測する。ここで、Ｇは演算増幅器６の利得、Z1＝Rs
＋Zx、Rsは信号源２の出力インピーダンス、ZxはDUT1の
インピーダンスである。 なお、Ypが無視できないときは、式（４）と式（５）の
V1及びZ1を次のように置き換える必要がある。 V1→V1/｛Yp（Z1＋1/Yp）｝ Z1→Z1/｛Yp（Z1＋1/Yp）｝ 次に、第２図の（Ｂ）は、演算増幅器６の出力を切り離
して、補償信号発生装置20の出力のみを基準素子に与え
た状態を示す。補償信号発生装置20は、その出力に、先
に観測した演算増幅器６の出力Eaoに等しい補償信号で
ある補償電圧Ec1を発生する。 Ec1＝Eao＝−Ｇ・Ero ・・・（６） したがって、Ｐ点の残留電圧は、第２図の（Ａ）の場合
と等しいEr0となる。 次に、第２図の（Ｃ）は、演算増幅器６の出力Ea1と、
補償信号発生装置20の出力Ec1を加算器30に与え、加算
手段30の出力である（Ea1＋Ec1）を基準素子３に与えた
状態を示す。補償信号発生装置20の出力だけを基準素子
に与え、演算増幅器の出力を与えない場合のＰ点の信号
をEroとすると、補償信号発生装置20の出力と演算増幅
器６の出力の両方を与えた場合のＰ点の信号Er1は、 Er1＝Ero・｛1/（１＋Ｇ）｝・（Z1 ＋Rr）／｛Z1・Rr/ （１＋Ｇ）｝ ・・・（７） となる。 浮遊アドミタンスYpによる電流誤差が問題になるのは、
DUT1のインピーダンス|Zx|が大きい場合であって、この
ような場合、通常は、Rs≪|Zx|、Rr≦|Zx|に選ばれるか
ら、|G|≫１の条件を満たす範囲内で、 Er1≒Ero・｛（１＋Rr/Zx）/G｝ ・・・（８） となる。ここで、G/（１＋Rr/Zx）はループ利得であ
り、式（８）は、残留電圧がループ利得分の１に圧縮さ
れることを示す。 演算増幅器６の利得|G|は、周波数が高い領域で周波数
に反比例するので、この改善効果は周波数が高くなるほ
ど減少する。補償信号発生装置20がない場合、電流検出
誤差は周波数の２乗に比例して増大するので、この発明
の自動平衡装置では、電流検出誤差は周波数の３乗に比
例して増大する。 次に、上記の動作を繰り返して、さらに精密に補償でき
ることを示す。 第１回目の補償後の演算増幅器６の出力 Ea1＝−Ｇ・Er1 ・・・（９） を観測して、補償信号発生装置20の出力をEa1だけ増加
させると、補償信号発生装置20の出力Ec2は Ec2＝Ec1＋Ea1 ・・・（10） となる。この状態で演算増幅器６を切り離すと、加算手
段30から基準抵抗３に与えられる信号は第２図の（Ｃ）
に示した場合と同じEc1となるから、Ｐ点の信号はEr1に
等しくなる。ここで演算増幅器６を再び接続すれば、Ｐ
点の信号Er2は、先ほどと同様な計算で、 Er2≒Er1・｛（１＋Rr/Zx）/G｝ ≒Ero・｛（＋Rr/Zx）/G｝２ ・・・（11） となる。同様にして、ｎ回補償を繰り返すと、Ｐ点の残
留電圧Ernは Ern≒Ero・｛（１＋Rr/Zx）/G｝ｎ ・・・（12） となり、｛（１＋Rr/Zx）/G｝≫１の条件を満たせば、
残留電圧は十分小さくできる。 Ypを無視できない場合は、上式のZxを、ZxとYpの並列値
で置き換える必要がある。この場合、演算増幅器６によ
り制御される系のループ利得が小さくなるので、改善率
が低くなる。このような場合、基準抵抗３の抵抗値Rrを
小さく抑えると改善率は向上するが、電流検出信号、す
なわちRrの端子間電圧が小さくなって、雑音の影響を受
けやすくなってしまう。したがって、Ypが1/Rrに比べて
大きくなる周波数では、Ｐ点と接地間に安定化インピー
ダンス、例えば抵抗Rcや抵抗RcとコンデンサCcの直列回
路を接続して帰還量を下げ、その分演算増幅器６の位相
補償量を減らして利得を上げ、Rrはあまり小さくしない
方が有利である。このように演算増幅器の入力と接地の
間に安定化インピーダンスを接続するのは、従来から知
られている位相補償手段である。ループ利得が変化しな
ければ安定性を保つことができ、また補償動作１回当り
の改善率も変わらない。なお、|Yp|≫|/Rr|の場合、式
（12）は Ern≒Ero・｛（１＋Rr・Yp）/G｝ｎ ・・・（13） と変形される。 なお、補償信号発生装置20の出力が一定に保たれている
間、補償信号発生装置20は演算増幅器６の制御ループの
安定性に影響を与えないので、演算増幅器のみで安定な
ら、補償手段を使用しても系は安定である。補償動作を
繰り返した場合も、補償手段を含む制御ループの応答時
間に比べて、補償動作の繰り返し周期が十分長ければ安
定であるのは明白である。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。 第３図は、この発明の自動平衡装置の一実施例を示す。 この自動平衡装置には、演算増幅器６が設置され、演算
増幅器６の出力信号とほぼ同じ補償信号を発生する補償
手段として補償信号発生装置20、並びに加算手段として
加算器30が設置され、演算増幅器６の負担を軽減し、DU
T1と基準抵抗３の接続点Ｐの電位をより接地電位に近付
けるようにしたものである。そして、補償信号発生装置
20は、高速アナログ・ディジタル変換器（A/D）22、波
形記憶装置24、高速ディジタル・アナログ変換器（D/
A）28を備え、演算増幅器６の出力波形を記憶装置24に
取り込み、これを再生するようにしたものである。 このように構成すれば、補償信号がA/D変換器22及びD/A
変換器28による高速A/D及びD/A変換処理で実現できるた
め、平衡に要する時間が短い。例えば、1MHzの周波数で
測定する場合、波形記憶装置24に１周期分の波形を取り
込めば、わずか１μｓで平衡度が改善できる。なお、波
形記憶手段としては、記憶装置24のようにディジタル記
憶装置が適するが、これに限定するものではなく、CCD
などのアナログ記憶装置を用いてもよい。なお、この実
施例の動作の説明は、作用の項で述べた通りであるので
省略する。 次に、第４図は、補償信号発生装置20の他の実施例を示
す。 この補償信号発生装置20は、前段側に切換器41を設置
し、その出力をベクトル電圧計42に加え、その測定値で
制御される発振器43を設置したものである。即ち、この
実施例では、インピーダンスを測定する際に使用するベ
クトル電圧計42、または専用のベクトル電圧計で演算増
幅器６の出力を測定し、位相と振幅を自由に制御できる
発振器43から、演算増幅器６の出力と同じ信号を発生さ
せる。演算増幅器６の出力を測定するため、平衡度を改
善するのに多少時間を要するが、このような発振器43は
容易に作製でき、また、回路規模は極めて小さくできる
利点がある。 次に、第５図は、この発明の自動平衡装置の他の実施例
を示す。 第１図に示した自動平衡装置では、補償信号発生装置20
で得られた補償信号と、演算装置６の出力信号とを加算
器30で加算して基準抵抗３のDUT1と接続されていない端
子側に与えているが、基準抵抗３とほぼ同じ既知のイン
ピーダンスを持った別の補助基準素子として第２の基準
抵抗18を介してＰ点に帰還する加算手段を用いてもよ
い。この場合は、基準抵抗３の端子間電圧と基準抵抗18
の端子間電圧を測定して電流を検出することができる。 次に、第６図は、この発明の自動平衡装置の具体的な回
路構成例としてインピーダンスメータの実施例を示す。 基準発振器17は、主発振器２、サンプリングパルス発生
器50、局部発振器60に共通の基準周波数を供給する。こ
れら発振器２、60及びサンプリングパルス発生器50にデ
ィジタル直接合成方式、またはPLL方式による周波数シ
ンセサイザを用いれば、各発振器間の周波数比を完全に
思い通り設定できる。サンプリングパルス発生器50は、
主発振器２の発振周波数に対して、波形記憶装置（WM
1、WM2）242、246の記憶ワード数倍の周波数を持つサン
プリングパルスを発生する。カウンタ51はサンプリング
パルスを分周して、２つの波形記憶装置242、246に、主
発振器２の発振周期で一巡するアドレスを供給する。 フィルタ283はD/A変換器281の量子化雑音を除去する。
このフィルタ283や周辺制御回路によって、補償信号発
生装置20の入力から出力の間に位置遅れを生じるが、ア
ドレス調整装置52によって、第２波形記憶装置246の書
き込み、または読み出しアドレスを調整することで、位
相遅れを補償できる。 なお、A/D変換器222、D/A変換器281には、例えば、民生
用のビデオ用集積回路を利用するのがコスト上有利であ
る。要求性能とコストに合わせて、分解能がA/D変換器
で６〜８ビット、D/A変換器で８〜10ビットのものを使
用することができる。 この補償信号発生装置20の動作は、次の通りである。 先ず、波形記憶装置242、246の内容を消去し、補償信号
発生装置20の出力を零にする。そして、測定しようとす
るインピーダンス、即ち、補償信号発生装置20の入力信
号の大きさに合わせて、可変利得増幅器221の出力がな
るべく動作範囲の限界までその利得を設定する。 次に補償信号発生装置20の入力から出力までの利得が１
になるように可変減衰器（ATT）282の減衰量を設定す
る。 演算増幅器６の出力波形はA/D変換器222でディジタル信
号に変換され、第１波形記憶装置（WM1）242に書き込
む。次に、取り込んだ波形を第２波形記憶装置（WM2）2
46に転送して再生する。 そして、補償を繰り返すときは、演算増幅器６の出力波
形を第１波形記憶装置242に取り込み、取り込んだ波形
を第２波形記憶装置246の内容とを加算装置245で加算
し、再生する。 この場合、補償信号発生装置20の入力と出力の間で、大
きさと位相に多少の違いがあっても、次の補償動作でそ
の違いも補償される。したがって、平衡に達するのに多
少時間を要するが、最終的な平衡状態には影響しない。 ブリッジが平衡に達したら、差動増幅器71、72で電圧検
出、電流検出を行う。電圧検出信号Ｖ、電流検出信号Ｉ
は、切換えスイッチ73で切り換えて交互に測定し、イン
ピーダンスを計算する。74はA/D変換器77の分解能を補
う可変利得増幅器である。また、電圧検出信号Ｖ及び電
流検出信号Ｉを20kHz以下の周波数に変換するため、局
部発振器60、周波数混合器75及び低域通過フィルタ76が
設置されている。 周波数が高い場合は、20kHz以下の周波数に変換して、
安価なオーディオ用16ビットA/D変換器77を使用でき
る。周波数が低い場合は、周波数混合器75を停止させ、
周波数変換していない信号を直接ディジタルに変換す
る。ディジタルに変換された電圧検出信号Ｖと電流検出
信号Ｉは、CPU78に取り込んでインピーダンスを計算
し、結果を表示装置79に数値として表示する。 補償信号発生装置20に必要なA/D、D/A、波形記憶装置、
周辺ディジタル制御回路、および発振器用の周波数シン
セサイザは、ワンチップ集積回路化が可能であるから、
小型かつ安価に製造できる。 この実施例の自動平衡装置では、必要に応じて、つぎの
補助的な手法を使うことができる。 A/D変換器222の振幅分解能を補う方法 補償が進むと、演算増幅器６の出力信号が小さくなるの
で、補償が進むにつれて、可変利得増幅器221の利得を
上げて、A/D変換器222の分解能を補い、利得を上げた分
だけ、ディジタル減衰器244で減衰させる。A/D変換器22
2の分解能が、D/A変換器281の分解能より低くても、D/A
変換器281の分解能を有効に利用できる。 D/A変換器281の振幅分解能を補う方法 補償が進むと、演算増幅器６の出力信号、すなわち次の
補償分が小さくなるので、ある程度補償が進んだら、第
７図に示すように、第２波形記憶装置系を成す第２波形
記憶装置246及びD/A変換器（D/A1）282の並列に、小さ
な範囲だけを補償する第３波形記憶装置252及びD/A変換
器（D/A2）254を設ける。最初は、第３波形記憶装置252
の内容を消去しておき、補償が進んだら、第１波形記憶
装置242からのデータを第３波形記憶装置252に転送また
は加算する。 演算増幅器６の出力雑音を軽減する方法 演算増幅器６の出力に雑音が多い場合には、加算装置24
1を用いて、加算平均化処理を施し、雑音を軽減するこ
とができる。例えば、第１波形記憶装置242の内容を消
去してから１回目の波形取込みを行い、２回目以降の波
形取込みにおいては、入力データと第１波形記憶装置24
2の内容の加算結果を第１波形記憶装置242に書き込む。
このとき、加算回数だけ利得が大きく見えるので、後に
ディジタル減衰器244で調整する。通常、ディジタル減
衰器244は、指定数だけビットをシフトして減衰させる
装置である。 動作速度が遅いA/D変換器を使用する方法 A/D変換器は、D/A変換器と比べて動作速度が遅いことが
ある。A/D変換器が十分な変換速度を持っていれば、第
８図の（Ａ）に示すように、第１波形記憶装置242に１
周期で波形を取り込めるが、必要な変換速度が得られな
いときは、第８図の（Ｂ）に示すように、複数周期かけ
て波形を取り込んでもよい。各位相を一様にサンプリン
グできれば、ランダムにサンプリングしてもよい。サン
プリング速度を遅くする場合には、第１波形記憶装置24
2を、CPU（中央処理装置）78で賄うことも可能である。 また、サンプリング位相にインタリーブをかけてもよ
い。例えば、補償信号発生装置20の出力側で補間できれ
ば、第８図の（Ｃ）に示すように、１回目の補償動作
（実線）と、２回目の補償動作（破線）でサンプリング
位相をずらしてもよい。 波形記憶装置242、246が直流で飽和するのを防ぐ方
法 演算増幅器６の直流利得は非常に大きいので、A/D変換
器222の入力に直流オフセットがあるまま補償動作を多
数回繰り返すと、第２波形記憶装置246に直流オフセッ
トが蓄積して、補償信号発生装置20の出力オフセットが
非常に大きくなる。これは次の手法で解決できる。 即ち、補償信号発生装置20の入力、またはA/D変換器222
の入力をAC結合にして、A/D変換器222に直流オフセット
電圧が入らないようにする。 また、第２波形記憶装置246に記憶するデータの最大値
と最少値を検出して、その平均値が零になるように第２
波形記憶装置246のデータを補正する。 波形記憶装置の削減 第９図に示すように、書き込みポインタと読み出しポイ
ンタを適当にずらすことによって、波形記憶装置242、2
46を単一の波形記憶装置で充当することができる。位相
ずれが生ずるが、書き込みが終了した時点で、読み出し
ポインタを調整して補正できる。 次に、第10図はこの発明の自動平衡装置の他の実施例を
示し、この実施例は補償信号発生装置20にエクトル電圧
計42と発振器43を用いた具体的な構成例を示す。 補償信号発生装置20には、CPU78からその振幅と位相を
任意かつ正確に可変できる発振器43を用いる。 この補償信号発生装置20による補償動作は、つぎの通り
である。即ち、切替えスイッチ731を補償用発振器43に
接続し、CPU78からの振幅、位相制御信号と、実際の補
償用発振器出力Vcの関係を校正し、発振器43の出力を零
にする。切替えスイッチ731を演算増幅器６に接続し、
演算増幅器６の出力電圧ベクトルVaを測定する。発振器
43の振幅と位相を、測定した演算増幅器の出力電圧ベク
トルと等しくなるように設定する。繰り返す場合は、演
算増幅器６の出力電圧ベクトルを新たに測定した後、発
振器43の振幅と位相の設定値を、新たに測定した演算増
幅器の出力電圧ベクトルだけ変える。 なお、発振器２、43は第11図に示すように構成すればよ
い。集積回路化されたディジタル直接合成方式の周波数
シンセサイザ91は、周波数と位相を任意に設定できる。
このシンセサイザ91の出力は、正弦波変換表を格納した
メモリ92で正弦波に変換してから、D/A変換器93でアナ
ログ信号に変換する。フィルタ95で不要な信号を除去す
れば、きれいな正弦波が得られる。出力振幅は、ステッ
プ減衰器96と、D/A変換器93に接続された基準電圧源94
を可変して制御する。 なお、補償信号発生装置20は、実施例のものに限定され
るものではなく、直交成分検出帰還型の信号発生装置を
用いてもよい。
説明する。 第３図は、この発明の自動平衡装置の一実施例を示す。 この自動平衡装置には、演算増幅器６が設置され、演算
増幅器６の出力信号とほぼ同じ補償信号を発生する補償
手段として補償信号発生装置20、並びに加算手段として
加算器30が設置され、演算増幅器６の負担を軽減し、DU
T1と基準抵抗３の接続点Ｐの電位をより接地電位に近付
けるようにしたものである。そして、補償信号発生装置
20は、高速アナログ・ディジタル変換器（A/D）22、波
形記憶装置24、高速ディジタル・アナログ変換器（D/
A）28を備え、演算増幅器６の出力波形を記憶装置24に
取り込み、これを再生するようにしたものである。 このように構成すれば、補償信号がA/D変換器22及びD/A
変換器28による高速A/D及びD/A変換処理で実現できるた
め、平衡に要する時間が短い。例えば、1MHzの周波数で
測定する場合、波形記憶装置24に１周期分の波形を取り
込めば、わずか１μｓで平衡度が改善できる。なお、波
形記憶手段としては、記憶装置24のようにディジタル記
憶装置が適するが、これに限定するものではなく、CCD
などのアナログ記憶装置を用いてもよい。なお、この実
施例の動作の説明は、作用の項で述べた通りであるので
省略する。 次に、第４図は、補償信号発生装置20の他の実施例を示
す。 この補償信号発生装置20は、前段側に切換器41を設置
し、その出力をベクトル電圧計42に加え、その測定値で
制御される発振器43を設置したものである。即ち、この
実施例では、インピーダンスを測定する際に使用するベ
クトル電圧計42、または専用のベクトル電圧計で演算増
幅器６の出力を測定し、位相と振幅を自由に制御できる
発振器43から、演算増幅器６の出力と同じ信号を発生さ
せる。演算増幅器６の出力を測定するため、平衡度を改
善するのに多少時間を要するが、このような発振器43は
容易に作製でき、また、回路規模は極めて小さくできる
利点がある。 次に、第５図は、この発明の自動平衡装置の他の実施例
を示す。 第１図に示した自動平衡装置では、補償信号発生装置20
で得られた補償信号と、演算装置６の出力信号とを加算
器30で加算して基準抵抗３のDUT1と接続されていない端
子側に与えているが、基準抵抗３とほぼ同じ既知のイン
ピーダンスを持った別の補助基準素子として第２の基準
抵抗18を介してＰ点に帰還する加算手段を用いてもよ
い。この場合は、基準抵抗３の端子間電圧と基準抵抗18
の端子間電圧を測定して電流を検出することができる。 次に、第６図は、この発明の自動平衡装置の具体的な回
路構成例としてインピーダンスメータの実施例を示す。 基準発振器17は、主発振器２、サンプリングパルス発生
器50、局部発振器60に共通の基準周波数を供給する。こ
れら発振器２、60及びサンプリングパルス発生器50にデ
ィジタル直接合成方式、またはPLL方式による周波数シ
ンセサイザを用いれば、各発振器間の周波数比を完全に
思い通り設定できる。サンプリングパルス発生器50は、
主発振器２の発振周波数に対して、波形記憶装置（WM
1、WM2）242、246の記憶ワード数倍の周波数を持つサン
プリングパルスを発生する。カウンタ51はサンプリング
パルスを分周して、２つの波形記憶装置242、246に、主
発振器２の発振周期で一巡するアドレスを供給する。 フィルタ283はD/A変換器281の量子化雑音を除去する。
このフィルタ283や周辺制御回路によって、補償信号発
生装置20の入力から出力の間に位置遅れを生じるが、ア
ドレス調整装置52によって、第２波形記憶装置246の書
き込み、または読み出しアドレスを調整することで、位
相遅れを補償できる。 なお、A/D変換器222、D/A変換器281には、例えば、民生
用のビデオ用集積回路を利用するのがコスト上有利であ
る。要求性能とコストに合わせて、分解能がA/D変換器
で６〜８ビット、D/A変換器で８〜10ビットのものを使
用することができる。 この補償信号発生装置20の動作は、次の通りである。 先ず、波形記憶装置242、246の内容を消去し、補償信号
発生装置20の出力を零にする。そして、測定しようとす
るインピーダンス、即ち、補償信号発生装置20の入力信
号の大きさに合わせて、可変利得増幅器221の出力がな
るべく動作範囲の限界までその利得を設定する。 次に補償信号発生装置20の入力から出力までの利得が１
になるように可変減衰器（ATT）282の減衰量を設定す
る。 演算増幅器６の出力波形はA/D変換器222でディジタル信
号に変換され、第１波形記憶装置（WM1）242に書き込
む。次に、取り込んだ波形を第２波形記憶装置（WM2）2
46に転送して再生する。 そして、補償を繰り返すときは、演算増幅器６の出力波
形を第１波形記憶装置242に取り込み、取り込んだ波形
を第２波形記憶装置246の内容とを加算装置245で加算
し、再生する。 この場合、補償信号発生装置20の入力と出力の間で、大
きさと位相に多少の違いがあっても、次の補償動作でそ
の違いも補償される。したがって、平衡に達するのに多
少時間を要するが、最終的な平衡状態には影響しない。 ブリッジが平衡に達したら、差動増幅器71、72で電圧検
出、電流検出を行う。電圧検出信号Ｖ、電流検出信号Ｉ
は、切換えスイッチ73で切り換えて交互に測定し、イン
ピーダンスを計算する。74はA/D変換器77の分解能を補
う可変利得増幅器である。また、電圧検出信号Ｖ及び電
流検出信号Ｉを20kHz以下の周波数に変換するため、局
部発振器60、周波数混合器75及び低域通過フィルタ76が
設置されている。 周波数が高い場合は、20kHz以下の周波数に変換して、
安価なオーディオ用16ビットA/D変換器77を使用でき
る。周波数が低い場合は、周波数混合器75を停止させ、
周波数変換していない信号を直接ディジタルに変換す
る。ディジタルに変換された電圧検出信号Ｖと電流検出
信号Ｉは、CPU78に取り込んでインピーダンスを計算
し、結果を表示装置79に数値として表示する。 補償信号発生装置20に必要なA/D、D/A、波形記憶装置、
周辺ディジタル制御回路、および発振器用の周波数シン
セサイザは、ワンチップ集積回路化が可能であるから、
小型かつ安価に製造できる。 この実施例の自動平衡装置では、必要に応じて、つぎの
補助的な手法を使うことができる。 A/D変換器222の振幅分解能を補う方法 補償が進むと、演算増幅器６の出力信号が小さくなるの
で、補償が進むにつれて、可変利得増幅器221の利得を
上げて、A/D変換器222の分解能を補い、利得を上げた分
だけ、ディジタル減衰器244で減衰させる。A/D変換器22
2の分解能が、D/A変換器281の分解能より低くても、D/A
変換器281の分解能を有効に利用できる。 D/A変換器281の振幅分解能を補う方法 補償が進むと、演算増幅器６の出力信号、すなわち次の
補償分が小さくなるので、ある程度補償が進んだら、第
７図に示すように、第２波形記憶装置系を成す第２波形
記憶装置246及びD/A変換器（D/A1）282の並列に、小さ
な範囲だけを補償する第３波形記憶装置252及びD/A変換
器（D/A2）254を設ける。最初は、第３波形記憶装置252
の内容を消去しておき、補償が進んだら、第１波形記憶
装置242からのデータを第３波形記憶装置252に転送また
は加算する。 演算増幅器６の出力雑音を軽減する方法 演算増幅器６の出力に雑音が多い場合には、加算装置24
1を用いて、加算平均化処理を施し、雑音を軽減するこ
とができる。例えば、第１波形記憶装置242の内容を消
去してから１回目の波形取込みを行い、２回目以降の波
形取込みにおいては、入力データと第１波形記憶装置24
2の内容の加算結果を第１波形記憶装置242に書き込む。
このとき、加算回数だけ利得が大きく見えるので、後に
ディジタル減衰器244で調整する。通常、ディジタル減
衰器244は、指定数だけビットをシフトして減衰させる
装置である。 動作速度が遅いA/D変換器を使用する方法 A/D変換器は、D/A変換器と比べて動作速度が遅いことが
ある。A/D変換器が十分な変換速度を持っていれば、第
８図の（Ａ）に示すように、第１波形記憶装置242に１
周期で波形を取り込めるが、必要な変換速度が得られな
いときは、第８図の（Ｂ）に示すように、複数周期かけ
て波形を取り込んでもよい。各位相を一様にサンプリン
グできれば、ランダムにサンプリングしてもよい。サン
プリング速度を遅くする場合には、第１波形記憶装置24
2を、CPU（中央処理装置）78で賄うことも可能である。 また、サンプリング位相にインタリーブをかけてもよ
い。例えば、補償信号発生装置20の出力側で補間できれ
ば、第８図の（Ｃ）に示すように、１回目の補償動作
（実線）と、２回目の補償動作（破線）でサンプリング
位相をずらしてもよい。 波形記憶装置242、246が直流で飽和するのを防ぐ方
法 演算増幅器６の直流利得は非常に大きいので、A/D変換
器222の入力に直流オフセットがあるまま補償動作を多
数回繰り返すと、第２波形記憶装置246に直流オフセッ
トが蓄積して、補償信号発生装置20の出力オフセットが
非常に大きくなる。これは次の手法で解決できる。 即ち、補償信号発生装置20の入力、またはA/D変換器222
の入力をAC結合にして、A/D変換器222に直流オフセット
電圧が入らないようにする。 また、第２波形記憶装置246に記憶するデータの最大値
と最少値を検出して、その平均値が零になるように第２
波形記憶装置246のデータを補正する。 波形記憶装置の削減 第９図に示すように、書き込みポインタと読み出しポイ
ンタを適当にずらすことによって、波形記憶装置242、2
46を単一の波形記憶装置で充当することができる。位相
ずれが生ずるが、書き込みが終了した時点で、読み出し
ポインタを調整して補正できる。 次に、第10図はこの発明の自動平衡装置の他の実施例を
示し、この実施例は補償信号発生装置20にエクトル電圧
計42と発振器43を用いた具体的な構成例を示す。 補償信号発生装置20には、CPU78からその振幅と位相を
任意かつ正確に可変できる発振器43を用いる。 この補償信号発生装置20による補償動作は、つぎの通り
である。即ち、切替えスイッチ731を補償用発振器43に
接続し、CPU78からの振幅、位相制御信号と、実際の補
償用発振器出力Vcの関係を校正し、発振器43の出力を零
にする。切替えスイッチ731を演算増幅器６に接続し、
演算増幅器６の出力電圧ベクトルVaを測定する。発振器
43の振幅と位相を、測定した演算増幅器の出力電圧ベク
トルと等しくなるように設定する。繰り返す場合は、演
算増幅器６の出力電圧ベクトルを新たに測定した後、発
振器43の振幅と位相の設定値を、新たに測定した演算増
幅器の出力電圧ベクトルだけ変える。 なお、発振器２、43は第11図に示すように構成すればよ
い。集積回路化されたディジタル直接合成方式の周波数
シンセサイザ91は、周波数と位相を任意に設定できる。
このシンセサイザ91の出力は、正弦波変換表を格納した
メモリ92で正弦波に変換してから、D/A変換器93でアナ
ログ信号に変換する。フィルタ95で不要な信号を除去す
れば、きれいな正弦波が得られる。出力振幅は、ステッ
プ減衰器96と、D/A変換器93に接続された基準電圧源94
を可変して制御する。 なお、補償信号発生装置20は、実施例のものに限定され
るものではなく、直交成分検出帰還型の信号発生装置を
用いてもよい。
本発明による自動平衡装置を用いてインピーダンスメー
タを構成し、インピーダンスを測定した場合の特性を以
下に示す。自動平衡装置の補償信号発生装置としては、
ディジタル波形記憶装置を用いるものとする。 測定条件： 周波数＝1MHz 発振器出力＝1Vrms DUTのインピーダンス＝160kΩ（容量1pF相当） 基準抵抗＝1kΩ 浮遊アドミタンスYp＝1/（2kΩ） （浮遊容量80pF、外部接続ケーブル＝0m相当） 演算増幅器の利得＝30dB（約30倍） 補償信号発生装置の最大出力＝±2.56、1.28、640m、32
0mVの４レンジ D/A変換器分解能＝10ビット 測定状況： 信号電流＝1V/160kΩ ＝6.25μArms 電流検出電圧＝6.25μＡ×1kΩ ＝6.25mVrms 補償信号発生装置の出力分解能＝320mVp/512/2/1.42＝
約220μVrms ループ利得＝約20（一回当たりの改善率）補償回数３回
で十分補償できる。 残留電圧＝11μVrms 誤差電流＝6nArms 電流誤差％＝0.09％ 何も補償しないと、1kΩ/30/2kΩ×100＝約1.67％の誤
差が出るので、誤差をほぼ1/20にできることになる。 1mの外部接続ケーブルを使用すると、浮遊容量が約320p
Fになり、このときの浮遊アドミタンスは約1/（500Ω）
になる。したがって、測定状況が次のように変化する。 ループ利得＝約10 補償回数＝４回 残留電圧＝22μVrms 誤差電流＝11nArms 電流誤差％＝0.18％ この場合は|Yp|＞1/Rrなので、先に指摘した通り、安定
化インピーダンスを使用して演算増幅器の利得を上げ、
基準抵抗を10kΩに変更した方が実用的である。
タを構成し、インピーダンスを測定した場合の特性を以
下に示す。自動平衡装置の補償信号発生装置としては、
ディジタル波形記憶装置を用いるものとする。 測定条件： 周波数＝1MHz 発振器出力＝1Vrms DUTのインピーダンス＝160kΩ（容量1pF相当） 基準抵抗＝1kΩ 浮遊アドミタンスYp＝1/（2kΩ） （浮遊容量80pF、外部接続ケーブル＝0m相当） 演算増幅器の利得＝30dB（約30倍） 補償信号発生装置の最大出力＝±2.56、1.28、640m、32
0mVの４レンジ D/A変換器分解能＝10ビット 測定状況： 信号電流＝1V/160kΩ ＝6.25μArms 電流検出電圧＝6.25μＡ×1kΩ ＝6.25mVrms 補償信号発生装置の出力分解能＝320mVp/512/2/1.42＝
約220μVrms ループ利得＝約20（一回当たりの改善率）補償回数３回
で十分補償できる。 残留電圧＝11μVrms 誤差電流＝6nArms 電流誤差％＝0.09％ 何も補償しないと、1kΩ/30/2kΩ×100＝約1.67％の誤
差が出るので、誤差をほぼ1/20にできることになる。 1mの外部接続ケーブルを使用すると、浮遊容量が約320p
Fになり、このときの浮遊アドミタンスは約1/（500Ω）
になる。したがって、測定状況が次のように変化する。 ループ利得＝約10 補償回数＝４回 残留電圧＝22μVrms 誤差電流＝11nArms 電流誤差％＝0.18％ この場合は|Yp|＞1/Rrなので、先に指摘した通り、安定
化インピーダンスを使用して演算増幅器の利得を上げ、
基準抵抗を10kΩに変更した方が実用的である。
以上説明したように、この発明によれば、簡単な構成を
もって電流検出精度を高めることができ、低周波から比
較的高い周波数の領域まで精度の高いインピーダンスメ
ータを実現することができる。
もって電流検出精度を高めることができ、低周波から比
較的高い周波数の領域まで精度の高いインピーダンスメ
ータを実現することができる。
第１図はこの発明の自動平衡装置の原理を示すブロック
図、 第２図はこの発明の自動平衡装置の動作原理を示すブロ
ック図、 第３図はこの発明の自動平衡装置の一実施例を示すブロ
ック図、 第４図はこの発明の自動平衡装置における補償信号発生
装置の他の実施例を示すブロック図、 第５図はこの発明の自動平衡装置の他の実施例を示すブ
ロック図、 第６図はこの発明の自動平衡装置を用いて構成されたイ
ンピーダンスメータの一実施例を示すブロック図、 第７図は第６図に示す自動平衡装置の補償信号発生装置
におけるD/A変換器の実効振幅分解能の改善手段を示す
ブロック図、 第８図はA/D変換器の時間分解能の改善方法を示す図、 第９図は補償信号発生装置の波形記憶装置の削減方法を
示す図、 第10図はこの発明の自動平衡装置を用いて構成されたイ
ンピーダンスメータの他の実施例を示すブロック図、 第11図は第10図に示すインピーダンスメータに使用すべ
き発振器の一例を示すブロック図、 第12図はインピーダンス測定の原理を示す回路図、 第13図は電流検出の原理を示す回路図、 第14図は第２図に示した電流検出における浮遊アドミタ
ンスの影響を除去する原理を示す回路図、 第15図は、従来の演算増幅器による自動平衡装置を示す
ブロック図、 第16図は、高い周波数で使用されている従来の自動平衡
装置を示すブロック図である。 １……DUT（試料） ２……信号源 ３……基準抵抗（基準素子） ６……演算増幅器（増幅手段） 20……補償信号発生装置（補償手段） 30……加算器（加算手段）
図、 第２図はこの発明の自動平衡装置の動作原理を示すブロ
ック図、 第３図はこの発明の自動平衡装置の一実施例を示すブロ
ック図、 第４図はこの発明の自動平衡装置における補償信号発生
装置の他の実施例を示すブロック図、 第５図はこの発明の自動平衡装置の他の実施例を示すブ
ロック図、 第６図はこの発明の自動平衡装置を用いて構成されたイ
ンピーダンスメータの一実施例を示すブロック図、 第７図は第６図に示す自動平衡装置の補償信号発生装置
におけるD/A変換器の実効振幅分解能の改善手段を示す
ブロック図、 第８図はA/D変換器の時間分解能の改善方法を示す図、 第９図は補償信号発生装置の波形記憶装置の削減方法を
示す図、 第10図はこの発明の自動平衡装置を用いて構成されたイ
ンピーダンスメータの他の実施例を示すブロック図、 第11図は第10図に示すインピーダンスメータに使用すべ
き発振器の一例を示すブロック図、 第12図はインピーダンス測定の原理を示す回路図、 第13図は電流検出の原理を示す回路図、 第14図は第２図に示した電流検出における浮遊アドミタ
ンスの影響を除去する原理を示す回路図、 第15図は、従来の演算増幅器による自動平衡装置を示す
ブロック図、 第16図は、高い周波数で使用されている従来の自動平衡
装置を示すブロック図である。 １……DUT（試料） ２……信号源 ３……基準抵抗（基準素子） ６……演算増幅器（増幅手段） 20……補償信号発生装置（補償手段） 30……加算器（加算手段）
Claims (1)
- 【請求項１】試料とこの試料に流れる電流を電圧に変換
する基準素子とを直列に接続し、前記試料の基準素子と
接続されない端子を信号源で駆動するとともに、前記試
料と前記基準素子との接続点の信号を基準電位に平衡さ
せる自動平衡装置において、 前記試料と前記基準素子との接続点の信号を増幅する増
幅手段と、 この増幅手段の出力信号を記憶して補償信号を発生する
補償手段と、 この補償手段の発生する前記補償信号と前記増幅手段の
出力信号とを加算して前記基準素子の前記試料と接続さ
れていない端子側から前記試料と前記基準素子との接続
点に帰還する加算手段と、 を備えたことを特徴とする自動平衡装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33781890A JPH073443B2 (ja) | 1990-11-30 | 1990-11-30 | 自動平衡装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33781890A JPH073443B2 (ja) | 1990-11-30 | 1990-11-30 | 自動平衡装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04204267A JPH04204267A (ja) | 1992-07-24 |
| JPH073443B2 true JPH073443B2 (ja) | 1995-01-18 |
Family
ID=18312252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33781890A Expired - Fee Related JPH073443B2 (ja) | 1990-11-30 | 1990-11-30 | 自動平衡装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073443B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050060109A1 (en) * | 2003-09-17 | 2005-03-17 | Analog Devices, Inc. | Measuring circuit and a method for determining a characteristic of the impedance of a complex impedance element for facilitating characterization of the impedance thereof |
| JP5016235B2 (ja) * | 2006-03-02 | 2012-09-05 | アジレント・テクノロジーズ・インク | 電流電圧変換器およびインピーダンス測定装置 |
| CN106066425B (zh) * | 2016-07-29 | 2019-01-08 | 中国电子科技集团公司第四十一研究所 | 一种阻抗测量装置及其实现校准补偿的方法 |
| JP6960880B2 (ja) * | 2018-03-29 | 2021-11-05 | 株式会社日立製作所 | 電力機器を評価するための計算機システム、及び、その方法 |
-
1990
- 1990-11-30 JP JP33781890A patent/JPH073443B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04204267A (ja) | 1992-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3312626B2 (ja) | ロードセル型重量測定装置 | |
| US6529015B2 (en) | Signal processing apparatus | |
| US3886447A (en) | Capacitance-voltage converter | |
| US4947130A (en) | Impedance measuring apparatus | |
| EP1538450A1 (en) | Electrical power meter | |
| US4031533A (en) | Differential floating dual slope converter | |
| JPH073443B2 (ja) | 自動平衡装置 | |
| JP2001201524A (ja) | 電気信号の比率測定装置、電気素子測定装置、電気素子測定装置の校正方法及び電気信号の比率測定方法 | |
| JP5016235B2 (ja) | 電流電圧変換器およびインピーダンス測定装置 | |
| Tarach et al. | High-accuracy N-port impedance measurement by means of modular digital AC compensators | |
| US4417310A (en) | Apparatus for measuring distortion factor | |
| JP3474914B2 (ja) | 自動平衡装置 | |
| JP2587970B2 (ja) | インピーダンス測定装置 | |
| JP3765915B2 (ja) | 増幅器の温度零点補正装置 | |
| JP3791743B2 (ja) | ピーク・ピーク電圧測定装置の校正方法及びこの校正方法を用いるピーク・ピーク電圧測定装置 | |
| JPS60142216A (ja) | 重量検出装置 | |
| JPS6140518A (ja) | 重量検出装置 | |
| JP2862761B2 (ja) | 静電容量式アルコール濃度測定装置 | |
| JPH01174118A (ja) | 信号発生装置 | |
| JPH0633424Y2 (ja) | 測定器の入力回路 | |
| RU2046301C1 (ru) | Виброметр | |
| RU1798726C (ru) | Устройство дл измерени коэффициента гармоник выходных сигналов четырехполюсников | |
| JP2787076B2 (ja) | インピーダンス測定装置 | |
| JPH102784A (ja) | 計量装置 | |
| JP2889263B2 (ja) | インピーダンス測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |