JP5016235B2

JP5016235B2 - 電流電圧変換器およびインピーダンス測定装置

Info

Publication number: JP5016235B2
Application number: JP2006055764A
Authority: JP
Inventors: 保明小松; 健史岡部; 拓也平戸
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 2006-03-02
Filing date: 2006-03-02
Publication date: 2012-09-05
Anticipated expiration: 2026-03-02
Also published as: JP2007232604A

Description

本発明は、自動平衡ブリッジを備えるインピーダンス測定装置に関する。

被測定物のインピーダンスを測定する技術の１つに自動平衡ブリッジがある（例えば、特許文献１〜６を参照。）。自動平衡ブリッジは、零位検出器と、零位検出器の出力信号を増幅する増幅器と、所定のインピーダンスを有し、増幅器の出力信号を零位検出器の入力へ帰還させる基準素子とを備える。零位検出器と基準素子との間には、被測定物の一端が接続される。また、被測定物の他の一端には信号が印加される。自動平衡ブリッジ内において、フィードバックループの働きにより、被測定物と零位検出器とを接続する点の電位がゼロになる。その結果、自動平衡ブリッジは、被測定物を流れる電流を電圧に変換する装置として動作する。なお、このフィードバックループは、零位点すなわちヌル点を形成するように作用するので、ヌルループとも称される。

増幅器は、通常、モデム（変復調器）型の狭帯域増幅器で構成される（例えば、特許文献７を参照。）。狭帯域増幅器は、入力信号を同相成分と直交成分とに分解する検波器と、検波器から出力される同相成分および直交成分を個別に積分する積分器と、積分器による各成分の積分結果に基づいて直交振幅変調信号を生成する変調器とを備える。検波器は、正弦波信号源と、余弦波信号源と、各信号源に対応する２つのミキサで構成される。ヌルループ内にノイズやＤＣオフセットドリフトが生じると、上記接続点の電位変動が生じる。上記接続点の電位変動は、電圧測定値や電流測定値の変動となり、インピーダンス測定値の変動として現れる。従来、検波器内のミキサが生じるＤＣオフセットドリフトが、ヌルループのダイナミックレンジを低下させる最大の要因となっていた。そこで、従来は、狭帯域増幅器の前段にさらに増幅器を設けることにより、インピーダンス測定値の変動を抑制し、測定精度の向上を図っている。ここで、狭帯域増幅器の前段に設けた増幅器を前置増幅器と称する。

特開平１−１４３９６８号公報（第２〜５頁、図１）特開平４−２０４２６７号公報（第４〜８頁、図１）特開平７−２３４２５６号公報（第３〜４頁、図１）特開２００２−３２３５２０号公報（第４頁、図１）特開２００３−２７９６０７号公報（第３〜４頁、図１）特開２００４−３１７３９１号公報（第５頁、図４）特開２００５−１８９１８４号公報（第５頁、図１）

前置増幅器を設けると、外乱によりヌルループが飽和しやすくなる。例えば、キャパシタの製造ラインにおいて製造不良により端子間が短絡された異常なキャパシタを測定する場合を考える。この場合、被測定物には大電流が流れるので狭帯域増幅器の出力信号の振幅が大きくなる。その後、端子間が短絡されていない正常なキャパシタを測定すると、狭帯域増幅器の出力信号は、その振幅が過大なまま前置増幅器へ入力される。この時、前置増幅器の増幅率が大きいと前置増幅器が飽和してしまう。前置増幅器が飽和すると飽和状態から復帰するまでの間はヌルループのフィードバックが切れた状態になる。そして、狭帯域増幅器はフィードバック信号を十分に供給することができなくなり、狭帯域増幅器内の積分器を充電するのに時間がかかってしまう。その結果、ヌルループが収束するまでの待ち時間が長くなる。以上のように、高精度測定を実現するために前置増幅器を設けることは、高速測定の妨げとなっていた。

本発明は、従来と同等の測定精度を維持しつつ、従来に比べ測定時間を短縮することを目的とする。本発明は、その目的を達成するために、ヌルループのダイナミックレンジを低下させる要因となっている装置の前段に第一の可変利得増幅器を設け、当該低下要因装置の後段に第二の可変利得増幅器を設ける。第二の可変利得増幅器の増幅率は、第一の可変利得増幅器の増幅率変化を補償してヌルループのループゲインが一定になるように設定される。そして、測定過程の前半では第一の可変利得増幅器の増幅率がより低く設定され、測定過程の前半では第一の可変利得増幅器の増幅率がより高く設定される。さらに詳細に言い換えれば、自動平衡ブリッジにおける電流電圧変換過程において、第一の可変利得増幅器を、最初はより低い増幅率に設定し、その後、同電流電圧変換過程の途中で、より高い増幅率に切り換える。

すなわち、本第一の発明は、零位検出器と、前記零位検出器の出力信号を増幅する増幅器と、一端が零位検出器に他端が前記増幅器に接続され、所定のインピーダンスを有する基準素子とを備え、前記増幅器が、前記零位検出器の出力信号を同相成分と直交成分とに分解する検波器と、前記同相成分を積分する第一の積分器と、前記直交成分を積分する第二の積分器と、前記第一の積分器の出力信号および前記第二の積分器の出力信号に基づき直交振幅変調信号を生成する変調器とを具備する電流電圧変換器であって、さらに、前記基準素子の一端と前記検波器の入力端との間に設けられる第一の可変利得増幅器と、前記検波器の出力端と前記基準素子の他端との間に設けられる第二の可変利得増幅器とを備え、前記第二の可変利得増幅器の増幅率が、第一の可変利得増幅器の増幅率変化を補償するように設定されることを特徴とするものである。

また、本第二の発明は、本第一の発明の装置において、前記第一の可変利得増幅器の増幅率が、電流電圧変換過程において、最初はより低い増幅率に設定され、その後、同電流電圧変換過程の途中で、より高い増幅率に切り換えられることを特徴とするものである。

さらに、本第三の発明は、本第一または本第二の発明の装置において、前記第一の可変利得増幅器の前段に直流遮断装置を備えることを特徴とするものである。

またさらに、本第四の発明は、本第一乃至本第三の発明のいずれかの装置において、前記第二の可変利得増幅器の前段に直流遮断装置を備えることを特徴とするものである。

また、本第五の発明は、本第一乃至本第四の発明のいずれかの装置において、前記検波器と前記第一の積分器との間、および、前記検波器と前記第二の積分器との間のそれぞれに、スイッチを備えることを特徴とするものである。

さらに、本第六の発明は、本第一乃至本第五の発明のいずれかの装置において、前記電流電圧変換器に電流が入力されない状態で前記検波器の入力端に生じる直流成分を、少なくとも電流電圧変換過程において、前記検波器の入力端に印加される信号から差し引く減算器を備えることを特徴とするものである。

またさらに、本第七の発明は、零位検出器と、前記零位検出器の出力信号を増幅する増幅器と、一端が零位検出器に他端が前記増幅器に接続され、所定のインピーダンスを有する基準素子とを備え、前記増幅器が、前記零位検出器の出力信号をディジタル変換するアナログディジタル変換器と、前記アナログディジタル変換器の変換結果を処理するディジタル信号処理装置と、前記ディジタル信号処理装置の処理結果をアナログ変換するディジタルアナログ変換器とを具備する電流電圧変換器であって、さらに、前記基準素子の一端と前記アナログディジタル変換器の入力端との間に設けられる第一の可変利得増幅器と、前記アナログディジタル変換器の出力端と前記基準素子の他端との間に設けられる第二の可変利得増幅器とを備え、前記第二の可変利得増幅器の増幅率が、第一の可変利得増幅器の増幅率変化を補償するように設定されることを特徴とするものである。

また、本第八の発明は、本第七の発明の装置において、前記第一の可変利得増幅器の増幅率が、電流電圧変換過程において、最初はより低い増幅率に設定され、その後、同電流電圧変換過程の途中で、より高い増幅率に切り換えられることを特徴とするものである。

さらに、本第九の発明は、本第七または本第八の発明の装置において、前記第一の可変利得増幅器の前段に直流遮断装置を備えることを特徴とするものである。

またさらに、本第十の発明は、本第七乃至本第九の発明のいずれかにおいて、前記第二の可変利得増幅器の前段に直流遮断装置を備えることを特徴とするものである。

また、本第十一の発明は、本第七乃至本第十の発明のいずれかの装置において、前記ディジタル信号処理装置が、前記零位検出器の出力信号を同相成分と直交成分とに分解する検波器と、前記同相成分を積分する第一の積分器と、前記直交成分を積分する第二の積分器と、前記第一の積分器の出力信号および前記第二の積分器の出力信号に基づき直交振幅変調信号を生成する変調器と、前記検波器と前記第一の積分器との間に設けられる第一のスイッチと、前記検波器と前記第二の積分器との間に設けられる第二のスイッチとして機能することを特徴とするものである。

さらに、本第十二の発明は、本第七乃至本第十一の発明のいずれかの装置において、本前記ディジタル信号処理装置が、前記零位検出器の出力信号を同相成分と直交成分とに分解する検波器と、前記同相成分を積分する第一の積分器と、前記直交成分を積分する第二の積分器と、前記第一の積分器の出力信号および前記第二の積分器の出力信号に基づき直交振幅変調信号を生成する変調器と、前記電流電圧変換器に電流が入力されない状態で前記検波器の入力端に生じる直流成分を、少なくとも電流電圧変換過程において、前記検波器の入力端に印加される信号から差し引く減算器として機能することを特徴とするものである。

またさらに、本第十三の発明は、被測定物の一端に接続される電流電圧変換器と、被測定物に印加される信号の電圧を測定する第一の電圧測定装置と、前記電流電圧変換器の出力電圧を測定する第二の電圧測定装置とを備え、前記電流電圧変換器が、零位検出器と、前記零位検出器の出力信号を増幅する増幅器と、一端が零位検出器に他端が前記増幅器に接続され、所定のインピーダンスを有する基準素子とを具備し、前記増幅器が、前記零位検出器の出力信号を同相成分と直交成分とに分解する検波器と、前記同相成分を積分する第一の積分器と、前記直交成分を積分する第二の積分器と、前記第一の積分器の出力信号および前記第二の積分器の出力信号に基づき直交振幅変調信号を生成する変調器とを具備するインピーダンス測定装置であって、さらに、前記電流電圧変換器が、前記基準素子の一端と前記検波器の入力端との間に設けられる第一の可変利得増幅器と、前記検波器の出力端と前記基準素子の他端との間に設けられる第二の可変利得増幅器とを備え、前記第二の可変利得増幅器の増幅率が、第一の可変利得増幅器の増幅率変化を補償するように設定されることを特徴とするものである。

また、本第十四の発明は、本第十三の発明の装置において、前記第一の可変利得増幅器の増幅率が、電流電圧変換過程において、最初はより低い増幅率に設定され、その後、同電流電圧変換過程の途中で、より高い増幅率に切り換えられることを特徴とするものである。

さらに、本第十五の発明は、本第十三または本第十四の発明の装置において、前記第一の可変利得増幅器の前段に直流遮断装置を備えることを特徴とするものである。

またさらに、本第十六の発明は、本第十三乃至本本第十五の発明のいずれかの装置において、前記第二の可変利得増幅器の前段に直流遮断装置を備えることを特徴とするものである。

また、本第十七の発明は、本第十三乃至本本第十六の発明のいずれかの装置において、前記検波器と前記第一の積分器との間、および、前記検波器と前記第二の積分器との間のそれぞれに、スイッチを備えることを特徴とするものである。

本第十八の発明は、本第十三乃至本本第十七の発明のいずれかの装置において、前記電流電圧変換器に電流が入力されない状態で前記検波器の入力端に生じる直流成分を、少なくとも電流電圧変換過程において、前記検波器の入力端に印加される信号から差し引く減算器を備えることを特徴とするものである。

本第十九の発明は、被測定物の一端に接続される電流電圧変換器と、被測定物に印加される信号の電圧を測定する第一の電圧測定装置と、前記電流電圧変換器の出力電圧を測定する第二の電圧測定装置とを備え、前記電流電圧変換器が、零位検出器と、前記零位検出器の出力信号を増幅する増幅器と、一端が零位検出器に他端が前記増幅器に接続され、所定のインピーダンスを有する基準素子とを具備し、前記増幅器が、前記零位検出器の出力信号をディジタル変換するアナログディジタル変換器と、前記アナログディジタル変換器の変換結果を処理するディジタル信号処理装置と、前記ディジタル信号処理装置の処理結果をアナログ変換するディジタルアナログ変換器とを具備するインピーダンス測定装置であって、さらに、前記電流電圧変換器が、前記基準素子の一端と前記アナログディジタル変換器の入力端との間に設けられる第一の可変利得増幅器と、前記アナログディジタル変換器の出力端と前記基準素子の他端との間に設けられる第二の可変利得増幅器とを備え、前記第二の可変利得増幅器の増幅率が、第一の可変利得増幅器の増幅率変化を補償するように設定されることを特徴とするインピーダンス測定装置。

本二十の発明は、本第十九の発明の装置において、前記第一の可変利得増幅器の増幅率が、電流電圧変換過程において、最初はより低い増幅率に設定され、その後、同電流電圧変換過程の途中で、より高い増幅率に切り換えられることを特徴とするものである。

本第二十一の発明は、本第十九または本第二十の発明の装置において、前記第一の可変利得増幅器の前段に直流遮断装置を備えることを特徴とするものである。

本第二十二の発明は、本第十九乃至本第二十一の発明のいずれかの装置において、前記第二の可変利得増幅器の前段に直流遮断装置を備えることを特徴とするものである。

本第二十三の発明は、本第十九乃至本第二十二の発明のいずれかの装置において、前記ディジタル信号処理装置が、前記零位検出器の出力信号を同相成分と直交成分とに分解する検波器と、前記同相成分を積分する第一の積分器と、前記直交成分を積分する第二の積分器と、前記第一の積分器の出力信号および前記第二の積分器の出力信号に基づき直交振幅変調信号を生成する変調器と、前記検波器と前記第一の積分器との間に設けられる第一のスイッチと、前記検波器と前記第二の積分器との間に設けられる第二のスイッチとして機能することを特徴とするものである。

本第二十四の発明は、本第十九乃至本第二十三の発明のいずれかの装置において、前記ディジタル信号処理装置が、前記零位検出器の出力信号を同相成分と直交成分とに分解する検波器と、前記同相成分を積分する第一の積分器と、前記直交成分を積分する第二の積分器と、前記第一の積分器の出力信号および前記第二の積分器の出力信号に基づき直交振幅変調信号を生成する変調器と、前記電流電圧変換器に電流が入力されない状態で前記検波器の入力端に生じる直流成分を、少なくとも電流電圧変換過程において、前記検波器の入力端に印加される信号から差し引く減算器として機能することを特徴とするものである。

本発明によれば、ヌルループのダイナミックレンジを低下させる要因となっている装置の前段に第一の可変利得増幅器を設け、第一の可変利得増幅器の増幅率変化を補償する第二の可変利得増幅器を当該低下要因装置の後段に設けるので、従来に比べ高精度かつ高速測定が可能なインピーダンス測定技術を提供することができる。

以下、本発明を添付の図面に示す好適実施形態に基づいて説明する。本発明の第一の実施形態は、自動平衡ブリッジ法によるインピーダンス測定装置であって、その内部構成図を図１に示す。

図１において、インピーダンス測定装置１０は、被測定物１００のインピーダンスを測定するために、信号源２００と、電流電圧変換器３００と、ベクトル電圧計４００とを備える。

被測定物１００は、少なくとも２つの端子を有する被測定物である。被測定物１００が３以上の端子を有する場合、それらの端子のうち２つが測定に用いられる。被測定物１００には、４つの端子（Ｈｐｏｔ、Ｈｃｕｒ、Ｌｐｏｔ、Ｌｃｕｒ）を介して、インピーダンス測定装置１０と接続されている。

信号源２００は、被測定物１００に印加するための測定信号を発生する信号源であって、Ｈｃｕｒ端子を介して被測定物１００に接続される。また、信号源２００は、Ｈｃｕｒ端子、Ｈｐｏｔ端子およびバッファ２１０を介してベクトル電圧計４００にも接続される。なお、本実施形態において、測定信号は、単一周波数の正弦波信号である。

電流電圧変換器３００は、被測定物１００に流れる電流を電圧に変換する装置である。電流電圧変換器３００は、零位検出器３１０と、ブロッキングキャパシタ３２０と、可変利得増幅器３３０と、狭帯域増幅器５００と、ブロッキングキャパシタ３４０と、可変利得増幅器３５０と、基準素子の一例であるレンジ抵抗器３６０とを備える。零位検出器３１０、ブロッキングキャパシタ３２０、可変利得増幅器３３０、狭帯域増幅器５００、ブロッキングキャパシタ３４０、可変利得増幅器３５０、および、レンジ抵抗器３６０は、負帰還ループ３７０を形成している。負帰還ループ３７０はヌルループとも称される。

零位検出器３１０は、レンジ抵抗器３６０に流れる電流と被測定物１００に流れる電流とを平衡させることにより、Ｌｐｏｔ端子を介して零位検出器３１０の入力端に流れ込む電流を零にするような信号を出力する装置である。レンジ抵抗器３６０に流れる電流と被測定物１００に流れる電流とが平衡する時、Ｌｐｏｔ端子は仮想接地される。

ブロッキングキャパシタ３２０およびブロッキングキャパシタ３４０は、直流を遮断するための装置である。ブロッキングキャパシタ３２０およびブロッキングキャパシタ３４０は、単なるコンデンサのみならず、高域通過フィルタなどのように他の種類の直流遮断装置に適宜置き換えることができる。

可変利得増幅器３３０は、増幅率可変の増幅器である。可変利得増幅器３３０は、ブロッキングキャパシタ３２０を介して零位検出器３１０の出力信号を受信し、該受信信号を増幅する。可変利得増幅器３３０は、１倍と１０倍の２つの倍率を設定できるものとする。狭帯域増幅器５００は、増幅率が固定された増幅器であって、可変利得増幅器３３０の出力信号を増幅する装置である。可変利得増幅器３５０は、増幅率可変の増幅器である。可変利得増幅器３５０は、ブロッキングキャパシタ３４０を介して狭帯域増幅器５００の出力信号を受信し、該受信信号を増幅する。そして、可変利得増幅器３５０は、増幅結果をレンジ抵抗器３６０およびバッファ２１１へ出力する。可変利得増幅器３５０は、１倍と１０倍の２つの倍率を設定できるものとする。可変利得増幅器３３０および可変利得増幅器３５０は、例えば、図２に示されるような構成を有し、増幅率の選択がアナログスイッチの切り換えによって行われるものとする。以下、可変利得増幅器３３０を前置増幅器とも称し、また、可変利得増幅器３５０を後置増幅器とも称する。

次に、図３を参照し、狭帯域増幅器５００について説明する。図３は、狭帯域増幅器５００の内部構成を示す図である。狭帯域増幅器５００は、変復調技術を利用した増幅器であって、ヌルアンプあるいはモデムとも称される。狭帯域増幅器５００は、特開平１−１４３９６８号公報などに記載されるようなディジタル制御式の増幅器である。狭帯域増幅器５００は、アナログディジタル変換器５１０と、ディジタルシグナルプロセッサ６００と、ディジタルアナログ変換器５２０とを備える。アナログディジタル変換器５１０は、狭帯域増幅器５００に入力される信号をディジタルデータに変換する装置である。アナログディジタル変換器５１０の変換結果は、ディジタルシグナルプロセッサ６００での処理に用いられる。ディジタルシグナルプロセッサ６００は、所与のプログラムを実行することにより、減算器６１０と、直流信号源６２０と、検波器６３０と、スイッチ６４１およびスイッチ６４２と、積分器６５１および積分器６５２と、レベル測定器６６０と、変調器６７０として機能する。ディジタルシグナルプロセッサ６００は、例えば、ＣＰＵ、ＭＰＵ、ＲＩＳＣ、ＡＳＩＣ、コンピュータなどディジタル信号を処理する機能を有する他の装置に置き換えることができる。ディジタルアナログ変換器５２０は、ディジタルシグナルプロセッサ６００の処理結果であるディジタルデータをアナログ信号に変換する装置である。ディジタルアナログ変換器５２０の変換結果は、狭帯域増幅器５００の出力信号として、出力される。

減算器６１０は、アナログディジタル変換器５１０の出力データで表現される信号から、直流信号源６２０が生成する信号を減じて、該減算結果を出力する装置である。

検波器６３０は、混合器６３１および混合器６３３と、信号源６３２および信号源６３４とを備える。信号源６３２は、正弦波信号を発生し混合器６３１へ供給する。また、信号源６３４は、余弦波信号を発生し混合器６３３へ供給する。信号源６３２が出力する正弦波信号と信号源６３４が出力する余弦波信号は、測定信号と同一の周波数を有する。また、信号源６３２が出力する正弦波信号と信号源６３４が出力する余弦波信号は、互いに直交する。従って、混合器６３１と混合器６３３は、狭帯域増幅器５００に入力される信号を同相成分と直交成分とに直交分解する。

スイッチ６４１は、混合器６３１と積分器６５１との間に設けられ、混合器６３１と積分器６５１とを選択的に電気的に接続する装置である。スイッチ６４２は、混合器６３３と積分器６５２との間に設けられ、混合器６３３と積分器６５２とを選択的に電気的に接続する装置である。

積分器６５１は、混合器６３１の出力信号を積分する装置である。また、積分器６５２は、混合器６３３の出力信号を積分する装置である。積分器６５１および積分器６５２は、入力信号を累積加算することにより積分する。積分器６５１および積分器６５２は、積分機能を有する装置であれば良いので、例えば、抵抗器とコンデンサと演算増幅器とにより構成される積分回路の動作を模した処理を行う装置であっても良い。

レベル測定器６６０は、積分器６５１の出力信号の振幅方向のレベルを測定する装置である。レベル測定器６６０は、スイッチを介して選択的に積分器６５１に電気的に接続されても良い。

変調器６７０は、混合器６７１および混合器６７３と、信号源６７２および信号源６７４と、加算器６７５とを備える。信号源６７２は、正弦波信号を発生し混合器６７１へ供給する。また、信号源６７４は、余弦波信号を発生し混合器６７３へ供給する。信号源６７２が出力する正弦波信号と信号源６７４が出力する余弦波信号は、測定信号と同一の周波数を有し、互いに直交する。混合器６７１は、信号源６７２から出力される正弦波信号を積分器６５１の出力信号で変調し出力する。混合器６７３は、信号源６７４から出力される余弦波信号を積分器６５１の出力信号で変調し出力する。混合器６７１から出力される信号と混合器６７３から出力される信号は、加算器６７５により加算される。加算器６７５における加算結果は、ディジタルシグナルプロセッサ６００の処理結果として出力される。

再び、図１を参照する。レンジ抵抗器３６０は、図中に詳しく示していないが、抵抗値の異なる複数の抵抗器から構成されており、測定しようとする被測定物１００のインピーダンスに応じて、それらの抵抗器が適宜選択され、異なる抵抗値を呈する。ベクトル電圧計４００は、バッファ２１０の出力信号Ｅｄｕｔおよびバッファ２１１の出力信号Ｅｒｒをそれぞれ測定する装置である。

次に、インピーダンス測定装置１０による、被測定物１００の測定手順を以下に説明する。ここで、図１、図３および図４を参照する。図４は、インピーダンス測定装置１０の動作手順を示すフローチャートである。

まず、ステップＳ１０において、ヌルループ３７０内のＤＣオフセットを補正するために、ＤＣオフセットのレベルを測定する。具体的には、Ｌｃｕｒ端子とＬｐｏｔ端子を短絡し、かつ、被測定物１００など外部素子または外部装置からＬｃｕｒ端子およびＬｐｏｔ端子に電流が流入しない状態で、信号源６３２の出力信号をゼロにし、積分器６５１の出力信号レベルをレベル測定器６６０で測定する。本実施形態において、上記の状態は、例えば、被測定物１００を開放標準器と置き換えることにより実現される。測定後、信号源６３２に、測定信号と同一の周波数を有し、信号源６３４の出力信号と直交する正弦波信号を出力させる。また、直流信号源６２０の出力信号レベルを、測定されたレベルと同じになるように設定する。なお、実際のインピーダンス測定時までにＤＣオフセットレベルが明らかになっていれば良いので、このＤＣオフセットの測定は、製品製造時に一度測定されるだけでも良いし、測定毎に行うようにしても良い。

次に、ステップＳ２０において、被測定物１００をインピーダンス測定装置１０に接続する。

次に、ステップＳ３０において、可変利得増幅器３３０の増幅率を低率に設定して、ヌルループ３７０を収束させる。具体的な手順は以下のとおりである。まず、可変利得増幅器３３０の増幅率を低率（１倍）に設定し、可変利得増幅器３５０の増幅率を高率（１０倍）に設定する。そして、信号源２００より被測定物１００へ測定信号を印加した後、ヌルループ３７０が収束するまで待つ。あるいは、ヌルループ３７０が収束するに十分な予め決まった時間が経過するまで待つ。

次に、ステップＳ４０において、可変利得増幅器３３０の増幅率を高率に設定して、ヌルループ３７０を収束させる。具体的な手順は以下のとおりである。まず、積分器６５１および積分器６５２へ入力される信号を遮断するために、スイッチ６４１およびスイッチ６４２をオフする。可変利得増幅器３３０の増幅率を高倍（１０倍）に設定し、可変利得増幅器３５０の増幅率を低率（１倍）に設定する。スイッチ６４１およびスイッチ６４２によりヌルループ３７０を開放にすることは、増幅率切換時に生じる過渡的応答が積分器６５１および積分器６５２に伝わることを阻止する。例えば、増幅率切換時、可変利得増幅器３３０内および可変利得増幅器３５０内のアナログスイッチに起因して、チャージインジェクション（charge injection）が生じる場合がある。チャージインジェクションは、ヌルループ３７０内にパルス状の信号をもたらし、これにより、積分器６５１および積分器６５２の出力電圧が乱れ、ヌルループ３７０の収束時間を長期化する。さて、スイッチ６４１およびスイッチ６４２は、このチャージインジェクションによりヌルループ３７０内にもたらされるパルス状の信号が所定レベル以下まで収束すると、オンされる。あるいは、スイッチ６４１およびスイッチ６４２は、増幅率切換後、同パルス状の信号が所定レベル以下まで収束するに十分な予め決まった時間が経過した時に、オンされる。そして、増幅率切換後、ヌルループ３７０が収束するまで待つ。あるいは、ヌルループ３７０が収束するに十分な予め決まった時間が経過するまで待つ。なお、スイッチ６４１およびスイッチ６４２は、ディジタル信号処理技術により実現された仮想的なアナログスイッチであるので、チャージインジェクションが生じない。

最後に、ステップＳ５０において、ベクトル電圧計４００によりバッファ２１０の出力信号Ｅｄｕｔおよびバッファ２１１の出力信号Ｅｒｒをそれぞれ測定する。さらには、図示しない演算装置により、測定された信号Ｅｄｕｔと信号Ｅｒｒとのベクトル比が計算され、計算したベクトル比とレンジ抵抗器３６０の抵抗値とから被測定物１００のインピーダンスが算出される。また、必要に応じて、算出したインピーダンスが表示装置（不図示）やプリンタ（不図示）などに出力される。

第一の実施形態のように、狭帯域増幅器５００がディジタル信号処理技術により実現されている場合、アナログディジタル変換器５１０がヌルループ３７０のダイナミックレンジを制限する主たる要因となる。従って、可変利得増幅器３３０は、レンジ抵抗器３６０の被測定物１００側の端子とアナログディジタル変換器５１０の入力端との間に配置される必要がある。また、可変利得増幅器３５０は、アナログディジタル変換器５１０の出力端とレンジ抵抗器３６０のベクトル電圧計４００側の端子との間に配置される必要がある。それらの条件を満たす限り、可変利得増幅器３３０および可変利得増幅器３５０を自由に配置することができる。例えば、可変利得増幅器３３０の可変利得増幅器としての機能を零位検出器３１０内に組み込むことができる。また、可変利得増幅器３５０の可変利得増幅器としての機能を、狭帯域増幅器５００の内部に組み込むことができる。そこで、可変利得増幅器３５０と同じ機能が狭帯域増幅器５００の内部に組み込まれたインピーダンス測定装置の例を、本発明の第二の実施形態として以下に説明する。

本発明の第二の実施形態は、自動平衡ブリッジ法によるインピーダンス測定装置であって、その内部構成図を図５に示す。なお、第二の実施形態のインピーダンス測定装置は、第一の実施形態のインピーダンス測定装置１０と共通する構成要素を有する。従って、図５においては、図１と共通する構成要素について、同一の参照符号を付し、詳細な説明を省略する。

図５において、インピーダンス測定装置２０は、被測定物１００のインピーダンスを測定するために、信号源２００と、電流電圧変換器７００と、ベクトル電圧計４００とを備える。電流電圧変換器７００は、図１に示す電流電圧変換器３００について、狭帯域増幅器５００を狭帯域増幅器８００に置き換え、さらに、ブロッキングキャパシタ３４０および可変利得増幅器３５０を取り除いたものである。

次に、図６を参照し、狭帯域増幅器８００について説明する。図６は、狭帯域増幅器８００の内部構成を示す図である。狭帯域増幅器８００は、図３に示す狭帯域増幅器５００について、ディジタルシグナルプロセッサ６００がディジタルシグナルプロセッサ９００に置き換わったものである。そして、ディジタルアナログ変換器５２０は、ディジタルシグナルプロセッサ９００の処理結果であるディジタルデータをアナログ信号に変換する。さて、ディジタルシグナルプロセッサ９００は、所与のプログラムを実行することにより、様々な装置として機能する。そのシグナルプロセッサ９００内で仮想的に実現される装置は、図３に示すディジタルシグナルプロセッサ６００に対して、さらに、第一の実施形態における可変利得増幅器３５０の代わりの役目を果たす可変利得増幅器９１１および可変利得増幅器９１２が追加されている。ディジタルシグナルプロセッサ９００は、例えば、ＣＰＵ、ＭＰＵ、ＲＩＳＣ、ＡＳＩＣ、コンピュータなどディジタル信号を処理する機能を有する他の装置に置き換えることができる。可変利得増幅器９１１は、混合器６３１とスイッチ６４１との間に設けられ、混合器６３１の出力信号を増幅する。また、可変利得増幅器９１２は、混合器６３３とスイッチ６４２との間に設けられ、混合器６３３の出力信号を増幅する。可変利得増幅器９１１および可変利得増幅器９１２は、図１に示す可変利得増幅器３５０と同じ機能を有する。すなわち、可変利得増幅器９１１および可変利得増幅器９１２は、１倍と１０倍の２つの倍率を設定できる、増幅率可変の増幅器である。可変利得増幅器９１１および可変利得増幅器９１２は、ディジタル信号処理技術により実現された仮想的な増幅器であるので、アナログスイッチによる増幅率の切り換えがなく、従って、チャージインジェクションも生じない。以下、可変利得増幅器９１１および可変利得増幅器９１２を後置増幅器とも称する。

次に、インピーダンス測定装置２０による、被測定物１００の測定手順を以下に説明する。ここで、図５、図６および図７を参照する。図７は、インピーダンス測定装置２０の動作手順を示すフローチャートである。

まず、ステップＳ１１において、ヌルループ７７０内のＤＣオフセットを補正するために、ＤＣオフセットのレベルを測定する。具体的には、具体的には、Ｌｃｕｒ端子とＬｐｏｔ端子を短絡し、かつ、被測定物１００など外部素子または外部装置からＬｃｕｒ端子およびＬｐｏｔ端子に電流が流入しない状態で、信号源６３２の出力信号をゼロにし、積分器６５１の出力信号レベルをレベル測定器６６０で測定する。本実施形態において、上記の状態は、例えば、被測定物１００を開放標準器と置き換えることにより実現される。測定後、信号源６３２に、測定信号と同一の周波数を有し、信号源６３４の出力信号と直交する正弦波信号を出力させる。また、直流信号源６２０の出力信号レベルを、測定されたレベルと同じになるように設定する。なお、実際のインピーダンス測定時までにＤＣオフセットレベルが明らかになっていれば良いので、このＤＣオフセットの測定は、製品製造時に一度測定されるだけでも良いし、測定毎に行うようにしても良い。

次に、ステップＳ２１において、被測定物１００をインピーダンス測定装置２０に接続する。

次に、ステップＳ３１において、可変利得増幅器３３０の増幅率を低率に設定して、ヌルループ７７０を収束させる。具体的な手順は以下のとおりである。まず、可変利得増幅器３３０の増幅率を低率（１倍）に設定し、可変利得増幅器９１１および可変利得増幅器９１２の増幅率を高率（１０倍）に設定する。そして、信号源２００より被測定物１００へ測定信号を印加した後、ヌルループ７７０が収束するまで待つ。あるいは、ヌルループ７７０が収束するに十分な予め決まった時間が経過するまで待つ。

次に、ステップＳ４１において、可変利得増幅器３３０の増幅率を高率に設定して、ヌルループ７７０を収束させる。具体的な手順は以下のとおりである。まず、積分器６５１および積分器６５２へ入力される信号を遮断するために、スイッチ６４１およびスイッチ６４２をオフする。可変利得増幅器３３０の増幅率を高倍（１０倍）に設定し、可変利得増幅器９１１および可変利得増幅器９１２の増幅率を低率（１倍）に設定する。スイッチ６４１およびスイッチ６４２は、可変利得増幅器３３０内のアナログスイッチに起因するチャージインジェクションによりヌルループ７７０内にもたらされるパルス状の信号が所定レベル以下まで収束すると、オンされる。あるいは、スイッチ６４１およびスイッチ６４２は、増幅率切換後、同パルス状の信号が所定レベル以下まで収束するに十分な予め決まった時間が経過した時に、オンされる。そして、増幅率切換後、ヌルループ７７０が収束するまで待つ。あるいは、ヌルループ７７０が収束するに十分な予め決まった時間が経過するまで待つ。

最後に、ステップＳ５１の処理を実施する。ステップＳ５１は、図４に示すステップＳ５０と同じ処理である。

以上、説明したように、測定過程前半のヌルループが収束する段階では、信号Ｅｄｕｔおよび信号Ｅｒｒを測定しないので、可変利得増幅器３３０の増幅率が低くても、信号Ｅｄｕｔおよび信号Ｅｒｒの測定値に影響を与える心配はない。また、可変利得増幅器３３０の出力飽和やアナログディジタル変換器５１０への過大入力などが抑えられ、狭帯域増幅器５００が正常に機能するので、ヌルループ３７０が高速に収束する。あるいは、狭帯域増幅器８００が正常に機能するので、ヌルループ７７０が高速に収束する。一方、同測定過程後半では、可変利得増幅器３３０の増幅率が高いので、ヌルループ３７０のダイナミックレンジが向上し、ヌルループ３７０が十分に収束した状態で信号Ｅｄｕｔおよび信号Ｅｒｒを測定することができる。あるいは、ヌルループ７７０のダイナミックレンジが向上し、ヌルループ７７０が十分に収束した状態で信号Ｅｄｕｔおよび信号Ｅｒｒを測定することができる。なお、測定過程前半にヌルループが一端収束しているので、その後に可変利得増幅器３３０の増幅率を高くしても、上記のような飽和は生じない。

また、可変利得増幅器３３０の増幅率が切り替わる時に、可変利得増幅器３５０の増幅率も切り替わり、ヌルループ３７０のバンド幅が一定に保たれるので、ヌルループ３７０は高速に収束する。あるいは、可変利得増幅器３３０の増幅率が切り替わる時に、可変利得増幅器９１１および可変利得増幅器９１２の増幅率も切り替わり、ヌルループ７７０のバンド幅が一定に保たれるので、ヌルループ７７０は高速に収束する。

さらに、ブロッキングキャパシタ３２０が可変利得増幅器３３０の前段に、ブロッキングキャパシタ３４０が可変利得増幅器３５０の前段に、それぞれ設けられているので、可変利得増幅器３３０および可変利得増幅器３５０の増幅率が変化しても、可変利得増幅器３３０および可変利得増幅器３５０の出力信号の直流レベルが変化せず、その結果、ヌルループ３７０は安定的に収束することができる。このことは、ヌルループ３７０の収束の高速化に貢献する。あるいは、可変利得増幅器３３０および可変利得増幅器９１１および可変利得増幅器９１２の増幅率が変化しても、可変利得増幅器３３０および可変利得増幅器９１１および可変利得増幅器９１２の出力信号の直流レベルが変化せず、その結果、ヌルループ７７０は安定的に収束することができる。このことは、ヌルループ７７０の収束の高速化に貢献する。

またさらに、Ｌｐｏｔ端子とＬｃｕｒ端子とが電気的に接続され、かつ、Ｌｐｏｔ端子およびＬｃｕｒ端子に電流が入力されない状態で検波器６３０の入力端に生じる直流成分を、検波器６３０の入力端に印加される信号から差し引くようにしているので、混合器６３１および混合器６３３での交流成分の発生が抑えられる。このことは、スイッチ６４１およびスイッチ６４２がオフになる直前において積分器６５１および積分器６５２に入力される信号の振幅レベルと、当該オフになった後にスイッチ６４１およびスイッチ６４２が再びオンになった直後において積分器６５１および積分器６５２に入力される信号の振幅レベルとの差を抑制することに貢献する。すなわち、ヌルループ３７０またはヌルループ７７０の安定的な収束に貢献する。

また、可変利得増幅器３３０および可変利得増幅器３５０の増幅率切換時において、スイッチ６４１およびスイッチ６４２によりヌルループ３７０を開放状態にするので、当該切換時にヌルループ３７０内に導入される過渡的応答が積分器６５１および積分器６５２に伝わることを阻止する。その結果、ヌルループ３７０は安定的に収束することができる。このことは、ヌルループ３７０の収束の高速化に貢献する。あるいは、可変利得増幅器３３０の増幅率切換時において、スイッチ６４１およびスイッチ６４２によりヌルループ７７０を開放状態にするので、当該切換時にヌルループ７７０内に導入される過渡的応答が積分器６５１および積分器６５２に伝わることを阻止する。その結果、ヌルループ７７０は安定的に収束することができる。このことは、ヌルループ７７０の収束の高速化に貢献する。

さて、第一の実施形態および第二の実施形態において、以下のような変更が可能である。例えば、狭帯域増幅器５００および狭帯域増幅器８００の増幅率は、少なくとも１つの測定過程中において固定あれば良い。従って、狭帯域増幅器５００および狭帯域増幅器８００の増幅率は、例えば、インピーダンス測定のための被測定物１００に印加される測定信号の周波数に応じて変化することが許容される。

また、可変利得増幅器３３０および可変利得増幅器３５０が設定可能な増幅率は、２つに限らず３以上であっても良い。また、それらの増幅率は、１倍と１０倍以外の増幅率であっても良い。例えば、可変利得増幅器３３０および可変利得増幅器３５０は、１倍、５倍、２５倍の３つの増幅率を設定できるものであっても良い。可変利得増幅器９１１および可変利得増幅器９１２が設定可能な増幅率も、可変利得増幅器３５０と同様に、２つに限らず３以上であっても良い。また、それらの増幅率は、１倍と１０倍以外の増幅率であっても良い。例えば、可変利得増幅器９１１および可変利得増幅器９１２は、１倍、５倍、２５倍の３つの増幅率を設定できるものであっても良い。上記のように可変利得増幅器が３以上の増幅率を有する場合、それらの増幅率は、ヌルループの飽和が抑えられるような順序で切り換えられる。

さらに、第一の実施形態および第二の実施形態において、狭帯域増幅器をディジタル信号処理技術により仮想的に実現された増幅器とした。しかし、本発明は、狭帯域増幅器が実在のハードウェアにより実現される場合においても、有効に適用される。その場合、アナログディジタル変換器およびディジタルアナログ変換器は無く、ディジタル信号処理装置内で仮想的に実現される装置は実在のアナログ個別部品やアナログＩＣなどのハードウェアにより構成される。そして、この場合、ヌルループのダイナミックレンジを制限する主たる要因は、狭帯域増幅器内の検出器内の混合器である。従って、可変利得増幅器３３０は、レンジ抵抗器３６０の被測定物１００側の端子と検波器６３０（混合器６３１および混合器６３３）の入力端との間に配置される必要がある。また、可変利得増幅器３５０は、検波器６３０（混合器６３１および混合器６３３）の出力端とレンジ抵抗器３６０のベクトル電圧計４００側の端子との間に配置される必要がある。それらの条件を満たす限り、可変利得増幅器３３０および可変利得増幅器３５０を自由に配置することができる。例えば、可変利得増幅器３３０の可変利得増幅器としての機能を零位検出器３１０内に組み込むことができる。また、可変利得増幅器３５０の可変利得増幅器としての機能を、第二の実施形態における可変利得増幅器９１１および可変利得増幅器９１２のように、狭帯域増幅器５００の内部に組み込むことができる。

インピーダンス測定装置１０の構成を示すブロック図である。本発明のインピーダンス測定装置が備える可変利得増幅器の等価回路を示す図である。狭帯域増幅器５００の構成を示すブロック図である。インピーダンス測定装置１０の動作手順を示すフローチャートである。インピーダンス測定装置２０の構成を示すブロック図である。狭帯域増幅器８００の構成を示すブロック図である。インピーダンス測定装置２０の動作手順を示すフローチャートである。

符号の説明

１０，２０インピーダンス測定装置
１００被測定物
２００信号源
２１０，２１１バッファ
３００，７００電流電圧変換器
３１０零位検出器
３２０，３４０ブロッキングキャパシタ
３３０，３５０，９１１，９１２可変利得増幅器
３６０レンジ抵抗器
３６０基準素子
３７０、７７０ヌルループ
４００ベクトル電圧計
５００，８００狭帯域増幅器
５１０，５２０アナログディジタル変換器
６００，９００ディジタルシグナルプロセッサ
６１０減算器
６２０直流信号源
６３０検波器
６３１，６３３混合器
６３２，６３４信号源
６４１，６４２スイッチ
６５１，６５２積分器
６６０レベル測定器
６７０変調器
６７１，６７３混合器
６７２，６７４信号源
６７５加算器

Claims

零位検出器と、前記零位検出器の出力信号を増幅する増幅器と、一端が零位検出器に他端が前記増幅器に接続され、所定のインピーダンスを有する基準素子とを備え、
前記増幅器が、前記零位検出器の出力信号を同相成分と直交成分とに分解する検波器と、前記同相成分を積分する第一の積分器と、前記直交成分を積分する第二の積分器と、前記第一の積分器の出力信号および前記第二の積分器の出力信号に基づき直交振幅変調信号を生成する変調器とを具備する電流電圧変換器であって、
さらに、
前記基準素子の一端と前記検波器の入力端との間に設けられる第一の可変利得増幅器と、
前記検波器の出力端と前記基準素子の他端との間に設けられる第二の可変利得増幅器と
を備え、
前記第二の可変利得増幅器の増幅率が、第一の可変利得増幅器の増幅率変化を補償するように設定される、
ことを特徴とする電流電圧変換器。
前記第一の可変利得増幅器の増幅率が、電流電圧変換過程において、最初はより低い増幅率に設定され、その後、同電流電圧変換過程の途中で、より高い増幅率に切り換えられることを特徴とする請求項１に記載の電流電圧変換器。
前記第一の可変利得増幅器の前段に直流遮断装置を備えることを特徴とする請求項１または請求項２に記載の電流電圧変換器。
前記第二の可変利得増幅器の前段に直流遮断装置を備えることを特徴とする請求項１乃至請求項３のいずれかに記載の電流電圧変換器。
前記検波器と前記第一の積分器との間、および、前記検波器と前記第二の積分器との間のそれぞれに、スイッチを備えることを特徴とする請求項１乃至請求項４のいずれかに記載の電流電圧変換器。
前記電流電圧変換器に電流が入力されない状態で前記検波器の入力端に生じる直流成分を、少なくとも電流電圧変換過程において、前記検波器の入力端に印加される信号から差し引く減算器を備えることを特徴とする請求項１乃至請求項５のいずれかに記載の電流電圧変換器。
零位検出器と、前記零位検出器の出力信号を増幅する増幅器と、一端が零位検出器に他端が前記増幅器に接続され、所定のインピーダンスを有する基準素子とを備え、
前記増幅器が、前記零位検出器の出力信号をディジタル変換するアナログディジタル変換器と、前記アナログディジタル変換器の変換結果を処理するディジタル信号処理装置と、前記ディジタル信号処理装置の処理結果をアナログ変換するディジタルアナログ変換器とを具備する電流電圧変換器であって、
さらに、
前記基準素子の一端と前記アナログディジタル変換器の入力端との間に設けられる第一の可変利得増幅器と、
前記アナログディジタル変換器の出力端と前記基準素子の他端との間に設けられる第二の可変利得増幅器と
を備え、
前記第二の可変利得増幅器の増幅率が、第一の可変利得増幅器の増幅率変化を補償するように設定され、
前記ディジタル信号処理装置が、前記零位検出器の出力信号を同相成分と直交成分とに分解する検波器と、前記同相成分を積分する第一の積分器と、前記直交成分を積分する第二の積分器と、前記第一の積分器の出力信号および前記第二の積分器の出力信号に基づき直交振幅変調信号を生成する変調器と、前記検波器と前記第一の積分器との間に設けられる第一のスイッチと、前記検波器と前記第二の積分器との間に設けられる第二のスイッチとして機能する、
ことを特徴とする電流電圧変換器。
前記ディジタル信号処理装置が、前記零位検出器の出力信号を同相成分と直交成分とに分解する検波器と、前記同相成分を積分する第一の積分器と、前記直交成分を積分する第二の積分器と、前記第一の積分器の出力信号および前記第二の積分器の出力信号に基づき直交振幅変調信号を生成する変調器と、前記電流電圧変換器に電流が入力されない状態で前記検波器の入力端に生じる直流成分を、少なくとも電流電圧変換過程において、前記検波器の入力端に印加される信号から差し引く減算器として機能する、
ことを特徴とする請求項７に記載の電流電圧変換器。
零位検出器と、前記零位検出器の出力信号を増幅する増幅器と、一端が零位検出器に他端が前記増幅器に接続され、所定のインピーダンスを有する基準素子とを備え、
前記増幅器が、前記零位検出器の出力信号をディジタル変換するアナログディジタル変換器と、前記アナログディジタル変換器の変換結果を処理するディジタル信号処理装置と、前記ディジタル信号処理装置の処理結果をアナログ変換するディジタルアナログ変換器とを具備する電流電圧変換器であって、
さらに、
前記基準素子の一端と前記アナログディジタル変換器の入力端との間に設けられる第一の可変利得増幅器と、
前記アナログディジタル変換器の出力端と前記基準素子の他端との間に設けられる第二の可変利得増幅器と
を備え、
前記第二の可変利得増幅器の増幅率が、第一の可変利得増幅器の増幅率変化を補償するように設定され、
前記ディジタル信号処理装置が、前記零位検出器の出力信号を同相成分と直交成分とに分解する検波器と、前記同相成分を積分する第一の積分器と、前記直交成分を積分する第二の積分器と、前記第一の積分器の出力信号および前記第二の積分器の出力信号に基づき直交振幅変調信号を生成する変調器と、前記電流電圧変換器に電流が入力されない状態で前記検波器の入力端に生じる直流成分を、少なくとも電流電圧変換過程において、前記検波器の入力端に印加される信号から差し引く減算器として機能する、
ことを特徴とする電流電圧変換器。
前記第一の可変利得増幅器の増幅率が、電流電圧変換過程において、最初はより低い増幅率に設定され、その後、同電流電圧変換過程の途中で、より高い増幅率に切り換えられることを特徴とする請求項７乃至請求項９のいずれかに記載の電流電圧変換器。
前記第一の可変利得増幅器の前段に直流遮断装置を備えることを特徴とする請求項７乃至請求項１０のいずれかに記載の電流電圧変換器。
前記第二の可変利得増幅器の前段に直流遮断装置を備えることを特徴とする請求項７乃至請求項１１のいずれかに記載の電流電圧変換器。
被測定物の一端に接続される電流電圧変換器と、被測定物に印加される信号の電圧を測定する第一の電圧測定装置と、前記電流電圧変換器の出力電圧を測定する第二の電圧測定装置とを備え、
前記電流電圧変換器が、零位検出器と、前記零位検出器の出力信号を増幅する増幅器と、一端が零位検出器に他端が前記増幅器に接続され、所定のインピーダンスを有する基準素子とを具備し、
前記増幅器が、前記零位検出器の出力信号を同相成分と直交成分とに分解する検波器と、前記同相成分を積分する第一の積分器と、前記直交成分を積分する第二の積分器と、前記第一の積分器の出力信号および前記第二の積分器の出力信号に基づき直交振幅変調信号を生成する変調器とを具備するインピーダンス測定装置であって、
さらに、前記電流電圧変換器が、
前記基準素子の一端と前記検波器の入力端との間に設けられる第一の可変利得増幅器と、
前記検波器の出力端と前記基準素子の他端との間に設けられる第二の可変利得増幅器と
を備え、
前記第二の可変利得増幅器の増幅率が、第一の可変利得増幅器の増幅率変化を補償するように設定される、
ことを特徴とするインピーダンス測定装置。
前記第一の可変利得増幅器の増幅率が、電流電圧変換過程において、最初はより低い増幅率に設定され、その後、同電流電圧変換過程の途中で、より高い増幅率に切り換えられることを特徴とする請求項１３に記載のインピーダンス測定装置。
前記第一の可変利得増幅器の前段に直流遮断装置を備えることを特徴とする請求項１３または請求項１４に記載のインピーダンス測定装置。
前記第二の可変利得増幅器の前段に直流遮断装置を備えることを特徴とする請求項１３乃至請求項１５のいずれかに記載のインピーダンス測定装置。
前記検波器と前記第一の積分器との間、および、前記検波器と前記第二の積分器との間のそれぞれに、スイッチを備えることを特徴とする請項１３乃至請求項１６のいずれかに記載のインピーダンス測定装置。
前記電流電圧変換器に電流が入力されない状態で前記検波器の入力端に生じる直流成分を、少なくとも電流電圧変換過程において、前記検波器の入力端に印加される信号から差し引く減算器を備えることを特徴とする請求項１３乃至請求項１７のいずれかに記載のインピーダンス測定装置。
被測定物の一端に接続される電流電圧変換器と、被測定物に印加される信号の電圧を測定する第一の電圧測定装置と、前記電流電圧変換器の出力電圧を測定する第二の電圧測定装置とを備え、
前記電流電圧変換器が、零位検出器と、前記零位検出器の出力信号を増幅する増幅器と、一端が零位検出器に他端が前記増幅器に接続され、所定のインピーダンスを有する基準素子とを具備し、
前記増幅器が、前記零位検出器の出力信号をディジタル変換するアナログディジタル変換器と、前記アナログディジタル変換器の変換結果を処理するディジタル信号処理装置と、前記ディジタル信号処理装置の処理結果をアナログ変換するディジタルアナログ変換器とを具備するインピーダンス測定装置であって、
さらに、前記電流電圧変換器が、
前記基準素子の一端と前記アナログディジタル変換器の入力端との間に設けられる第一の可変利得増幅器と、
前記アナログディジタル変換器の出力端と前記基準素子の他端との間に設けられる第二の可変利得増幅器と
を備え、
前記第二の可変利得増幅器の増幅率が、第一の可変利得増幅器の増幅率変化を補償するように設定され、
前記ディジタル信号処理装置が、前記零位検出器の出力信号を同相成分と直交成分とに分解する検波器と、前記同相成分を積分する第一の積分器と、前記直交成分を積分する第二の積分器と、前記第一の積分器の出力信号および前記第二の積分器の出力信号に基づき直交振幅変調信号を生成する変調器と、前記検波器と前記第一の積分器との間に設けられる第一のスイッチと、前記検波器と前記第二の積分器との間に設けられる第二のスイッチとして機能する、
ことを特徴とするインピーダンス測定装置。
前記ディジタル信号処理装置が、前記零位検出器の出力信号を同相成分と直交成分とに分解する検波器と、前記同相成分を積分する第一の積分器と、前記直交成分を積分する第二の積分器と、前記第一の積分器の出力信号および前記第二の積分器の出力信号に基づき直交振幅変調信号を生成する変調器と、前記電流電圧変換器に電流が入力されない状態で前記検波器の入力端に生じる直流成分を、少なくとも電流電圧変換過程において、前記検波器の入力端に印加される信号から差し引く減算器として機能する、
ことを特徴とする請求項１９に記載のインピーダンス測定装置。
被測定物の一端に接続される電流電圧変換器と、被測定物に印加される信号の電圧を測定する第一の電圧測定装置と、前記電流電圧変換器の出力電圧を測定する第二の電圧測定装置とを備え、
前記電流電圧変換器が、零位検出器と、前記零位検出器の出力信号を増幅する増幅器と、一端が零位検出器に他端が前記増幅器に接続され、所定のインピーダンスを有する基準素子とを具備し、
前記増幅器が、前記零位検出器の出力信号をディジタル変換するアナログディジタル変換器と、前記アナログディジタル変換器の変換結果を処理するディジタル信号処理装置と、前記ディジタル信号処理装置の処理結果をアナログ変換するディジタルアナログ変換器とを具備するインピーダンス測定装置であって、
さらに、前記電流電圧変換器が、
前記基準素子の一端と前記アナログディジタル変換器の入力端との間に設けられる第一の可変利得増幅器と、
前記アナログディジタル変換器の出力端と前記基準素子の他端との間に設けられる第二の可変利得増幅器と
を備え、
前記第二の可変利得増幅器の増幅率が、第一の可変利得増幅器の増幅率変化を補償するように設定され、
前記ディジタル信号処理装置が、前記零位検出器の出力信号を同相成分と直交成分とに分解する検波器と、前記同相成分を積分する第一の積分器と、前記直交成分を積分する第二の積分器と、前記第一の積分器の出力信号および前記第二の積分器の出力信号に基づき直交振幅変調信号を生成する変調器と、前記電流電圧変換器に電流が入力されない状態で前記検波器の入力端に生じる直流成分を、少なくとも電流電圧変換過程において、前記検波器の入力端に印加される信号から差し引く減算器として機能する、
ことを特徴とするインピーダンス測定装置。
前記第一の可変利得増幅器の増幅率が、電流電圧変換過程において、最初はより低い増幅率に設定され、その後、同電流電圧変換過程の途中で、より高い増幅率に切り換えられることを特徴とする請求項１９乃至請求項２１のいずれかに記載のインピーダンス測定装置。
前記第一の可変利得増幅器の前段に直流遮断装置を備えることを特徴とする請求項１９乃至請求項２２のいずれかに記載のインピーダンス測定装置。
前記第二の可変利得増幅器の前段に直流遮断装置を備えることを特徴とする請求項１９乃至請求項２３のいずれかに記載のインピーダンス測定装置。