JPH07337070A - 絶縁ゲート型トランジスタ出力回路 - Google Patents

絶縁ゲート型トランジスタ出力回路

Info

Publication number
JPH07337070A
JPH07337070A JP6122216A JP12221694A JPH07337070A JP H07337070 A JPH07337070 A JP H07337070A JP 6122216 A JP6122216 A JP 6122216A JP 12221694 A JP12221694 A JP 12221694A JP H07337070 A JPH07337070 A JP H07337070A
Authority
JP
Japan
Prior art keywords
current
output circuit
phase
insulated gate
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6122216A
Other languages
English (en)
Inventor
Masatoshi Morikawa
正敏 森川
Mitsuzo Sakamoto
光造 坂本
Isao Yoshida
功 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6122216A priority Critical patent/JPH07337070A/ja
Publication of JPH07337070A publication Critical patent/JPH07337070A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

(57)【要約】 【目的】モータに誘導性負荷で発生するノイズを最小限
に留めるための出力回路を提供する。 【構成】複数の異なる電流値の定電流源または複数の異
なる抵抗値の抵抗をゲート電極に接続し、トランジスタ
の入力容量への充放電をスイッチにより切り替え、3相
駆動回路の出力トランジスタ4のゲート電極に立上り,
立ち下がりの緩やかな台形波を入力する。また、出力電
流制御電圧をA/D変換器により検出し、マイクロプロ
セッサの指示により立上り速度,タイミングを制御し、
安定した相間切り替えを行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は絶縁ゲート型トランジス
タを出力段に用いた出力回路に係り、特に、小型モータ
の駆動用集積回路半導体装置等に適用され、半導体装置
によるモータの高効率で高信頼性な駆動,実装面積の縮
小によるコスト低減を可能とする回路に関する。
【0002】
【従来の技術】ハードディスクドライブ(HDD)装置
などのOA機器を対象として、3相スピンドルモータを
効率良く駆動するドライバICが開発されている。特に
最近のHDD装置の小型,低電源電圧化の要求から、ド
ライバICなどのモータ駆動系と他の制御用ICとのワ
ンチップ化や、外付け素子の削減,システム全体として
の低消費電力化などが図られるようになっている。
【0003】このためのドライバICが、エレクトロニ
ック エンジニアリング 1993年12月号43頁か
ら44頁(Electronic Engineering December 1993, p.
43−44)に記載されている。モータ内で120度の開角
で配置されている各電機子コイルに対して上下二つの絶
縁ゲート電界効果トランジスタからなる3組のハーフブ
リッジ出力回路から120度の位相差をもって駆動電流
を通電するようになっている。ハーフブリッジの上側ト
ランジスタ(上アーム)をPチャネル、下側トランジス
タ(下アーム)をNチャネルの、いわゆる、相補型で構
成し、上アームトランジスタのゲート電圧を電源電圧以
上に持ち上げることなく、上下トランジスタを十分に通
電できるようにしている。
【0004】また、電源電圧を3Vとして、システムの
低電圧化に対応できるようになっている。モータの電機
子コイルで発生した誘起電圧(B−EMF;Back−Electro
Magnetic Force)を回転の位相情報としてディジタルプ
ロセッサでタイミング波形を形成する。また出力回路に
接続した電流検出用抵抗の電圧により出力電流を検出
し、外部ロジックからの速度制御情報に従い入力電圧を
設定する。
【0005】この入力波形は方形波状であるが、モータ
の電機子コイルのインダクタンスにより発生するノイズ
を抑えるために、特に大きなノイズが発生するターンオ
フ時の波形がなめらかになるようにスルーレートコント
ロールを行っている。これは、Nチャネルトランジスタ
の場合には入力容量に蓄積された電荷を一定電流で引き
抜き、Pチャネルの場合には入力容量に一定電流で電荷
を充填する操作である。
【0006】
【発明が解決しようとする課題】上記従来技術では、2
相間の切り替え時における1相のトランジスタのターン
オフ時間を管理し、ターンオフする際に出力で発生する
ノイズ(L・di/dt)の対策を行っているが、これと
同時にターンオンすべきもう1相のトランジスタの動作
については何の考慮もされていない。従って、ターンオ
ン時にノイズが発生すると共に、出力の立上り,立ち下
がり電流の交差点での電流値が出力電流最大値の1/2
とならず、切り替わり時の出力電流値を制御できないと
いう問題があった。また、出力電流の大きさが変わって
もターンオフの時間は一定であるため前述の交差点の位
相がずれてしまい、モータの回転効率の低下が起こると
いう問題があった。
【0007】本発明の目的は、出力電流の立上り,立ち
下がりを緩やかにし、コイルで発生するノイズを最小限
に留めるための出力回路を提供することにある。
【0008】本発明の他の目的は、ノイズの低減と、モ
ータの回転効率の維持を両立させることにある。
【0009】
【課題を解決するための手段】上記目的は、出力トラン
ジスタのゲート電極に立上り,立ち下がりの緩やかな台
形波を入力することにより達成される。その手段とし
て、複数の異なる電流値の電流源、または複数の異なる
抵抗値の抵抗をゲート電極に接続し、トランジスタの入
力容量への充放電をスイッチにより切り替える。上記の
他の目的は、出力電流制御電圧に対応させてスルーレー
ト用の電流値とタイミングを変化させることで達成され
る。
【0010】
【作用】モータより検出した相切り替えの情報をもとに
設定したタイミングに合わせて電流源を接続すること
で、電流源の電流値とトランジスタの入力容量によりゲ
ート電圧の立上り,立ち下がりの電圧変化率を設定する
ことが可能となる。また、出力電流の大きさによりスル
ーレートを変えることで、切り替わり点の電流を1/2
とし、位相も一定にすることが可能となる。二つの抵抗
値の抵抗とスイッチをゲート電極に接続し電流値制御済
の方形波を入力し、立ち下がりに合わせて高抵抗を接続
することにより、立上り,立ち下がりの非対称性を緩和
することが可能となる。さらに、高抵抗に換えて電流源
を接続することによっても、同様の作用がある。
【0011】
【実施例】図1に、本発明の代表的実施例である2.5
インチスピンドルモータ駆動用ICの3相出力回路部の
ブロック図を示す。1から6が出力用絶縁ゲート型トラ
ンジスタであり、1から3がPチャネルトランジスタ、
4から6がNチャネルトランジスタである。ここで、ト
ランジスタ1,4はU相用ハーフブリッジの上アームと
下アーム用、同2,5はV相用ハーフブリッジの上アー
ムと下アーム用、同3,6はW相用ハーフブリッジの上
アームと下アーム用である。また、7は負荷となるスピ
ンドルモータ、8は出力電流検出素子、9はモータの回
転数を把握するための位相情報、10は出力電流を制御
するための比較回路、11は9,10からの情報を受け
てスイッチオン,オフのタイミングを作成するコミュテ
ーション回路、12,13が立上り電流供給用の電流源
とそのスイッチ14,15が立ち下がり電流供給用の電
流源とそのスイッチ16,17が入力容量を充電するた
めの電流源とそのスイッチ18,19が放電用の電流源
とそのスイッチである。
【0012】本実施例では、U相の下アームのトランジ
スタの駆動についてのみ示しているが、実際には他のト
ランジスタについても同様の電流源とスイッチが設けら
れている。また、20が電源電圧、21がU相出力電
流、22がV相出力電流、23がW相出力電流、24が
出力検出電圧である。
【0013】この回路を動作させるためのタイミングチ
ャートを図2に示す。25はモータ通電時の電機子コイ
ルに発生する誘起電圧(B−EMF)波形、26,2
7,28,29はそれぞれスイッチ13,15,17,
19のオン,オフ、30はU相下アームのゲート電圧を
示す。13,15は、誘起電圧が3相の中点(センター
タップ)電位となった点(ゼロクロスポイント)からt
秒遅延させて立上り,立ち下がりに必要な時間だけオン
させる。これは、出力電流と誘起電圧との位相を合わせ
るためである。SW17,SW19については、ゲート
電圧が立上り目標とする出力電流を越えたとき、比較回
路10からの信号を受けSW19がオンして放電を、同
様に放電により出力電流が減少したとき、比較回路10
からの信号を受けSW17がオンして充電を行い、最終
的に目標電流に落ち着くようにゲート電圧にフィードバ
ックがかかるようになっている。
【0014】図1の回路ブロックを実際の素子で実現し
た場合の回路を図3に示す。図3は図1と同様にU相下
アームのトランジスタの駆動回路を示しており、31が
負荷である電機子コイル(インピーダンス;1.9Ω、
0.2mH)、32が出力電流検出用の抵抗(RNF=
1Ω)、33が目標とする出力電流Iuを得るための出
力電流制御電圧Vc、34が検出電圧Vs(=Iu・R
NF)と目標電圧Vcの比較を行い大小の情報を入力に
フィードバックするためのオペアンプ、C.T.は3相の
中点電位である。
【0015】立上りのための電流源はM1,M2,R1
で、図1のSW13は本図のM3で、充電用の電流源は
M1,M2,R3で、SW17はM4で構成されてい
る。同様に、立ち下がりのための電流源はM8,M9,
R2で、SW15はM10で、放電用の電流源はM8,
M9,R4で、SW19はM11で構成されている。
【0016】図2で述べたように、SW13,SW15
のオン,オフタイミングは誘起電圧の情報によりコミュ
テーション回路で設定され、それぞれM3,M10に入
力される。一方、SW17,SW19については、オペ
アンプの出力電圧がそのままオン,オフの入力信号とな
っており、検出電圧Vsが目標電圧Vcを越えたときは
オペアンプ出力がローとなり、Pチャネルトランジスタ
のSW19をオンさせ放電させるように働き、VsがV
cに達しない時はその逆にオペアンプの出力がハイとな
ってNチャネルトランジスタのSW17をオンさせて充
電を行わせる。この検出用の抵抗とオペアンプは3相共
通で使用され検出情報はオペアンプから常に送られてく
るため、U相下アーム動作期間以外にはSW5(M5〜
M7で構成)、SW6(M12〜M14で構成)をオフ
状態にして無視されるようにしている。
【0017】図3の回路における入出力波形を図4に示
す。Igsはゲート電極への入力電流、Vgsはゲート電
圧、IuはU相出力電流、VuはU相出力電圧である。
本実施例では、電源電圧Vcc=5Vの時、R1=R3=
1.5MΩ で一定電流5μAを設定し、トランジスタの
入力容量Cgs=500pFに対して、ゲート電圧Vgsの
0から5Vの立上り,立ち下がりを0.7ms で行って
いる。また、R2=R4=1.0MΩとして、一定電流
7.5μAを設定し、充放電を行っている。これによ
り、出力電流の立上り,立ち下がりの変化率はdi/d
t=1A/0.5ms=2A/ms となり、発生するキ
ックバックはVkb=L・di/dt=0.2mH×2
A/ms=0.4V となった。この値は、従来のスイッ
チングに比べて1/10程度であり、本実施例により大
幅なノイズ低減が達成された。
【0018】ゲート電圧と出力電流の立上り,立ち下が
り時間にtdのずれが生じるのは、ゲート電圧がしきい
値電圧Vthを越えたとき初めて電流が流れるからであ
る。従って、スイッチ切り替えのタイミング形成ではあ
らかじめこのtdを考慮する必要がある。この手間を省
くために、出力トランジスタのしきい値電圧を最小に留
めることが重要である。本実施例では、抵抗により電流
源の電流値を設定しているが、トランジスタの出力抵抗
を用いても同様なことが可能である。
【0019】またSW17,SW19は、目標電流値を
越えた後、直ちに動作させる必要があるため、SW5,
SW6はオペアンプ出力の最初の反転を検出し、これを
トリガーとしてオンさせるようにする。なお、出力ハー
フブリッジの構成として相補型を採用したことにより、
上アームのゲート電圧を昇圧する必要がなくなり、昇圧
回路と外付け容量の削減が図れた。この場合、上アーム
用Pチャネルトランジスタを初期状態でオフさせるため
に、ゲート初期電圧を電源電圧に充電させておく。ゲー
ト電圧は1周期終了時点で常に初期状態とさせておく必
要があるため、Nチャネルトランジスタの立ち下がり,
Pチャネルトランジスタの立ち上がり用電流値を、それ
ぞれの立上り,立ち下がりよりも大きくしておくことが
望ましい。
【0020】本発明の第二の実施例を図5に示す。図5
は第一の実施例に加えて、出力電流制御電圧の大きさに
応じて立上り,立ち下がり用電流を変化させる機能を持
たせた3相出力回路のブロック図である。35が8bit
のA/D変換器、36が外部のマイクロプロセッサであ
り、入力されたディジタル値に応じて、マイクロプロセ
ッサ内のプログラムに従ってゲート電圧の立上り,立ち
下がり用電流を制御する。
【0021】この制御結果を図6に示した。図6
(a),(b)はそれぞれU相,V相の切り替わり点での
出力電流の変化の様子を示しており、電流源の電流値が
一定の場合、(a)の破線で示したように最大電流の変
化によってU,V相の切り替わり点がずれ回転効率が低
下してしまう。この対策として出力電流制御電圧をA/
D変換器とマイクロプロセッサにより読み取り、この大
きさに比例させて電流源の電流値を切り替えるようにし
ており、(a)はタイミングを変えずに電流源電流値の
大きさのみを変えた場合、(b)はタイミングと電流源
電流値の両方を変えた場合を示している。(a)はマイ
クロプロセッサを使用せず制御電圧レベルをシフトさ
せ、その電圧で電流源を制御することでも達成でき、
(b)の操作は、外部のマイクロプロセッサに用意され
たプログラムにより指示されることが必然的である。
【0022】電流源の電流値は、電流値設定用トランジ
スタのゲート電圧を制御することで行う。電流源制御方
法を図7に、出力電流制御電圧と電流源の電流値との関
係を、図8に示す。図7では、U相の下アームトランジ
スタの立上り用電流源の制御についてのみ示している。
図8の実施例では出力電圧1V、すなわち、出力電流1
A(RNF=1Ωの時)を設定したとき、立上り,立ち
下がりの電流が5μAとなるようにM3のゲート電圧を
設定した。この情報は、図7に示したマイクロプロセッ
サ36のメモリに保管され、必要に応じてゲート制御電
圧37を変更することができる。ここでは電流源電流値
の設定についてのみ示しているが、立上り,立ち下がり
のタイミングも数段階にプログラミングすることができ
る。
【0023】本発明の第三の実施例を図9に示す。図9
は、二つの抵抗R1,R2とスイッチ38により方形波
入力波形を台形波状に加工して、出力電流を滑らかにす
る3相出力回路のU相下アーム駆動方法を示しており、
(a)が回路図、(b)がVin、(c)がゲート電圧V
gs、または出力電流Iuである。ここで抵抗R1=50
0kΩ,R2=2MΩであり、立上り時はR1を通して
充電され、立ち下がりの放電直前から一定期間スイッチ
によりR2に切り替えられる。R1のみの場合、方形波
入力波形を滑らかにできるが、立上りと立ち下がりの波
形が非対称となり、モータ回転効率が低下してしまうと
いう問題もあった。本実施例では、複数の充放電の時定
数を組み合わせることで、非対称性をある程度解消でき
る。このスイッチの切り替えタイミングは、誘起電圧の
ゼロクロス間隔のカウント値を利用して、コミュテーシ
ョン回路で設定される。本実施例では、ゲート電圧が完
全に対称形の台形ではないが、簡単な回路でソフト化を
実現したい場合に有効である。
【0024】本発明の第四の実施例を図10に示す。図
10は、図9の実施例のR2を電流源に置き換えたこと
に相当する。39が放電用電流源である。上アームがP
チャネルトランジスタの場合には、逆に立上り時に充電
用電流源が使用される。
【0025】
【発明の効果】本発明によれば、出力回路を駆動する信
号を緩やかな立上り,立ち下がりの台形波にすることで
モータに発生するノイズを最小限にすることができ、外
付け部品によるスナバ回路の使用や波形のマスキング等
のノイズ防止措置を施すことなく、信頼性の高いモータ
駆動用ICを提供できる。具体的には、インダクタンス
0.2mH のモータを電源電圧5Vで駆動し、出力電圧
におけるキックバックの振幅を0.4V に抑えることが
できた(di/dt=2A/ms)。これは従来の1/
10のレベルであり、大幅なノイズの低減が図られた。
【図面の簡単な説明】
【図1】本発明の第一の実施例の回路ブロック図。
【図2】本発明の第一の実施例のタイミングチャート。
【図3】本発明の第一の実施例の回路図。
【図4】図3の入出力波形図。
【図5】本発明の第二の実施例の回路ブロック図。
【図6】本発明の第二の実施例の制御結果の説明図。
【図7】本発明の第二の実施例の電流源制御回路図。
【図8】出力電流制御電圧と電流源電流値の関係を示す
特性図。
【図9】本発明の第三の実施例の回路図および動作説明
図。
【図10】本発明の第四の実施例の回路図および動作説
明図。
【符号の説明】
1,2,3…Pチャネルトランジスタ、4,5,6…N
チャネルトランジスタ、7…スピンドルモータ、8…出
力電流検出素子、9…位相情報、10…比較回路、11
…コミュテーション回路、12…電流源、13…スイッ
チ、14…電流源、15…スイッチ、16…電流源、1
7…スイッチ、18…電流源、19…スイッチ、20…
電源電圧、21…U相出力電流、22…V相出力電流、
23…W相出力電流。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】第1,第2の絶縁ゲート型のトランジスタ
    が直列に接続され、接続部に負荷が接続され、前記トラ
    ンジスタを交互に動作させることにより負荷に出力電流
    が供給されるハーフブリッジ回路であり、前記出力電流
    の大きさと位相を検出する手段を持ち、検出結果に対応
    させた大きさ,位相の台形波を前記トランジスタのゲー
    ト端子に与える機能を有する絶縁ゲート型トランジスタ
    出力回路において、複数の電流源の切り替えによる充放
    電によって台形波の立上り,立下がり部が形成される事
    を特徴とする絶縁ゲート型トランジスタ出力回路。
  2. 【請求項2】請求項1において、前記ハーフブリッジ回
    路が3組並列に接続された3相出力回路であり、負荷が
    モータであり、前記台形波の位相が相間で120度ずつ
    ずれている絶縁ゲート型トランジスタ出力回路。
  3. 【請求項3】請求項1において、前記第1,第2のトラ
    ンジスタが相補型を構成する絶縁ゲート型トランジスタ
    出力回路。
  4. 【請求項4】請求項2において、出力電流切り替わり時
    の2相間の立上り,立ち下がりの交差点電流値が出力電
    流最大値の1/2となり、交差点と前記モータで発生し
    た逆起電圧の位相関係が一定になるようにゲート電圧の
    立上り,立ち下がりが決定される絶縁ゲート型トランジ
    スタ出力回路。
  5. 【請求項5】請求項4において、前記モータの出力電流
    制御電圧をディジタル化し、その値をマイクロプロセッ
    サに取り込み、プログラムにより検出電圧に対応させた
    立上り,立ち下がり電流とタイミングを設定する絶縁ゲ
    ート型トランジスタ出力回路。
  6. 【請求項6】請求項2において、前記台形波作成の手段
    が、複数の抵抗をスイッチで切り替えてゲート端子に接
    続することである絶縁ゲート型トランジスタ出力回路。
  7. 【請求項7】請求項2において、前記台形波作成の手段
    が、抵抗と電流源をスイッチで切り替えてゲート端子に
    接続することである絶縁ゲート型トランジスタ出力回
    路。
  8. 【請求項8】請求項1,2,3,4,5,6または7の
    いずれか記載のトランジスタ出力回路をスピンドルモー
    タの駆動用に使用したディスクドライブ装置。
JP6122216A 1994-06-03 1994-06-03 絶縁ゲート型トランジスタ出力回路 Pending JPH07337070A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6122216A JPH07337070A (ja) 1994-06-03 1994-06-03 絶縁ゲート型トランジスタ出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6122216A JPH07337070A (ja) 1994-06-03 1994-06-03 絶縁ゲート型トランジスタ出力回路

Publications (1)

Publication Number Publication Date
JPH07337070A true JPH07337070A (ja) 1995-12-22

Family

ID=14830431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6122216A Pending JPH07337070A (ja) 1994-06-03 1994-06-03 絶縁ゲート型トランジスタ出力回路

Country Status (1)

Country Link
JP (1) JPH07337070A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1050967A2 (de) * 1999-05-07 2000-11-08 Infineon Technologies AG Schaltungsanordnung zur Ansteuerung eines Halbleiterschalters
JP2006320179A (ja) * 2005-05-16 2006-11-24 Hitachi Ltd 回転電機制御装置
CN106385164A (zh) * 2016-09-23 2017-02-08 江西洪都航空工业集团有限责任公司 一种用于伺服电机控制的低压大功率驱动电路
US11373997B2 (en) 2016-06-15 2022-06-28 Fuji Electric Co., Ltd. High voltage integrated circuit device employing element separation method using high voltage junction

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1050967A2 (de) * 1999-05-07 2000-11-08 Infineon Technologies AG Schaltungsanordnung zur Ansteuerung eines Halbleiterschalters
EP1050967A3 (de) * 1999-05-07 2004-05-06 Infineon Technologies AG Schaltungsanordnung zur Ansteuerung eines Halbleiterschalters
JP2006320179A (ja) * 2005-05-16 2006-11-24 Hitachi Ltd 回転電機制御装置
US11373997B2 (en) 2016-06-15 2022-06-28 Fuji Electric Co., Ltd. High voltage integrated circuit device employing element separation method using high voltage junction
CN106385164A (zh) * 2016-09-23 2017-02-08 江西洪都航空工业集团有限责任公司 一种用于伺服电机控制的低压大功率驱动电路

Similar Documents

Publication Publication Date Title
EP0817381B1 (en) Semiconductor device drive circuit
JP5466690B2 (ja) マルチステートドライブ回路による半導体スイッチのスイッチング方法および回路
JP4113436B2 (ja) ゲートドライブ装置
US6538481B1 (en) Driving control device, power converting device, method of controlling power converting device and method of using power converting device
JP2008078816A (ja) 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路
US6806663B2 (en) Motor driving circuit
AU2137299A (en) Gate control circuit for voltage drive switching element
JP3052792B2 (ja) インバータ装置
JP4161737B2 (ja) 半導体装置の駆動方法および装置
JPH0947015A (ja) 自己消弧形半導体素子の駆動回路
JPH11197602A (ja) ピエゾ駆動回路
US5550446A (en) Dual slew rate circuit for driver transistors in disk drives
US20080054984A1 (en) High voltage gate driver ic with ramp driver
JP2009159259A (ja) スイッチング装置
US6326819B1 (en) Current buffer for gate drive
JPH07337070A (ja) 絶縁ゲート型トランジスタ出力回路
JP2007267560A (ja) 貫通電流制御装置を備えたインバータ
JP4727360B2 (ja) 絶縁ゲート型半導体素子のゲート回路
JP2020195213A (ja) スイッチングトランジスタの駆動回路
JP4576717B2 (ja) コンパレータ回路
JP2001308688A (ja) 出力回路
US20040145918A1 (en) Inverter device capable of reducing through-type current
JP2001008494A (ja) ブリッジ形電力変換回路
JPH11285239A (ja) スイッチング素子を駆動する回路
JP7476765B2 (ja) スイッチング素子駆動回路