JPH07336341A - 受信機でのタイミングを回復するための装置 - Google Patents
受信機でのタイミングを回復するための装置Info
- Publication number
- JPH07336341A JPH07336341A JP14974795A JP14974795A JPH07336341A JP H07336341 A JPH07336341 A JP H07336341A JP 14974795 A JP14974795 A JP 14974795A JP 14974795 A JP14974795 A JP 14974795A JP H07336341 A JPH07336341 A JP H07336341A
- Authority
- JP
- Japan
- Prior art keywords
- value
- reference clock
- cell
- clock value
- enc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client
- H04N21/63—Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
- H04N21/643—Communication protocols
- H04N21/64307—ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4307—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
- H04N21/43072—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen of multiple content streams on the same device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
- H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
Abstract
ことに伴う問題を克服する装置を提供する。 【構成】 上記目的のため、本装置は、受信ビット・ス
トリームの伝送レートを検出し、且つ、実際に伝送され
たEnc・CRの値の間に加わった推定基準クロック
(Est・CR)値を計算するために使用される伝送さ
れたEnc・CRの値を周期的に検出する。続いて、位
相同期ループ(PLL)のエラー信号(TC・ERRO
R)を発生するためにこれらEst・CR値を実際に受
信されたEnc・CRの値と共に使用し、そのPLLが
より急速に収斂されるようにする。特に、一実施例で
は、TC・ERROR値が、単に各受信Enc・CR値
について発生されるのではなく、各受信セル即ち各受信
パケットについて発生され、その結果タイミング回復が
顕著にスピードアップされる。
Description
ル伝送に関し、特に、ATMディジタル受信機中での可
変ビット・レート・ビデオ信号に対するタイミング回復
に関する。
ル」に分割し、それらが非同期的に入力されることによ
って可変ビット・レート伝送を支援する通信網が知られ
ている。そのような通信網の一つに広帯域統合サービス
・ディジタル通信網(BroadbandIntegrated Services D
igital Network;B-ISDN)が有り、この通信網は
非同期伝送モード(Asynchronous Transfer Mode;AT
M)通信網と称されている。
・レート(variable bit-rate;以下、VBRと略称す
る)で伝送することができる。このことによって、比較
的に大勢のユーザからのデータを1本のデータ・チャネ
ルを通じて伝送するため、それらデータに統計的多重化
を行なうことが可能である。それらデータの伝送はAT
Mセルで為される。
下、MPEG1と言う)のオーディオ・ビデオ符号化規
格(ISO 11172 Committee Draft of ISO-IEC/JTC1/SC29
/WG11)に、エンコーダが基準クロック(以下、Enc
・CRと言う)と呼ばれるタイム・クロックのサンプル
を周期的に送出するシステム多重化能力が規定されてい
る。代表的には、これらEnc・CRは1秒当たり数個
のレートで伝送される。
するための1つの構成が1994年2月15日に本発明
者らに発行された米国特許第5,287,182号に開
示されている。この特許に開示されている構成では、A
TMデコーダでのタイム・クロックの回復は多数の受信
Enc・CR値に渡るジッタの影響の平均化に依拠して
いる。ジッタが極端に大きい場合には、デコーダのタイ
ミング回復回路が安定した動作状態に収斂する前に数千
個のEnc・CRの値が必要であろう。Enc・CRの
値は極めて少ない頻度で送出されるので、デコーダのタ
イミング回復回路の収斂には長い時間、例えば25秒も
の時間が掛かることがある。このように長時間を要する
ことは殆どの実際のシステムでは受容できないことであ
ろう。
機でのタイミング回復が低速度であることに関わる問題
を克服することを目的とする。
ング回復が低速度であることに関わる問題を克服するた
め、本発明では受信ビット・ストリームの伝送レートを
検出し、且つ、実際に伝送されたEnc・CRの値同士
の間に加わった推定基準クロック(以下、Est・CR
と言う)値を計算するため、伝送されたEnc・CRの
値を使用して周期的に検出する。続いて、位相同期ルー
プ(以下、PLLと略記する)のエラー信号(以下、T
C・ERRORと言う)を発生するためにこれらEst
・CR値を実際に受信されたEnc・CRの値と共に使
用し、そのPLLがより急速に収斂されるようにする。
が、単に各受信Enc・CR値について発生されるので
はなく、各受信セル即ち各受信パケットについて発生さ
れ、その結果タイミング回復が顕著にスピードアップさ
れる。
cell)の影響だけでなく伝送レートのドリフトをも最
小にするように調整されるようにすることができる。
個のビデオ・チャネルとその対応するオーディオ・チャ
ネルのみが図1のマルチプレクサ・ユニット100及び
図2のデマルチプレクサ・ユニット200に図示されて
いることに留意されたい。実際には複数個のビデオ・チ
ャネルとそれらの対応するオーディオ・チャネルがマル
チプレクサ・ユニット100で送信のために多重化さ
れ、同様に複数個のビデオ・チャネルとそれらの対応す
るオーディオ・チャネルがデマルチプレクサ・ユニット
200を介して得られるように使用されることは明らか
であろう。
るマルチプレクサ・ユニット100には、PTS及びD
TS挿入ユニット101、ビデオ・エンコーダ102及
びビデオ・データ・バッファ103が包含されている。
そのオーディオ・チャネルにはPTS挿入ユニット10
4、オーディオ・エンコーダ105及びオーディオ・デ
ータ・バッファ106が包含されている。ビデオ・デー
タ・バッファ103からのビデオ・データ及びオーディ
オ・データ・バッファ106からのオーディオ・データ
はシステム・エンコーダ兼Enc・CR及びCell・
Rate挿入器110へ与えられる。システム・タイム
・クロック発生器112には発振器114及び出力カウ
ンタ117が包含されている。出力カウンタ117の出
力はシステム・エンコーダ・タイム・クロック値Enc
・TCであり、この出力Enc・TCはPTS及びDT
S挿入ユニット101、PTS挿入ユニット104及び
システム・エンコーダ兼Enc・CR及びCell・R
ate挿入器110へ与えられる。なお、MPEG1の
規格に従い、PTS挿入ユニット104の周波数は90
kHz±50ppmであるものとする。更に、発振器1
14の周波数ドリフトは250μHz/secを超えな
いものとする。本実施例では、出力カウンタ117から
その出力として33ビットのEnc・TCが与えられ、
このEnc・TCが発振器114から供給される各パル
ス毎にインクリメントされる。
挿入ユニット101へ与えられる。PTS及びDTS挿
入ユニット101は画像表示ユニット、即ち、ピクチャ
・フレームの幾つかまたは全てにプレゼンテーシン・タ
イム・スタンプ(Presentation Time Stamp;以下、P
TSと略記する)を挿入する。PTSが非双方向予測画
像表示ユニット(以下、非Bピクチャと言う)に挿入さ
れる場合には、デコード・タイム・スタンプ(decode t
ime stamp;以下、DTSと略記する)もまた挿入され
る。これらの画像表示ユニットでは、PTSの数がDT
Sの数より各ピクチャ周期において符号化されるべき双
方向予測画像表示の数に1を加えた数だけ上回ってい
る。この結果得られた「タイム・スタンプ付き」ビデオ
・データがビデオ・エンコーダ102へパスされ、そこ
で既知の方法で符号化される。続いて、符号化されたビ
デオ・データはビデオ・データ・バッファ103へ与え
られ、システム・エンコーダ兼Enc・CR及びCel
l・Rate挿入器110を介して送信されるまで待機
する。
オ・アクセス・ユニット(Audio Access Unit;以下、
AAUと略記する)の形態を持ち、PTS挿入ユニット
104へ与えられる。PTS挿入ユニット104で、P
TS値がAAUの幾つかまたは全てに挿入される。その
後、それらAAUはオーディオ・エンコーダ105へ与
えられ、そこでそれらが周知の方法でディジタル的に符
号化され、その後、オーディオ・データ・バッファ10
6へ与えられ、システム・エンコーダ兼Enc・CR及
びCell・Rate挿入器110を介して送信される
まで待機する。
ユニット200(図2参照)でオーディオ・データ及び
ビデオ・データの復号及びディスプレイを制御するため
に使用される。それらPTSやDTSに応答する復号及
びディスプレイはデマルチプレクサ・ユニット200で
の同期を維持し、且つ、その中のデータ・バッファのオ
ーバフロー及びアンダフローを回避する。代表的には、
PTS及びDTS挿入ユニット101及びPTS挿入ユ
ニット104によって挿入されたPTS値やDTS値
は、システム・タイム・クロック発生器112からのE
nc・TC瞬時値に或る一定値を加えた値に等しい。
Cell・Rate挿入器110はデータ・パック及び
データ・パケットを作成し、それらを非同期的にデータ
通信チャネルへ供給する。データ・パックは複数個のビ
デオ・エンコーダ及びオーディオ・エンコーダ(図示せ
ず)からのデータ・パケットを包含するものである。そ
れらパックのヘッダにはまた、システム・タイム・クロ
ック発生器112からのEnc・TCの瞬時値であるE
nc・CRが包含されている。MPEG規格に従い、パ
ックは少なくとも0.7秒毎に伝送される必要がある。
上述した如く、Enc・CR値はパックで送出され、従
って、各秒当たりに送出されるEnc・CR値の数は僅
かに過ぎない。更に、上記MPEG規格ではセル・デー
タ・レートがパックの持続時間中は一定であると想定さ
れている。
ータ及びオーディオ・データと共に、もしPTS値或い
はDTS値が有ればそれらがパケット・ヘッダへ移され
た状態で包含される。そのため、パケット毎に2個以上
のPTS値或いはDTSが有る状況では、第1のPTS
或いはDTSを除く全てのPTS或いはDTSが排除さ
れる。
の符号化中に上記データ・チャネルへ伝送されるビット
数を表わすものとする。現画像表示ユニットが伝送され
ている間に、システム・エンコーダ兼Enc・CR及び
Cell・Rate挿入器110からビデオ・エンコー
ダ102へ実際に伝送されているビット数が伝送され
る。それから後に到来するフューチャ画像表示ユニット
については、ビデオ・エンコーダ102からシステム・
エンコーダ兼Enc・CR及びCell・Rate挿入
器110へ各画像表示ユニットに対して伝送されるべき
推奨値のビット数が供給される。続いて、システム・エ
ンコーダ兼Enc・CR及びCell・Rate挿入器
110で、既知の、例えば1992年10月27日に本
発明者らに付与された米国特許第5,159,447号
及び文献 "Documemt #AVC-56, CCITT STUDY GROUP XV W
P XV/1, Exparts Group for ATM Video Coding, May 2
1, 1991" 中の本発明者らの論文 "Constraints on Vari
able Bit-Rate Video for ATMNetworks" に記載されて
いる所定の原理に従って実際の値が選ばれる。
の詳細な構成を簡略化したブロック図の形で示してい
る。具体的には、図2に示されているシステム・デコー
ダ兼Enc・CR及びCell・Rate抽出器201
から復号されるべきビデオ情報がビデオ・データ・バッ
ファ202へ与えられ、そこに格納されてディスプレイ
されるまで待機する。ビデオ・データ・バッファ202
からのビデオ・データはビデオ・ディスプレイ・コント
ローラ203へ与えられ、最終的にはビデオ・デコーダ
204へ与えられる。同様に、オーディオ・データはシ
ステム・デコーダ兼Enc・CR及びCell・Rat
e抽出器201からオーディオ・データ・バッファ20
5へ与えられ、そこに格納されてディスプレイされるま
で待機する。オーディオ・データ・バッファ205から
のオーディオ・データはオーディオ・ディスプレイ・コ
ントローラ206へ与えられ、最終的にはオーディオ・
デコーダ207へ与えられる。システム・デコーダ兼E
nc・CR及びCell・Rate抽出器201ではま
た、受信されたシステム基準クロック(Enc・CR)
値、受信セル・レート情報、セル開始表示情報、セル終
了表示情報、バイト数情報及び喪失セル表示情報を検出
し、それらをデコーダ・タイム・クロック・エラー推定
器210へパスする。なお、伝送レートはセル・レート
(以下、Cell・Rateと略記する)として表わさ
れる。
ータ・レート、例えば1秒当たりのバイト数で表わされ
たデータ・レートを包含するものであってもよい。その
ような場合、システム・デコーダ兼Enc・CR及びC
ell・Rate抽出器201でそのような別表現が1
秒当たりのセル数で表わされた表現に変換される。更
に、送信セル同士の間の時間、即ち、セル周期(以下、
Cell・Periodと略記する)は、Cell・P
eriod = 1/Cell・Rateとして定義され
る。なお、受信機では受信セル同士の間の時間Cell
・Periodは通常遅延ジッタに起因して変化するこ
ととなる。セル開始時点及びセル終了時点は、それぞ
れ、当該セルの第1ペイロード・バイト及び最終ペイロ
ード・バイトが受信された直後の正確な時点として定義
される。
器210は以下に述べるように、各セルについて、TC
・ERRORと呼ばれるタイム・クロック・エラー信号
を発生し、それらを、有効なTC・ERROR値が受信
されているときを指し示すエネィブル信号及び立ち上げ
値と共にデコーダ・タイム・クロック発生器208へパ
スするように動作する。上記で指摘したように、TC・
ERROR値は、単に各受信Enc・CR値についてだ
けでなく、各セルについて発生されるので、タイミング
回復が顕著にスピードアップされる。
器210に対する立ち上げ手順は図3のフロー・チャー
トに図示されている。この手順はステップ301で開始
される。その後、ステップ302で受信セルの第1バイ
トが到来するまで待機する。第1セルが到来すると、ス
テップ303で立ち上げ時の値がゼロであるデコーダ・
タイム・クロックDec・TC(Dec・TC = 0)
が出力として与えられ、この第1セルの推定基準クロッ
クがEst・CR = 0に設定される。ステップ304
で、受信されたバイトのカウントが開始される。もし、
或るEnc・CRが受信されると、そのセルの開始から
上記Enc・CRのそれを含む最終バイトまでのバイト
数がBytes・To・Enc・CRとして保存され
る。もし、Cell・Rateが受信されると、それが
任意の存在するデフォルト値に取って代わる。
ll・Rateが両方とも存在するときは、それらが同
一のセル内に現れるものと想定されている。幾つかの構
成では、このことは必ずしも当てはまらないことがあ
る。そのような場合は、同一のセル中で新たなEnc・
CR値がCell・Rate値として受信されるまでT
C・ERROR値が出力されなくなるようにすることに
よって解決される。続いて、ステップ304でそのセル
が終了するまで待機する。その後、ステップ305で上
記Cell・Rateが受信されている値か或いはデフ
ォルト値の何れかから分かるかどうかを判定するテスト
が為される。もしステップ305でのテストの結果がN
Oであれば、制御手順がステップ302へ戻され、ステ
ップ305乃至305がステップ305でYESの結果
が出るまで反復される。
が受信されたかどうかを判定するテストが為される。も
しステップ306でのテストの結果がNOであれば、ス
テップ307で次のセルの第1バイトが受信されるまで
待機する。その第1バイトが到来すると、デコーダ・タ
イム・クロック発生器208から出力されたデコーダ・
タイム・クロック(Dec・TCと略記する)の現在値
がparameter・Saved・TCに保存され
る。続いて、何らかの可能Enc・CR値或いはCel
l・Rate値が、上述のステップ304と同様なステ
ップ308を呼び出すことによって受信される。ステッ
プ308ではまた、そのセルの最終バイトが到来するま
で待機し、その最終バイトが到来するとステップ309
でEnc・CR値が受信されたかどうかを判定するテス
トが為される。もしステップ309でのテストの結果が
YESであれば、制御手順がステップ312へパスされ
る。もしステップ309でのテストの結果がNOであれ
ば、ステップ310で、デコーダ・タイム・クロック発
生器208とデコーダ・タイム・クロック・エラー推定
器210とで構成されているタイミング回復位相制御ル
ープが上記Cell・Rate値だけに基づいてトラッ
キングを開始するようにされる。これは上記Cell・
PeriodによってEst・CRをそれが現在のセル
の開始点に対応するようにインクレメントすることによ
り達成される。
C で与えられる推定セル開始時デコーダ・タイム・クロッ
ク値が出力される。上記TC・ERROR値が有効であ
ることをフィルタ211へ指し示すエネィブル信号もま
た発生される。その後、制御手順はステップ307へ戻
され、ステップ307乃至311がステップ309でE
nc・CRが既に受信されていることを指し示すYES
の結果が出るまで反復される。ステップ306に戻っ
て、もしそこでのテストの結果がYESであればEnc
・CRが既に受信されており、制御手順はステップ31
2へパスされる。
が一定であるものと想定して、Enc・CRがEnc・
CRの最終バイトが伝送された直後の時点を表わしてい
るものと想定されている。しかし、ATMにあってはそ
の伝送ビット・レートは瞬時的には一定ではない。一方
で、セルは概ね上記Enc・CRにタイミングに時間的
な歪みを発生させるマルチプレクサ・ユニット100の
出力ビット・レートより極めて高いレートで一気に送出
される。このタイミング歪みは、受信セルを格納しそれ
らを一定のレートで読み出すFIFOを使用することに
よって回避することができる。しかし、これには高いコ
ストが必要となり、且つそのビット・レートが伝送中に
変化するようであれば問題が生じることとなろう。この
タイミング歪みは本実施例ではステップ312で、Ad
j・CRとして表わされる調整されたEnc・CRを次
の式、即ち、 Adj・CR = Enc・CR − (Bytes・To
・Enc・CR − 1)×Cell・Period/B
yte・In・Cell により計算することによって回避することができる。
る推定基準クロック値Est・CRが、 Est・CR = Adj・CR + Cell・Per
iod なる式によって計算される。その後、ステップ313で
次のセルの第1バイトが到来するまで待機する。続い
て、ステップ314でDecTC = Est・CRで与
えられる立ち上げ値が出力され、エネィブル信号が出力
として供給されるようにされる。その後、ステップ31
5で本ルーチンが終了する。
・チャートに関して上記で行なった想定の全てには従わ
ないことがある。例えば、MPEG2多重化ビット・ス
トリームでは、上記Enc・CR(これはPCR或いは
SCRと呼ばれる)はEnc・CRの次のバイトから最
終バイトまでが伝送される時間を表わしている。従っ
て、この場合、ステップ312でのAdj・CRの計算
は、次式、即ち Adj・CR = EncCR − (Bytes・To・
Enc・CR − 2)×Cell・perid/Byt
es・In・Cellで与えられる。。
ー推定器210の定状状態動作を図示するフロー・チャ
ートである。このルーチンはステップ401を介して開
始される。続いて、ステップ402で次のセルが開始す
るまで待機する。その後、ステップ403でparam
eter・Saved・TC中のDec・TCの現在値
の保存が為される。続いて、上述のステップ304と同
等なステップ404を呼び出すことによって何らかの適
当なEnc・CR値或いはCell・Rate値が受信
される。ステップ404ではまた、そのセルの最終バイ
トが到来するまで待機し、それが到来するとステップ4
05でEnc・CRが既に受信されているかどうかを判
定するテストが行なわれる。もしステップ405でのテ
ストの結果がNOであれば、ステップ406でそのEn
c・CRをそれが現在のセルの開始点に対応するように
インクレメントされる。もしステップ405でのテスト
の結果がYESであれば、Enc・CRが受信されてい
る。
が上述のステップ312(図3参照)での方法と同一の
方法で計算される。ステップ406か或いはステップ4
08の何れかの後、ステップ407で、次式、即ち TC・ERROR = Est・CR − Saved・T
C で与えられる推定セル開始時デコーダ・タイム・クロッ
ク値TC・ERRORが出力される。そのTC・ERR
ORが有効であることをフィルタ211へ指し示すエネ
ィブル信号もまた出力される。その後、制御手順がステ
ップ402へ戻されて本ルーチンは次に継続される。
ー推定器210でのTC・ERRORの発生は上記デコ
ーダの位相同期ループで実行される。
タイム・クロック・エラー推定器210の上記動作はセ
ルが喪失していないものと想定されている。実際には、
検出し得るセル喪失が有ることがあり、そのような場
合、図3及び図4のフロー・チャートの動作に簡単な変
更を加えてそれらの影響を最小にすることができる。も
し、例えば、セル喪失がセル・ヘッダの中で検出可能で
あれば、図3のステップ307とステップ313及び図
4のステップ408で正確なタイミング推定を維持する
ために各喪失セルについてEst・CRの値を上記Ce
ll・Periodだけインクレメントしなければなら
ない。
ell・Rateが同一のセル中で生じることが想定さ
れている。しかし、MPEG2プログラム・ストリーム
及び全てのMPEG1プログラム・ストリームに関して
は、Enc・CR及びCell・Rateが異なるセル
中で生じる。このことは、もしEnc・CR及びCel
l・Rateが異なるセルで受信される場合にTC・E
RRORが出力されないようにし、且つ、新たなEnc
・CRが既に分かっているCell・Rateと共に受
信されるまでTC・ERRORの出力が再開されないよ
うにすることによって解決される。
記載されている動作は、伝送レート即ちCell・Pe
riodが正確に分かっているものと想定されている。
これはよく有るケースである。そのCell・Peri
odは大抵厳密に整数値を持つ符号化タイム・クロッ
ク、即ち、時間的刻み目を表わすチック信号(tick)で
ある。例えば、MPEG2では公称タイム・クロック周
波数が27MHzである。伝送レートが4Mbsで、且
つBytes・In・Cellが47である場合、セル
当たりの符号化タイム・クロックのチック数Ncは、次
式、即ち Nc = 27MHz×8bits/byte×47by
tes/cell/4Mbs = 2538ticks/
cell で与えられる。一般的に、TRをbits/secの単
位で表わされた伝送レートとすると、Nc = 216×
106×Bytes・In・Cell/TR(の0.5
= 1とする四捨五入値)である。その伝送レートが符
号化タイム・クロックに同期されると、即ち、セルがN
c個のチック毎に送出されると、タイミング回復が現行
の既知の伝送レートで行なわれる。
は、フィルタ211、電圧制御発振器(以下、VCOと
言う)212及び出力カウンタ214を包含する位相同
期ループの一部である。上記で言及した如く、PLL位
相比較がデコーダ・タイム・クロック・エラー推定器2
10でTC・ERROR値を発生するために為される。
この目的で、デコーダ・タイム・クロック発生器208
から出力されたDec・TCがデコーダ・タイム・クロ
ック・エラー推定器210へ与えられる。システム・デ
コーダ兼Enc・CR及びCell・Rate抽出器2
01からのエネィブル信号は、有効なTC・ERROR
が利用可能なときにフィルタ211から与えられる。立
ち上げ時の値は上記の如く出力カウンタ214をそれが
調整された後で受信されている初期のEnc・CR値に
設定するために与えられ、その結果、初期に受信された
パックのパケット中の初期オーディオ・データ及びビデ
オ・データが正しくディスプレイされる。フィルタ21
1は上記エラーのTC・ERROR値を平準化し、且
つ、VCO212の周波数を制御するために使用される
制御電圧を発生する。
の中心周波数がマルチプレクサ・ユニット100(図1
参照)中の発振器114の中心周波数に近いものと想定
すると、フィルタ211の制御信号出力は結局は小さい
ほぼ一定の値に安定化される。もし、発振器114(図
1参照)の周波数が少しばかり高めにドリフトすると、
上記Enc・CR出力値は少しばかり増大し、それに対
応してVCO212へ与えられている制御電圧が増大
し、そのVCO212の周波数が上昇する。これによ
り、デコーダ・タイム・クロック発生器208から出力
されているDec・TC値が少しばかり増加し、その結
果、受信されたEnc・CR値だけでなく発生されたE
st・CR値がトラッキングされるようになる。同様
に、発振器114の周波数が低下した場合は、デマルチ
プレクサ・ユニット200中のEnc・CR(Est・
CR)値及びDec・TC値が低下して互いにトラッキ
ングする。
量、即ちTC・ERORの差信号の平均化が起こる持続
時間によってVCO212が如何に速く応答するか判定
される。フィルタ211による平準化量が小さければE
nc・CR(Est・CR)値及びDec・TC値の急
速な調整をもたらすことができる。しかし、もしオーデ
ィオ・クロック及びビデオ・クロックもまたVCO21
2から導出されていた場合、そのような急速な調整はオ
ーディオ品質及びビデオ品質にとって有害となろう。そ
のような場合は、フィルタ211によって極めて大きな
平準化が必要となることがある。
とVCO212の入力感度は出力カウンタ214へ与え
られている出力パルスの周波数安定性に影響を及ぼす。
もしその利得が大きい場合、Enc・CR(Est・C
R値及びDec・TC値)間の小さい差でVCO212
の出力に大きな周波数ずれが起きる。もしその利得が過
大であれば、VCO212は決して安定することはでき
ない。もしその利得が小さい場合、Enc・CR(Es
t・CR)値及びDec・TC値が互いに近い値でなか
ったとしても安定な動作をもたらすことができる。
ミングは、上記で示した如くそれぞれのオーディオ・デ
ータ及びビデオ・データに包含されているプレゼンテー
ション・タイム・スタンプ(PTS)或いはデコード・
タイム・スタンプ(DTS)を通じて制御される。PT
Sが各画像表示ユニット毎に生じるものと想定すると、
ビデオ・データ・バッファ202に格納されている最も
古い画像表示ユニットのDTS(DTSが無い場合はP
TS)がビデオ・ディスプレイ・コントローラ203へ
パスされる。ビデオ・ディスプレイ・コントローラ20
3はDec・TC−Tj値が上記最も古い画像表示ユニ
ットのDTSの値に増大するまで待機する。続いてビデ
オ・デコーダ204は対応する画像表示ユニットに対す
る上記符号化ビデオ・データをビデオ・データ・バッフ
ァ202から抽出する。ビデオ・デコーダ204へ入力
された各ビデオ画像表示のために、或る画像表示ユニッ
トがディスプレイのためのビデオ出力として供給され
る。このビデオ出力は上記入力と同様に同一の画像表示
ユニット(例えば、Bピクチャに関する画像表示ユニッ
ト)であるか、或いは以前に復号されたピクチャが格納
されたもの(例えば、非Bピクチャに関する画像表示ユ
ニット)であることができる。
ない場合、ビデオ・ディスプレイ・コントローラ203
は単に以前の画像表示ユニットのDTSに通常のピクチ
ャ持続時間を加えることによって外挿法予測されたDT
Sを計算する。ビデオ・デコーダ204が必ず次の画像
表示ユニットが復号される前に各画像表示ユニットの復
号を完了するものと想定されている。
TSがDec・TC−Djと等しいときは、オーディオ
・データ・バッファ205中の次のオーディオ・アクセ
ス・ユニットがオーディオ・ディスプレイ・コントロー
ラ206を介してオーディオ・デコーダ207へ与えら
れる。上記復号オーディオがすぐにディスプレイされる
べきビデオ出力に対応するオーディオ出力としてパスさ
れる。
オーディオ・ディスプレイ・コント−ラの詳細を図5に
示し、以下で説明する。
は、デマルチプレクサ・ユニット200は正確に動作す
ることができない。これはデコーダ・タイム・クロック
発生器208のフィルタ211がジッタが無い状況にお
いてよりも極めて長い時間間隔に渡って平均化を行なわ
なければならないために起こる。しかし、例えこれがそ
うであるとしても、より重要な問題はデータの到来時間
がマルチプレクサ・ユニット100(図1参照)で想定
した場合よりも相当異なることがあることである。その
ような事態が発生すると、デマルチプレクサ・ユニット
200中のビデオ・データ・バッファ202またはオー
ディオ・データ・バッファ205或いはそれらの双方が
オーバフロー或いはアンダフローを起こす可能性があ
る。
は、そのバッファ・サイズをマルチプレクサ・ユニット
100中のエンコーダの場合に想定されたサイズ以上に
増大させることによって容易に回避することができる。
それらデータ・バッファのアンダフローは復号の前にそ
れらデータ・バッファ中にデータの追加積み上げをもた
らすジッタ遅延Djを加えることによって緩和すること
ができる。その付加的に格納されたデータによってアン
ダフローに対する保証が与えられる。実際のところ、も
しジッタ遅延の範囲が保証されれば、それらデータ・バ
ッファがアンダフローを起こす可能性は充分に大きなバ
ッファを選び、且つDjに充分に大きな値を選ぶことに
よって実質的に無くすることができる。続いてこのジッ
タ遅延Djの値はDec・TC − Djを形成するため
減算器216でDec・TCと組み合わされる。MPE
G1におけるジッタ遅延Djの量は90000秒で与え
られている。続いて、そのDec・TC − Dj値が以
下で述べるように、ビデオ・ディスプレイ・コントロー
ラ203及びオーディオ・ディスプレイ・コントローラ
206で使用されるように供給される。
ラ203及びオーディオ・ディスプレイ・コントローラ
206のチャネルに対するジッタ遅延の動的なトラッキ
ングは、ジッタ遅延値Djを動的に発生するジッタ遅延
計算ユニット217を使用することによって実現され
る。その結果、動的に得られたDjの値はDec・TC
− Djの値を得るために減算器216の負入力端へ与
えられる。データ・バッファのアンダフローを実質的に
無くするためには、単にそのDjが充分大きいことを保
証することだけが必要である。データ・バッファのアン
ダフローは、データの到来が遅れる場合、即ち、Dec
・TC>Enc・CR(Est・CR)である場合に起
きることがある。従って、Djの控え目な選択はDec
・TC -Enc・CR(Est・CR)の最大測定値で
ある。実際の動作では、Djはオーディオ品質やビデオ
品質に大きな影響を与えること無く極めて緩慢に所望の
値に上昇する。
な充満状態(fullness)がジッタ遅延Djの値を変調す
るために用いられる。このために、ビデオ・データ・バ
ッファ202の充満状態値(fullness value)がデコー
ダ・タイム・クロック・エラー推定器210から出力さ
れたTC・ERROR値とともにジッタ遅延計算ユニッ
ト217へ与えられる。
ャートに図示されている。具体的にはこの手順の最初に
ステップ601でDj値が公称見込みジッタ遅延値に初
期化される。続いて、ステップ602でビデオ・データ
・バッファ202の充満状態が読み出される。ステップ
603では、ビデオ・データ・バッファ202の充満状
態値が過大でありジッタ遅延が過大であることを示して
いるかどうかを判定するテストが為される。もしステッ
プ603でのテストの結果がYESであれば、ステップ
604でDjの値がデクリメントされる。その後、制御
手順はステップ605へパスされる。もしステップ60
3でのテストの結果がNOであれば、ステップ606で
ビデオ・データ・バッファ202の充満状態値が過小で
あるかどうかを判定するテストが為される。もしステッ
プ606でのテストの結果がYESであれば、ステップ
607でDjの値がインクリメントされる。
される。もしステップ606でのテストの結果がNOで
あれば、ステップ605でデコーダ・タイム・クロック
・エラー推定器210からTC・ERRORの値が読み
出される。ステップ608で、ステップ605で得られ
た値の符号がTC・ERRORの絶対値を得る為に変換
される。続いて、ステップ609でDjの値がそのTC
・ERRORの絶対値より小さいかどうかを判定するテ
ストが為される。もしステップ609でのテストの結果
がYESであれば、ステップ610でDjの値がインク
リメントされる。もしステップ609でのテストの結果
がNOであれば、制御手順はステップ602へ戻され
る。
クリメントの量は、如何に速い適応化プロセスが望まれ
ているか、及び、オーディオ出力及びビデオ出力に如何
程の安定性が要求されているかに依る。そのような判定
は本システムの実行者による選択に委ねられている。
ラ203か或いはオーディオ・ディスプレイ・コントロ
ーラ206の何れかに対して使用することができるディ
スプレイ・コントロール・ユニットの詳細な構成を簡略
化して示すブロック図である。なお、オーディオ・ディ
スプレイ・コントローラ206に関してはPTS値のみ
が使用される。具体的には、パケット・ヘッダを除去し
且つDTSまたはPTS或いはそれら双方が存在するこ
とを検出するパケット解除器兼DTS(PTS)抽出器
501が示されている(受信された最初のパケットはP
TSを包含することが必要である)。もしPTSまたは
DTSが検出されると(DTSが無い場合は、DTS
= PTSが設定される)、スイッチ502がパケット
解除器兼DTS(PTS)抽出器501からの信号によ
ってAポジションに設定され、DTS値がスイッチ50
2のA入力端へ与えられる。続いて、その供給されたD
TS値はスイッチ502による出力DTS1としてDT
S(PTS)レジスタ503へ与えられる。
501はパケット・ヘッダを除去した後、要求が有り次
第、残りのパケット・データをプレゼンテーション・ユ
ニット検出器504へパスする。ビデオ・ディスプレイ
・コントローラ203においては、PUは画像表示ユニ
ット(即ち、ピクチャ)である。オーディオ・ディスプ
レイ・コントローラ206においては、PUはAudi
o・Accである。各最初のPU(それのみで、外には
無し)の開始時、プレゼンテーション・ユニット検出器
504はDTS(PTS)レジスタ503をクロック動
作させるクロック・パルスを出力して、DTS(PT
S)レジスタ503への入力DTSが読み出され、記憶
され、且つ、DTS2のような出力として減算器505
及び加算器507へ与えられるようにする。続いて、プ
レゼンテーション・ユニット検出器504は待機状態と
なる。
与えられ、そこでそれらが格納されているDTS2値と
比較される。その結果得られた差、Dec・TC − D
j− DTS2はゼロ検出器506へ与えられる。De
c・TC − Dj値がDTC2に等しい値に増大する
と、enable・next・PU信号が出力としてプ
レゼンテーション・ユニット検出器504及びスイッチ
502のset B入力端へ与えられる。このことによ
って次のPUがデコーダへパスされるようになる。ビデ
オ・ディスプレイ・コントローラ203においては、こ
のenable・next・PU信号が受信されると、
プレゼンテーション・ユニット検出器504が上記次位
PUに関するデータをビデオ・デコーダ204へ転送す
る。同様に、オーディオ・ディスプレイ・コントローラ
206においては、そのenable・next・PU
信号によってプレゼンテーション・ユニット検出器50
4が上記次位PUに関するデータをオーディオ・デコー
ダ207へ転送するようになる。
t・PU信号はまたスイッチ502がBポジションへ設
定されるようにする。もし、上記PUが出力されている
間にパケット解除器(depacketizer)兼DTS(PT
S)抽出器501がPTSまたはDTSを検出すると、
そのPTSまたはDTSによってスイッチ502は以前
の如くAポジションへ設定される。しかし、もしPTS
またはDTSが検出されない場合は、スイッチ502は
Bポジションに留まる。
4によるPUデータの転送が終了すると、プレゼンテー
ション・ユニット検出器504はクロック・パルスを以
前の如くDTS(PTS)レジスタ503のクロック入
力端へ出力する。もし新たなDTS値が到来している場
合は、そのDTS値が前述の如くスイッチ502のA入
力端から読み出され、DTS(PTS)レジスタ503
へDTS1として与えられ、DTS(PTS)レジスタ
503からDTS出力値として出力される。しかし、も
し新たなDTS値が到来していない場合は、スイッチ5
02は依然としてBポジションに留まる。この状況で
は、外挿DTS値が加算器507へ与えられ、DTS
(PTS)レジスタ503へ新たなDTS1として与え
られ、その出力端からDTS2として出力される。この
外挿DTS値は加算器507を介して一定の公称ピクチ
ャ持続時間値をDec・TCの単位で前のDTS2値に
加えることによって得られる。例えば、その公称ピクチ
ャ周波数が29/97Hzであり、上記Dec・TCの
周波数が90kHzであれば、上記一定値は3003で
ある。
出器504はDec・TC − DjがDTS2のその新
しい値に増大するまで待機し、その後ゼロ検出器506
からenable・next・PUパルスを受信し、そ
の結果データ出力サイクルを反復する。
する重要で高品質な用途では、デコーダ・タイム・クロ
ック発生器208の安定度は所望の品質レベルを得るに
は充分ではないかも知れない。例えば、MPEG1規格
書では上記Dec・TCに±50ppmの安定度が要求
され、他方伝送ビデオ・クロックの業界標準では±3p
pmの安定度を要求している。従って、ビデオ・タイミ
ング及びデマルチプレクサ・ユニット200を高度化す
るための構成が必要である。
器506の代わりに使用することができるタイム・ベー
ス・コレクタ回路の詳細な構成を簡略化して示すブロッ
ク図である。上記で述べたように、VCO704からの
enable・next・PU信号(パルス)は、同様
にスイッチ701を動作可能状態にするためにも使用さ
れる。そのような各enable・next・PU信号
はスイッチ701を閉路状態にし、その結果、瞬時的な
タイミング・エラー信号入力がフィルタ702へ与えら
れることが可能になる。フィルタ702は代表的には何
れかのタイム・ウインドゥに渡ってサンプルされたタイ
ミング・エラー信号を平均化し、その結果をクリッパ7
03へパスする。フィルタ持続時間及びフィルタ利得を
適切な判断で選択することによって図7に示されている
タイム・ベース・コレクタの位相同期ループの安定度及
びトラッキング・レートが判定される。
値が、単に各受信Enc・CR値について発生されるの
ではなく、各受信セル即ち各受信パケットについて発生
され、その結果タイミング回復が顕著にスピードアップ
される効果が有る。
だけでなく伝送レートのドリフトをも最小にするように
調整されるようにすることができる利点が有る。
は発明の理解を容易にするためのものであり、特許請求
の範囲を制限するように理解されるべきものではない。
クサ・ユニットの詳細な構成を簡略化して示すブロック
図である。
レクサ・ユニットの詳細な構成を簡略化して示すブロッ
ク図である。
推定器の立ち上げ動作を図示するフロー・チャートであ
る。
推定器の定状状態動作を図示するフロー・チャートであ
る。
れているディスプレイ・コントローラの詳細な構成を簡
略化して示すブロック図である。
値を発生する手順を図示するフロー・チャートである。
ディスプレイ・コントローラで使用されるタイム・ベー
ス・コレクタの詳細な構成を簡略化して示すブロック図
である。
ll・Rate挿入器 112 システム・タイム・クロック発生器 114 発振器 115 出力カウンタ 200 デマルチプレクサ・ユニット 201 システム・デコーダ兼Enc・CR及びCel
l・Rate抽出器 202 ビデオ・データ・バッファ 203 ビデオ・ディスプレイ・コントローラ 204 ビデオ・デコーダ 205 オーディオ・データ・バッファ 206 オーディオ・ディスプレイ・コントローラ 207 オーディオ・デコーダ 208 デコーダ・タイム・クロック発生器 210 デコーダ・タイム・クロック・エラー推定器 211 フィルタ 212 VCO 214 出力カウンタ 216 減算器 217 ジッタ遅延計算ユニット 501 パケット解除器兼DTS(PTS)抽出器 502 スイッチ 503 DTS(PTS)レジスタ 504 プレゼンテーション・ユニット検出器 505 減算器 506 ゼロ検出器 507 加算器 701 スイッチ 702 フィルタ 703 クリッパ 704 VCO
Claims (7)
- 【請求項1】 システム基準クロック値及び伝送レート
値を含む非同期ディジタル信号を受信する手段と、 前記受信された非同期ディジタル信号から前記システム
基準クロック値と前記伝送レート値とを抽出する手段
(201)と、 前記抽出されたシステム基準クロック値と伝送レート値
とを与えられ、前記受信されたシステム基準クロック値
同士の間の推定基準クロック値を発生する手段(21
0)と、 前記抽出されたシステム基準クロック値と前記推定基準
クロック値とを使用して受信機でシステム・タイム・ク
ロックを発生する手段(208)、とから成ることを特
徴とする、受信機においてタイミングを回復する装置。 - 【請求項2】 前記システム・タイム・クロック発生手
段(208)が、前記システム基準クロック値と推定基
準クロック値とが入力される入力端と前記システム・タ
イム・クロックを発生する出力端とを有する位相同期ル
ープを包含し、この位相同期ループが前記システム基準
クロック値と推定基準クロック値とシステム・タイム・
クロックとに応答してより高速で収斂することを特徴と
する、請求項1に記載の装置。 - 【請求項3】 前記推定基準クロック値発生手段(21
0)が、前記抽出されたシステム基準クロック値と前記
推定基準クロック値とをそれらに対応するセルが遠隔の
エンコーダからの出力として受信された時間を表わす値
となるように調整する手段を包含することを特徴とす
る、請求項1に記載の装置。 - 【請求項4】 前記推定基準クロック値を発生する手段
(210)が、更に前記非同期ディジタル信号中の各受
信セルについて前記抽出されたシステム基準クロック値
同士の間の推定基準クロック値を発生する手段を包含す
ることを特徴とする、請求項3に記載の装置。 - 【請求項5】 前記システム・タイム・クロック発生手
段(208)が、前記システム基準クロック値と推定基
準クロック値とシステム・タイム・クロックとに応答し
て前記システム・タイム・クロックと前記基準クロック
値との間の差を表わすエラー信号を発生する手段を包含
することを特徴とする、請求項4に記載の装置。 - 【請求項6】 更に、前記前記抽出された基準クロック
値と伝送レート値とが同一のセル中で生じるときを判定
する手段を包含し、且つ、前記システム・タイム・クロ
ック発生手段が更に前記抽出された基準クロック値と前
記伝送レート値とが同一のセル中に無いとき前記エラー
信号が発生されるのを禁止する手段を包含することを特
徴とする、請求項5に記載の装置。 - 【請求項7】 更に、喪失セル(lost cell)を検出す
る手段を包含し、前記調整手段がセル・インターバルを
付加することによって各喪失セルにおける前記基準クロ
ック値を対応する調整された基準クロック値に調整する
ことを特徴とする、請求項6に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25025294A | 1994-05-27 | 1994-05-27 | |
US250252 | 1994-05-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07336341A true JPH07336341A (ja) | 1995-12-22 |
JP3136253B2 JP3136253B2 (ja) | 2001-02-19 |
Family
ID=22946970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14974795A Expired - Fee Related JP3136253B2 (ja) | 1994-05-27 | 1995-05-25 | 受信機でのタイミングを回復するための装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5668841A (ja) |
EP (1) | EP0684740B1 (ja) |
JP (1) | JP3136253B2 (ja) |
CA (1) | CA2146801C (ja) |
DE (1) | DE69521362T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6097739A (en) * | 1996-03-09 | 2000-08-01 | Fujitsu Limited | Data transfer rate control method and data transfer rate controller |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4297518B2 (ja) * | 1995-03-06 | 2009-07-15 | 沖電気工業株式会社 | 音声・ビデオ復号装置 |
JPH0918870A (ja) * | 1995-06-30 | 1997-01-17 | Sony Corp | タイミング検出回路及びその方法 |
US5805602A (en) * | 1995-09-25 | 1998-09-08 | Bell Atlantic Network Services, Inc. | Network monitoring system for cell delay variation |
US6075768A (en) * | 1995-11-09 | 2000-06-13 | At&T Corporation | Fair bandwidth sharing for video traffic sources using distributed feedback control |
FR2743245B1 (fr) * | 1995-12-29 | 1998-01-23 | Thomson Multimedia Sa | Dispositif de demultiplexage |
US6055271A (en) * | 1996-01-18 | 2000-04-25 | Sony Corporation | Signal encoding method and apparatus and signal transmission method and apparatus involving the use of a number of pseudo access units |
US6233256B1 (en) * | 1996-03-13 | 2001-05-15 | Sarnoff Corporation | Method and apparatus for analyzing and monitoring packet streams |
US5774497A (en) * | 1996-04-12 | 1998-06-30 | Hewlett-Packard Co | Method and apparatus for PCR jitter measurement in an MPEG-2 transport stream |
US5903543A (en) * | 1996-05-21 | 1999-05-11 | Samsung Electronics Co., Ltd. | Apparatus and method of preventing cell data loss during clock switching |
DE19630398C1 (de) * | 1996-07-26 | 1998-02-12 | Siemens Ag | Verfahren zum Synchronisieren eines in einer Datenempfangsstation zu generierenden Taktsignals mit einem in einer Datensendestation verwendeten Taktsignal |
DE69713241T2 (de) * | 1996-10-08 | 2003-02-20 | Sony Corp | Empfangsvorrichtung und -verfahren und Phasenregelkreis |
SE519917C2 (sv) * | 1997-04-16 | 2003-04-22 | Telia Ab | Förbättringar av,eller med avseende på,överföring av MPEG-2- data med variabel bithastighet |
US6118835A (en) * | 1997-09-05 | 2000-09-12 | Lucent Technologies, Inc. | Apparatus and method of synchronizing two logic blocks operating at different rates |
US6377588B1 (en) | 1997-11-25 | 2002-04-23 | Nec Corporation | Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder |
US6108382A (en) * | 1998-02-06 | 2000-08-22 | Gte Laboratories Incorporated | Method and system for transmission of video in an asynchronous transfer mode network |
US20060262813A1 (en) * | 1998-12-18 | 2006-11-23 | Digital Networks North America, Inc. | Multi-channel video pump |
US6473441B1 (en) * | 1998-12-18 | 2002-10-29 | Escient Convergence Corp | Multi-channel video pump |
US6665728B1 (en) * | 1998-12-30 | 2003-12-16 | Intel Corporation | Establishing optimal latency in streaming data applications that use data packets |
US8245260B1 (en) | 1999-05-04 | 2012-08-14 | Unisys Corporation | Video server |
US7784079B1 (en) | 1999-05-04 | 2010-08-24 | Unisys Corporation | Video on demand transaction server |
US7451474B1 (en) | 2000-05-15 | 2008-11-11 | Unisys Corporation | Set top network protocol |
US7188357B1 (en) | 2000-11-16 | 2007-03-06 | Unisys Corporation | Video-on demand video server disk/memory streaming selection methodology |
US6829244B1 (en) * | 2000-12-11 | 2004-12-07 | Cisco Technology, Inc. | Mechanism for modem pass-through with non-synchronized gateway clocks |
US7006510B2 (en) * | 2001-01-17 | 2006-02-28 | Optibase Ltd. | Method of clock mismatch and drift compensation for packet networks |
US6704329B2 (en) | 2001-05-08 | 2004-03-09 | Path 1 Network Technologies Inc. | Minimizing the effect of jitter upon the quality of service operation of networked gateway devices |
US20030066094A1 (en) * | 2001-09-29 | 2003-04-03 | Koninklijke Philips Electronics N.V. | Robust method for recovering a program time base in MPEG-2 transport streams and achieving audio/video sychronization |
JP3868250B2 (ja) * | 2001-10-09 | 2007-01-17 | 松下電器産業株式会社 | データ転送装置、データ転送システム、およびデータ転送方法 |
US7230987B2 (en) * | 2002-09-30 | 2007-06-12 | Broadcom Corporation | Multiple time-base clock for processing multiple satellite signals |
US7533402B2 (en) | 2002-09-30 | 2009-05-12 | Broadcom Corporation | Satellite set-top box decoder for simultaneously servicing multiple independent programs for display on independent display device |
US7266147B2 (en) | 2003-03-31 | 2007-09-04 | Sharp Laboratories Of America, Inc. | Hypothetical reference decoder |
US7924181B1 (en) * | 2006-10-20 | 2011-04-12 | Nvidia Corporation | System, method, and computer program product for digitally estimating a clock signal associated with an audio signal |
US8300530B2 (en) * | 2007-02-08 | 2012-10-30 | Ixia | Detecting media rate for measuring network jitter |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4633193A (en) * | 1985-12-02 | 1986-12-30 | At&T Bell Laboratories | Clock circuit synchronizer using a frequency synthesizer controlled by a frequency estimator |
US4961188A (en) * | 1989-09-07 | 1990-10-02 | Bell Communications Research, Inc. | Synchronous frequency encoding technique for clock timing recovery in a broadband network |
US5159447A (en) * | 1991-05-23 | 1992-10-27 | At&T Bell Laboratories | Buffer control for variable bit-rate channel |
US5353313A (en) * | 1992-04-10 | 1994-10-04 | At&T Bell Laboratories | Transmission of a clock signal over an asynchronous data channel |
US5287182A (en) * | 1992-07-02 | 1994-02-15 | At&T Bell Laboratories | Timing recovery for variable bit-rate video on asynchronous transfer mode (ATM) networks |
US5260978A (en) * | 1992-10-30 | 1993-11-09 | Bell Communications Research, Inc. | Synchronous residual time stamp for timing recovery in a broadband network |
US5579348A (en) * | 1994-02-02 | 1996-11-26 | Gi Corporation | Method and apparatus for improving the apparent accuracy of a data receiver clock circuit |
NL9401525A (nl) * | 1994-09-21 | 1996-05-01 | Nederland Ptt | Clock recovery voor ATM ontvanger. |
-
1995
- 1995-04-11 CA CA002146801A patent/CA2146801C/en not_active Expired - Lifetime
- 1995-05-17 DE DE69521362T patent/DE69521362T2/de not_active Expired - Lifetime
- 1995-05-17 EP EP95303302A patent/EP0684740B1/en not_active Expired - Lifetime
- 1995-05-25 JP JP14974795A patent/JP3136253B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-22 US US08/589,428 patent/US5668841A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6097739A (en) * | 1996-03-09 | 2000-08-01 | Fujitsu Limited | Data transfer rate control method and data transfer rate controller |
Also Published As
Publication number | Publication date |
---|---|
CA2146801A1 (en) | 1995-11-28 |
CA2146801C (en) | 1999-11-02 |
EP0684740B1 (en) | 2001-06-20 |
JP3136253B2 (ja) | 2001-02-19 |
US5668841A (en) | 1997-09-16 |
EP0684740A2 (en) | 1995-11-29 |
EP0684740A3 (en) | 1997-09-24 |
DE69521362D1 (de) | 2001-07-26 |
DE69521362T2 (de) | 2002-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3136253B2 (ja) | 受信機でのタイミングを回復するための装置 | |
JP3053717B2 (ja) | 受信機においてタイミングを回復する装置 | |
JP3168243B2 (ja) | ビデオ信号符号化装置 | |
US5640388A (en) | Method and apparatus for removing jitter and correcting timestamps in a packet stream | |
US5467342A (en) | Methods and apparatus for time stamp correction in an asynchronous transfer mode network | |
US5966387A (en) | Apparatus and method for correcting jitter in data packets | |
US5828414A (en) | Reduction of timing jitter in audio-video transport streams | |
US6744782B1 (en) | Communications device, method thereof, communications system and recording medium | |
US5790543A (en) | Apparatus and method for correcting jitter in data packets | |
EP0699369B1 (en) | Apparatus and methods for improving timing recovery of a system clock | |
TWI455573B (zh) | 恢復系統時鐘的裝置和方法 | |
US6377588B1 (en) | Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder | |
US20010004366A1 (en) | Communication apparatus, communication method and storage medium | |
JPH11215082A (ja) | ディジタル信号多重化装置及び方法、ディジタル信号伝送装置及び方法、ディジタル信号記録装置及び方法、並びに、記録媒体 | |
EP1145559B1 (en) | Method and apparatus for delivering reference signal information within a specified time interval | |
JP4081936B2 (ja) | 通信装置、通信方法、および記録媒体 | |
JP4689231B2 (ja) | トランスポートストリーム切換装置 | |
JP3888014B2 (ja) | 位相同期回路 | |
JPH11234308A (ja) | MPEG over ATMのプログラムクロックレファレンスジッタ低減方法及び低減装置並びにMPEG復号化装置 | |
Haskell et al. | Timing Recovery for Variable Bit-Rate Video on ATM | |
KR100234130B1 (ko) | 티1 회선 인터페이스 장치 및 티1 가입자 수용 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071201 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |