JPH07334345A - シフト装置 - Google Patents

Abstract

(57)【要約】 【目的】 データを単方向にシフトするシフト装置にお
いて、装置を構成するトランジスタの数を少なくする。 【構成】 単方向のシフト装置が、選択回路１、シフト
回路２および制御回路Ｃ１を含む。選択回路１は、入力
データＩ０〜Ｉ３を単方向に所定ビットシフトし、また
は、シフトしないで出力する。シフト回路２は、選択手
段から出力されたデータをさらに同じ方向にシフトし、
または、シフトしないで出力する。選択回路１およびシ
フト回路２は、制御回路Ｃ１から出力されるシフト量信
号ｓ０，ｓ１およびｓ１０によって制御される。選択回
路１を設けたことにより、シフト回路２が受持つ最大シ
フト量を少なくすることができる。それにより、シフト
回路２を構成するトランジスタの個数を少なくすること
ができ、シフト装置全体に含まれるトランジスタの個数
を少なくすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、コンピュータ等の演
算処理装置に用いられ、データを任意のビット数シフト
するシフト装置に関し、特に、データを上位方向または
下位方向へ単方向シフトするシフト装置に関するもので
ある。

【０００２】

【従来の技術】コンピュータ等の計算機において、入力
データを任意のビット数シフトするシフト装置は、非常
によく使用される装置である。その理由は、データをシ
フトすることによって、簡単に乗算をすることができる
からである。計算機の中で処理されるデータは、２進数
で表わされることが多い。

【０００３】図７は、従来のシフト装置によるデータの
シフトの一例を示す模式図である。この図７において
は、シフトする前の元のデータと、上位方向または下位
方向にシフトされたデータの一例が２進数および１０進
数でそれぞれ示される。

【０００４】図７を参照して、２進数のデータを上位方
向へ１ビットシフトすることは、元のデータを２倍した
ことに等しい。また、２進数のデータを上位へ２ビット
シフトすることは、データを４倍したことに等しい。さ
らに、２進数のデータを上位方向に３ビットシフトする
ことは、データを８倍したことに等しい。このようにデ
ータをシフトすることにより、簡単に数字の２のべき乗
倍の演算が実現できる。

【０００５】逆に、２進数のデータを下位方向に１ビッ
トシフトすることは、元のデータを１／２倍することに
等しい。また、２進数のデータを下位方向に２ビットシ
フトすることは、元のデータを１／４倍することに等し
い。さらに、２進数のデータを下位方向に３ビットシフ
トすることは、元のデータを１／８倍することに等し
い。

【０００６】このような２進数のデータのシフトにおけ
る特徴を利用すると、シフト量の組合わせにより任意の
倍数のデータを得ることができる。

【０００７】具体的には、たとえば、元のデータを５倍
したいときには、そのデータを上位方向に２ビットシフ
トしたデータ（４倍のデータ）と、その元のデータ（１
倍のデータ）とを加算することにより、元のデータの５
倍のデータを簡単に得ることができる。

【０００８】図８は、従来の単方向シフト装置の構成を
示す回路図である。この図８においては、一例として、
４ビットの入力データを下位方向へ任意のビット数シフ
トする単方向シフト装置が示される。

【０００９】図８を参照して、このシフト装置は、１６
個のＮチャネルトランジスタ８１〜９６を含む。

【００１０】入力ノードＮ２０〜Ｎ２３は、４ビットの
入力データＩ０〜Ｉ３をそれぞれ受ける。入力ノードＮ
３０〜Ｎ３３からは、４ビットの出力データＯ０〜Ｏ３
がそれぞれ出力される。入力データは、Ｉ０〜Ｉ３の順
に下位ビットから上位ビットとなっている。出力データ
は、Ｏ０〜Ｏ３の順に下位ビットから上位ビットとなっ
ている。

【００１１】入力ノードＮ２０と出力ノードＮ３０との
間にトランジスタ８１が接続される。出力ノードＮ３０
および入力ノードＮ２１の間、出力ノードＮ３０および
入力ノードＮ２２の間ならびに出力ノードＮ３０および
入力ノードＮ２３の間に、それぞれトランジスタ８５，
８５および９３が接続される。

【００１２】入力ノードＮ２１および出力ノードＮ３１
の間にトランジスタ８２が接続される。出力ノードＮ３
１および入力ノードＮ２２の間、出力ノードＮ３１およ
び入力ノードＮ２３の間ならびに出力ノードＮ３１およ
び接地ノードＮｇの間に、それぞれトランジスタ８６，
９０および９４が接続される。

【００１３】入力ノードＮ２２および出力ノードＮ３２
の間にトランジスタ８３が接続される。出力ノードＮ３
２および入力ノードＮ２３の間にトランジスタ８７が接
続される。出力ノードＮ３２と接地ノードＮｇとの間
に、トランジスタ９１および９５がそれぞれ接続され
る。入力ノードＮ２３および出力ノードＮ３３の間にト
ランジスタ８４が接続される。出力ノードＮ３３と接地
ノードＮｇとの間に、トランジスタ８８，９２および９
６がそれぞれ接続される。

【００１４】トランジスタ８１〜８４の各々は、シフト
量信号ｓ０を受ける。トランジスタ８５〜８８の各々
は、ゲートにシフト量信号ｓ１を受ける。トランジスタ
８９〜９２の各々は、ゲートにシフト量信号ｓ２を受け
る。トランジスタ９３〜９６の各々は、ゲートにシフト
量信号ｓ３を受ける。これらのシフト量信号ｓ０〜ｓ３
は、データのシフト量に対応する信号である。

【００１５】シフト量信号ｓ０は、シフト量が０ビット
の場合に“１”（Ｈレベル）の信号レベルになる。シフ
ト量信号ｓ１は、シフト量が１ビットの場合に“１”の
信号レベルになる。シフト量信号ｓ２は、シフト量が２
ビットの場合に“１”の信号レベルになる。シフト量信
号ｓ３は、シフト量が３ビットの場合に“１”の信号レ
ベルになる。

【００１６】次に、図８のシフト装置の動作について説
明する。図９は、図８のシフト装置のシフト動作を説明
するための模式図である。この図９においては、３種類
の値の入力データの各々について、入力データＩ０〜Ｉ
３、シフト量信号ｓ０〜ｓ３および出力データＯ０〜Ｏ
３の相互関係が示される。以下、図８および図９を参照
して動作を説明する。

【００１７】まず、０ビットのシフト（シフトさせない
状態）の場合について説明する。この場合は、入力ノー
ドＮ２０および出力ノードＮ３０、入力ノードＮ２１お
よび出力ノードＮ３１、入力ノードＮ２２および出力ノ
ードＮ３２ならびに入力ノードＮ２３および出力ノード
Ｎ３３がそれぞれ接続される。これにより、入力データ
Ｉ０〜Ｉ３が、それぞれそのまま出力データＯ０〜Ｏ３
として出力される。

【００１８】入力データＩ０〜Ｉ３を下位方向へ１ビッ
トシフトさせる場合は、シフト量信号ｓ１に応答してト
ランジスタ８５〜８８がそれぞれオンする。これによ
り、入力ノードＮ２１および出力ノードＮ３０、入力ノ
ード２２および出力ノードＮ３１、入力ノードＮ２３お
よび出力ノードＮ３２ならびに接地ノードＮｇおよび出
力ノードＮ３３がそれぞれ接続される。

【００１９】これにより、入力ノードＮ２１〜Ｎ２３
は、それぞれ１ビット下位の出力ノードに接続される。
このため、入力データＩ０〜Ｉ３が下位方向へ１ビット
ずつシフトされて出力される。

【００２０】入力データＩ０〜Ｉ３を下位方向に２ビッ
トシフトさせる場合は、シフト量信号ｓ２に応答して、
トランジスタ８９〜９２がそれぞれオンする。これによ
り、入力ノードＮ２２および出力ノードＮ３０、入力ノ
ード２３および出力ノードＮ３１、接地ノードＮｇおよ
び出力ノードＮ３２ならびに接地ノードＮｇおよび出力
ノードＮ３３がそれぞれ接続される。

【００２１】すなわち、入力ノードＮ２２およびＮ２３
は、それぞれ２ビット下位の出力ノードに接続される。
このため、入力データＩ０〜Ｉ３が、下位方向へ２ビッ
トずつシフトされて出力される。

【００２２】入力データＩ０〜Ｉ３を下位方向に３ビッ
トシフトさせる場合は、シフト量信号ｓ３に応答して、
トランジスタ９３〜９６がそれぞれオンする。これによ
り、入力ノードＮ２３および出力ノードＮ３０、接地ノ
ードＮｇおよび出力ノードＮ３１、接地ノードＮｇおよ
び出力ノードＮ３２ならびに接地ノードＮｇおよび出力
ノードＮ３３がそれぞれ接続される。

【００２３】すなわち、入力ノードＮ２３は、３ビット
下位の出力ノードに接続される。このため、入力データ
Ｉ０〜Ｉ３が、下位方向へ３ビットシフトされて出力さ
れる。

【００２４】このような動作において、トランジスタ８
８，９１，９２および９４〜９６は、シフトの際にデー
タが足りなくなる上位のビットのデータを補う動作をす
る。このように補われるデータには、通常“０”のデー
タが用いられるが、その他のデータが用いられる場合も
ある。

【００２５】このようなシフト装置においては、入力デ
ータをシフトさせるためのトランジスタと、データを補
うためのトランジスタとが必要とされる。このため、こ
のシフト装置においては、入力データのビット数をｎと
した場合に、ｎ² 個のトランジスタを必要とする。

【００２６】

【発明が解決しようとする課題】しかし、前述のような
従来のシフト装置には、次のような問題があった。現
在、パーソナルコンピュータは、３２ビットのデータを
処理することが一般的であり、高性能なコンピュータ
は、６４ビットのデータを処理することが普通である。
このように６４ビットのデータを処理するコンピュータ
においては、データとして１２８ビットのデータを取扱
うことがある。

【００２７】このような現状から予測すると、西暦２０
００年には、データの幅として２５６ビットのデータの
シフト動作を行なうことが一般的となり、さらに、それ
以上の幅のデータのシフト動作を扱う可能性も生じると
考えられる。

【００２８】このため、２５６ビットのデータを処理す
ることを考えると、従来の単方向のシフト装置では、
（２６５）² ＝約６６０００個のトランジスタが必要に
なる。このように、従来の単方向のシフト装置において
は、その装置を構成するトランジスタの個数が極めて多
いという問題があった。

【００２９】この発明は、このような問題を解決するた
めになされたものであり、単方向のシフト装置を構成す
るトランジスタの数を少なくすることが可能なシフト装
置を提供することを目的とする。

【００３０】

【課題を解決するための手段】請求項１に記載の本発明
は、入力されたデータを任意のビット数シフトするシフ
ト装置であって、選択手段、シフト手段および制御手段
を備える。

【００３１】選択手段は、データを単方向に所定ビット
シフトする第１の状態およびデータをシフトしない第２
の状態を有し、それらの状態を選択的に形成することに
より、入力されたデータをシフトし、またはシフトしな
いで出力する。

【００３２】シフト手段は、０ビットのシフト量を含む
複数種類のシフト量でデータを単方向にシフト可能に設
けられた複数のトランジスタを有し、それらのシフト量
を選択的に用いて、選択手段から出力されたデータをさ
らに同じ方向にシフトし、またはシフトしないで出力す
る。

【００３３】制御手段は、選択手段およびシフト手段の
それぞれにおけるシフト量の組合わせにより、入力され
たデータを任意のビット数シフトするように選択手段お
よびシフト手段を制御する。

【００３４】請求項２に記載の本発明は、請求項１に記
載の発明の選択手段が、複数の第１の選択出力手段およ
び複数の第２の選択出力手段を含む。

【００３５】複数の第１の選択出力手段は、入力される
データにおける一部のビットのそれぞれに対応して設け
られ、各々が、対応するビットの情報および予め定めら
れた情報を選択的に出力する。

【００３６】複数の第２の選択出力手段は、入力される
データにおけるその他のビットのそれぞれに対応して設
けられ、各々が、対応するビットの情報および第１の状
態においてそのビットにシフトされるべきビットの情報
を選択的に出力する。

【００３７】そして、入力されたデータをシフトする場
合は、複数の第１の選択出力手段の各々が予め定められ
た情報を出力するとともに、複数の第２の選択出力手段
の各々が、対応するビットに第１の状態においてシフト
されるべきビットの情報を出力し、入力されたデータを
シフトしない場合は、複数の第１および第２の選択出力
手段の各々が、対応するビットの情報を出力する。

【００３８】請求項３に記載の本発明は、請求項１また
は２に記載の発明の選択手段によるデータの最大シフト
量をシフト手段によるデータの最大シフト量よりも多く
したものである。

【００３９】請求項４に記載の本発明は、入力されたデ
ータを任意のビット数シフトするシフト装置であって、
複数の選択手段、シフト手段および制御手段を備える。

【００４０】複数の選択手段各々は、入力されたデータ
を、複数段階で選択的に単方向へシフト可能に設けられ
る。複数の選択手段の各々は、データを単方向にシフト
する第１の状態およびデータをシフトしない第２の状態
を有し、それらの状態を選択的に形成することにより、
入力されたデータをシフトし、またはシフトしないで出
力する。

【００４１】シフト手段は、０ビットのシフト量を含む
複数種類のシフト量でデータを単方向にシフト可能に設
けられた複数のトランジスタを有し、それらのシフト量
を選択的に用いて、複数の選択手段の最終段のものから
出力されたデータをさらに同じ方向にシフトし、または
シフトしないで出力する。

【００４２】制御手段は、複数の選択手段およびシフト
手段のそれぞれにおけるシフト量の組合わせにより、入
力されたデータを任意のビット数シフトするように複数
の選択手段およびシフト手段を制御する。

【００４３】請求項５に記載の本発明は、請求項４に記
載の発明において、複数の選択手段の各々が、複数の第
１の選択出力手段および複数の第２の選択出力手段を含
む。

【００４４】複数の第１の選択出力手段は、入力される
データにおける一部のビットのそれぞれに対応して設け
られ、各々が、対応するビットの情報および予め定めら
れた情報を選択的に出力する。

【００４５】複数の第２の選択出力手段は、入力される
データにおけるその他のビットのそれぞれに対応して設
けられ、各々が、対応するビットの情報および第１の状
態においてそのビットにシフトされるべきビットの情報
を選択的に出力する。

【００４６】そして、入力されたデータをシフトする場
合は、複数の第１の選択出力手段の各々が予め定められ
た情報を出力するとともに、複数の第２の選択出力手段
の各々が、対応するビットに第１の状態においてシフト
されるべきビットの情報を出力し、入力されたデータを
シフトしない場合は、複数の第１および第２の選択出力
手段の各々が、対応するビットの情報を出力する。

【００４７】請求項６に記載の本発明は、請求項４また
は５に記載の発明において、複数の選択手段によるデー
タの最大シフト量をシフト手段によるデータの最大シフ
ト量よりも多くしたものである。

【００４８】

【作用】請求項１に記載の本発明によれば、選択手段に
おいては、入力されたデータを単方向に所定ビットシフ
トすることが可能である。選択手段は、状態を選択する
ことにより、シフトしたデータまたはシフトしないデー
タを選択的にシフト手段に供給する。

【００４９】シフト手段は、選択手段と同じ方向にデー
タをシフトすることが可能であり、そのシフト量を選択
的に用いる。シフト手段は、選択手段から供給されたデ
ータをさらにシフトしまたはシフトしないで出力する。

【００５０】そして、制御手段の制御により、選択手段
およびシフト手段のそれぞれにおけるシフト量を組合わ
せて用いることにより、入力されたデータを任意のビッ
ト数シフトすることができる。

【００５１】このように、シフト手段がデータのシフト
を行なう前の段階で、選択手段がデータのシフトをし得
る。したがって、このシフト手段は、シフト手段のみに
よってデータのシフトを行なう従来の場合よりも、最大
のシフト量を少なくすることができ、これによりトラン
ジスタの数を少なくすることが可能である。

【００５２】請求項２に記載の本発明によれば、データ
のシフトを行なう場合、選択手段における複数の第１の
選択出力手段の各々が、予め定められた情報を選択的に
出力する。これにより、複数の第１の選択出力手段の各
々は、入力データにおける対応するビットの情報と異な
る情報を出力する。

【００５３】このように、データのシフトを行なう場
合、選択手段における複数の第２の選択出力手段の各々
は、対応するビットに第１の状態においてシフトされる
べきビットの情報を出力する。

【００５４】これにより、複数の第１の選択出力手段の
各々からは、予め定められた情報が出力され、複数の第
２の選択出力手段の各々からは、シフトされるべきビッ
トの情報が出力される。

【００５５】一方、データのシフトを行なわない場合に
は、複数の第１および第２の選択出力手段の各々が、入
力データにおける対応するビットの情報を出力する。

【００５６】したがって、このような第１および第２の
選択出力手段によって、選択手段における状態を形成し
得る。

【００５７】請求項３に記載の本発明によれば、選択手
段によるデータの最大シフト量を、シフト手段によるデ
ータの最大シフト量よりも多くしたため、シフト手段が
受持つデータのシフト量をできる限り少なくすることが
可能である。したがって、シフト手段に設けるトランジ
スタの数をできる限り少なくし得る。

【００５８】請求項４に記載の本発明によれば、複数の
選択手段の各々においては、入力されたデータを単方向
に所定ビットシフトすることが可能である。各々の選択
手段は、状態を選択することにより、シフトしたデータ
またはシフトしないデータを選択的に出力する。複数の
選択手段の最終段のものは、データをシフト手段に供給
する。

【００５９】シフト手段は、複数の選択手段と同じ方向
にデータをシフトすることが可能であり、そのシフト量
を選択的に用いる。シフト手段は、複数の選択手段の最
終段のものから供給されたデータをシフトしまたはシフ
トしないで出力する。

【００６０】そして、制御手段の制御により、複数の選
択手段およびシフト手段のそれぞれにおけるシフト量を
組合わせて用いることにより、入力されたデータを任意
のビット数シフトすることができる。

【００６１】このように、シフト手段がデータのシフト
を行なう前の段階で、複数の選択手段が複数段階でデー
タのシフトをし得る。したがって、このシフト手段は、
シフト手段のみによってデータのシフトを行なう従来の
場合よりも、最大のシフト量を少なくすることができ、
これによりトランジスタの数を少なくすることが可能で
ある。

【００６２】請求項５に記載の本発明によれば、データ
のシフトを行なう場合、複数の選択手段の各々における
複数の第１の選択出力手段の各々が、予め定められた情
報を選択的に出力する。これにより、複数の第１の選択
出力手段の各々は、入力データにおける対応するビット
の情報と異なる情報を出力する。

【００６３】このようにデータのシフトを行なう場合、
複数の選択手段の各々における複数の第２の選択出力手
段の各々は、対応するビットに第１の状態においてシフ
トされるべきビットの情報を出力する。

【００６４】これにより、複数の第１の選択出力手段の
各々からは、予め定められた情報が出力され、複数の第
２の選択出力手段の各々からは、対応するビットに第１
の状態においてシフトされるべきビットの情報が出力さ
れる。

【００６５】一方、データのシフトを行なわない場合に
は、複数の第１および第２の選択出力手段の各々が、入
力データにおける対応するビットの情報を出力する。

【００６６】したがって、このような第１および第２の
選択出力手段によって、複数の選択手段の各々における
状態を形成し得る。

【００６７】請求項６に記載の本発明によれば、複数の
選択手段によるデータの最大シフト量を、シフト手段に
よるデータの最大シフト量よりも多くしたため、シフト
手段が受持つデータのシフト量をできる限り少なくする
ことが可能である。したがって、シフト手段に設けるト
ランジスタの数をできる限り少なくし得る。

【００６８】

【実施例】次に、この発明の実施例を図面に基づいて詳
細に説明する。

【００６９】第１実施例 まず、第１実施例について説明する。この第１実施例に
おいては、入力データを単方向（下位方向）にシフトし
て出力するシフト装置について説明する。この図１にお
いては、説明を簡単にするために、４ビットのデータを
下位方向にシフトするシフト装置を示す。図２は、図１
における選択出力回路の構成を示す回路図である。

【００７０】以下、図１および図２を参照して、図１の
シフト装置の構成について説明する。まず、図１を参照
して、このシフト装置は、入力データを予め定められた
シフト量だけシフトすることが可能な選択回路１と、選
択回路１から出力されたデータをさらに同じ方向にシフ
トすることが可能なシフト回路２と、選択回路１および
シフト回路２を制御する制御回路Ｃ１とを含む。シフト
回路２は、図８のシフト回路と対応するものである。

【００７１】この図１に示されるシフト装置は、４ビッ
トの入力データＩ０〜Ｉ３を受け、４ビットの出力デー
タＯ０〜Ｏ３を出力する。入力データは、Ｉ０〜Ｉ３の
順に下位ビットから上位ビットとなっている。出力デー
タは、Ｏ０〜Ｏ３の順に下位ビットから上位ビットとな
っている。

【００７２】選択回路１は、４個の選択出力回路１０〜
１３を含む。これらの選択出力回路１０〜１３の各々
は、データの入力のための２つのノードａおよびｂと、
データの出力のための１つのノードｏとを有する。

【００７３】選択出力回路１０は、入力データＩ０をノ
ードａに受けるとともに入力データＩ２をノードｂに受
ける。さらに、選択出力回路１０は、制御回路Ｃ１から
シフト量信号ｓ１０を受け、その信号に応答して、出力
ノードｏから中間ノードＮ０に入力データＩ０およびＩ
２を選択的に出力する。

【００７４】選択出力回路１１は、入力データＩ１を入
力ノードａに受けるとともに、入力データＩ３を入力ノ
ードｂに受ける。さらに、選択出力回路１１は、シフト
量信号ｓ１０を受け、その信号に応答して、ノードｏか
ら中間ノードＮ１に入力データＩ１およびＩ３を選択的
に出力する。

【００７５】選択出力回路１２は、入力データＩ２をノ
ードａに受けるとともに、接地ノードＮｇからの接地電
位に基づく“０”のデータ（以下補充データという）を
ノードｂに受ける。さらに、選択出力回路１２は、シフ
ト量信号ｓ１０を受け、その信号に応答して、ノードｏ
から中間ノードＮ０に入力データＩ２および補充データ
を選択的に出力する。

【００７６】選択出力回路１３は、入力データＩ３をノ
ードａに受けるとともに、接地ノードＮｇからの補充デ
ータをノードｂに受ける。さらに、選択出力回路１３
は、シフト量信号ｓ１０を受け、その信号に応答して、
ノードｏから中間ノードＮ３に入力データＩ３および補
充データを選択的に出力する。

【００７７】ここで、選択出力回路１０〜１３の各々の
構成について説明する。選択出力回路１０〜１３の各々
は、図２に示されるような構成を有する。ここで図２を
参照して、１つの選択出力回路は、Ｐチャネルトランジ
スタＴＰおよびＮチャネルトランジスタＴＮを含む。

【００７８】トランジスタＴＰは、シフト量信号ｓ１０
を受けるゲートを有し、ノードａとノードｏとの間に接
続される。トランジスタＴＮは、シフト量信号ｓ１０を
受けるゲートを有し、ノードｂとノードｏとの間に接続
される。このような構成により、シフト量信号ｓ１０が
“０”の信号レベル（Ｌレベル）である場合に、ノード
ａから入力されるデータが、ノードｏから出力される。

【００７９】一方、シフト量信号ｓ１０が“１”の信号
レベル（Ｈレベル）である場合に、ノードｂから入力さ
れたデータが、ノードｏから出力される。このようにし
て、選択出力回路１０〜１３の各々においては、入力さ
れた２つのデータが選択的に出力される。

【００８０】ここで、図１を参照して、シフト回路２
は、８個のＮチャネルトランジスタ２０〜２７を含む。
このシフト回路２において、出力データＯ０〜Ｏ３は、
それぞれ出力ノードＮ１０〜Ｎ１３から出力される。

【００８１】中間ノードＮ０と出力ノードＮ１０との
間、中間ノードＮ１と出力ノードＮ１１との間、中間ノ
ードＮ２と出力ノードＮ１２との間および中間ノードＮ
３と出力ノードＮ１３との間に、それぞれトランジスタ
２０，２１，２２および２３が接続される。

【００８２】中間ノードＮ１と出力ノードＮ１０との
間、中間ノードＮ２と出力ノードＮ１１との間、中間ノ
ードＮ３と出力ノードＮ１２との間および接地ノードＮ
ｇと出力ノードＮ１３との間に、それぞれトランジスタ
２４，２５，２６および２７が接続される。

【００８３】トランジスタ２０〜２３の各々は、ゲート
にシフト量信号ｓ０を受ける。トランジスタ２４〜２７
の各々は、ゲートにシフト量信号ｓ１を受ける。制御回
路Ｃ１は、シフト装置におけるデータのシフト量を制御
するために、前述したシフト量信号ｓ０，ｓ１およびｓ
１０をそれぞれ発生する。

【００８４】このシフト装置において、０ビットのシフ
トの場合（シフトをしない場合）は、シフト量信号ｓ０
が“１”の信号レベルとなる。１ビットのシフトをする
場合は、シフト量信号ｓ１が“１”の信号レベルとな
る。２ビットのシフトをする場合は、シフト量信号ｓ１
０が“１”の信号レベルとなる。３ビットのシフトをす
る場合は、シフト量信号ｓ１およびｓ１０がともに
“１”の信号レベルとなる。

【００８５】次に、図１のシフト装置の動作について説
明する。図３は、図１のシフト装置のシフト動作を説明
するための数値例を示す模式図である。この図３におい
ては、入力データＩ０〜Ｉ３を下位方向に１ビットシフ
トさせる第１の状態、入力データＩ０〜Ｉ３を下位方向
に２ビットシフトさせる第２の状態および入力データＩ
０〜Ｉ３を下位方向に３ビットシフトさせる第３の状態
のそれぞれにおける具体的な数値例が示される。以下、
図１および図３を参照してこのシフト装置の動作を説明
する。

【００８６】まず、第１の状態について説明する。この
場合、シフト量信号ｓ０およびｓ１０の信号レベルがと
もに“０”となり、シフト量信号ｓ１の信号レベルが
“１”となる。このため、選択回路１においては、選択
出力回路１０〜１３が、それぞれ入力データＩ０〜Ｉ３
をそのまま出力する。

【００８７】そして、シフト回路２においては、シフト
量信号ｓ１に応答して、トランジスタ２４〜２７がそれ
ぞれオンする。これにより中間ノードＮ１および出力ノ
ードＮ１０、中間ノードＮ２および出力ノードＮ１１、
中間ノードＮ３および出力ノードＮ１２ならびに接地ノ
ードＮｇおよび出力ノードＮ１３がそれぞれ接続され
る。

【００８８】すなわち、中間ノードＮ１〜Ｎ３が、それ
ぞれ１ビット下位方向側の出力ノードに接続されること
により、選択回路１から出力されたデータが、それぞれ
下位方向に１ビットシフトされて出力データＯ０〜Ｏ２
となる。そして、出力データＯ３が、接地ノードＮｇか
らの補充データ“０”となる。このようにして、データ
が１ビット下位方向にシフトされる。

【００８９】したがって、この第１の状態においては、
入力データＩ０〜Ｉ３が選択回路１においてシフトされ
ず、シフト回路２において１ビット下位方向にシフトさ
れる。たとえば、図３に示されるように、入力データ
“１１１０”がシフトされて、出力データ“０１１１”
となる。

【００９０】次に、第２の状態について説明する。この
場合、シフト量信号ｓ０およびｓ１０の信号レベルが、
ともに“１”となり、シフト量信号ｓ１の信号レベルが
“０”となる。

【００９１】このため、選択回路１においては、選択出
力回路１０が入力データＩ２を出力し、選択出力回路１
１が入力データＩ３を出力する。それとともに、選択出
力回路１２および１３が、ともに補充データ“０”を出
力する。これにより、選択回路１においては、入力デー
タＩ０〜Ｉ３を下位方向に２ビットシフトして出力す
る。

【００９２】シフト回路２においては、シフト量信号ｓ
０に応答して、トランジスタ２０〜２３がそれぞれオン
する。これにより、中間ノードＮ０および出力ノードＮ
１０、中間ノードＮ１および出力ノードＮ１１、中間ノ
ードＮ２および出力ノードＮ１２ならびに中間ノードＮ
３および出力ノードＮ１３がそれぞれ接続される。この
ため、選択回路１から出力されたデータが、シフトされ
ずに出力データＯ０〜Ｏ３となる。

【００９３】したがって、第２の状態においては、入力
データＩ０〜Ｉ３が選択回路１において下位方向に２ビ
ットシフトされ、シフト回路２において、シフトされな
い。その結果として、入力データＩ０〜Ｉ３は、下位方
向に２ビットシフトされてシフト装置から出力されるこ
とになる。たとえば、図３に示されるように、入力デー
タ“１１１０”がシフトされて出力データ“００１１”
となる。

【００９４】次に、第３の状態について説明する。この
場合、シフト量信号ｓ１およびｓ１０の信号レベルがと
もに“１”となり、シフト量信号ｓ０の信号レベルが
“０”となる。このため、選択回路１は、第２の状態の
場合と同じ動作状態となり、入力データＩ０〜Ｉ３を下
位方向に２ビットシフトして出力する。シフト回路２
は、第１の状態の場合と同じ動作状態となり、選択回路
１から出力されたデータを下位方向に１ビットシフトし
て出力する。

【００９５】したがって、この第３の状態においては、
入力データＩ０〜Ｉ３が、選択回路１において下位方向
に２ビットシフトされ、さらにシフト回路２において下
位方向に１ビットシフトされる。その結果、入力データ
Ｉ０〜Ｉ３は、シフト装置において、選択回路１におけ
るシフト量と、シフト回路２におけるシフト量との組合
わせにより、下位方向に３ビットシフトされる。たとえ
ば、図３に示されるように、入力データ“１１１０”が
シフトされ“０００１”となる。

【００９６】また、入力データＩ０〜Ｉ３を全くシフト
させないで出力する場合は、シフト量信号ｓ０の信号レ
ベルが“１”となり、シフト量信号ｓ１およびｓ１０の
信号レベルがともに“０”となる。この場合には、選択
回路１が第１の状態の場合と同じ動作状態となり、シフ
ト回路２が第２の状態の場合と同じ動作状態になる。し
たがって、この場合には、入力データＩ０〜Ｉ３が、シ
フトされずに出力データＯ０〜Ｏ３となる。

【００９７】このように、このシフト装置においては、
選択回路１におけるシフト量と、シフト回路２における
シフト量との組合わせにより、入力データを任意のビッ
ト数シフトして出力することができる。

【００９８】この第１実施例においては、入力データが
４ビットである場合を説明したが、それは簡単な一例に
すぎない。したがって、選択回路１における選択出力回
路の個数およびシフト回路２におけるトランジスタの個
数をそれぞれ多くすることにより、４ビットより多い入
力データを対象とするシフト装置にも適用できる。

【００９９】このように、第１実施例によるシフト装置
においては、入力データがｎビットの場合に、選択回路
１がｎ／２ビットの最大シフト量を受持ち、シフト回路
２が（（ｎ／２）−１）ビットの最大シフト量を受持
つ。

【０１００】この第１実施例によるシフト装置において
は、従来のものよりもトランジスタの数を少なくするこ
とができる。具体的に説明すると次のようになる。入力
データがｎビットである場合、選択回路１は２ｎ個のト
ランジスタを必要とする。また、シフト回路２は、０ビ
ットのシフトのためのトランジスタを含むため、ｎ²／
２個のトランジスタを必要とする。

【０１０１】したがって、このシフト装置は、入力デー
タがｎビットの場合に、（（ｎ² ／２）＋２ｎ）個のト
ランジスタで構成される。これにより、このシフト装置
は、たとえば、入力データが２５６ビットである場合
は、約３３３００個のトランジスタで構成される。

【０１０２】このため、このシフト装置は、従来のもの
よりもトランジスタの個数を少なくすることができる効
果が得られる。その効果は、入力データのビット数が多
くなるほど大きくなる。

【０１０３】第２実施例 次に、第２実施例について説明する。この第２実施例に
おいては、図１のシフト装置の構成を、上位方向への単
方向シフトを行なうシフト装置に適用した例について説
明する。

【０１０４】図４は、第２実施例によるシフト装置の構
成を示す回路図である。図４を参照して、このシフト装
置は、入力データを予め定められたシフト量だけ上位方
向へシフトすることが可能な選択回路３と、選択回路３
から出力されたデータをさらに上位方向へシフトするこ
とが可能なシフト回路４と、選択回路３およびシフト回
路４を制御するための制御回路Ｃ２とを含む。

【０１０５】選択回路３は、４個の選択出力回路３０〜
３３を含む。これらの選択出力回路の各々は、図２に示
されたものと同じ構成を有する。選択出力回路３０は、
入力データＩ０をノードａに受けるとともに、接地ノー
ドＮｇからの補充データ“０”をノードｂに受ける。そ
して、選択出力回路３０は、制御回路Ｃ２からシフト量
信号ｓ１０を受け、その信号に応答して、ノードｏから
中間ノードＮ０に入力データＩ０および補充データを選
択的に出力する。

【０１０６】選択出力回路３１は、入力データＩ１をノ
ードａに受けるとともに、接地ノードＮｇからの補充デ
ータをノードｂに受ける。そして、選択出力回路３１
は、シフト量信号ｓ１０を受け、その信号に応答して、
ノードｏから中間ノードＮ１に入力データＩ１および補
充データを選択的に出力する。

【０１０７】選択出力回路３２は、入力データＩ２をノ
ードａに受けるとともに、入力データＩ０をノードｂに
受ける。そして、選択出力回路３２は、シフト量信号ｓ
１０を受け、その信号に応答して、ノードｏから中間ノ
ードＮ２に入力データＩ２およびＩ０を選択的に出力す
る。

【０１０８】選択出力回路３３は、入力データＩ３をノ
ードａに受けるとともに、入力データＩ１をノードｂに
受ける。そして、選択出力回路３３は、シフト量信号ｓ
１０を受け、その信号に応答してノードｏから中間ノー
ドＮ３に入力データＩ３およびＩ１を選択的に出力す
る。

【０１０９】シフト回路４は、９個のＮチャネルトラン
ジスタ４０〜４８を含む。出力ノードＮ１０〜Ｎ１３か
らは、それぞれ出力データＯ０〜Ｏ３が出力される。こ
こで、入力データは、Ｉ０〜Ｉ３の順に下位ビットから
上位ビットとなっている。また、出力データは、Ｏ０〜
Ｏ３の順に下位ビットから上位ビットとなっている。

【０１１０】中間ノードＮ０と出力ノードＮ１０との
間、中間ノードＮ１と出力ノードＮ１１との間、中間ノ
ードＮ２と出力ノードＮ１２との間および中間ノードＮ
３と出力ノードＮ１３との間に、それぞれトランジスタ
４０，４１，４２および４３が接続される。

【０１１１】接地ノードＮｇと出力ノードＮ１０との
間、中間ノードＮ０と出力ノードＮ１１との間、中間ノ
ードＮ１と出力ノードＮ１２との間および中間ノードＮ
２と出力ノードＮ１３との間に、それぞれトランジスタ
４４，４５，４６および４７が接続される。

【０１１２】トランジスタ４０〜４３の各々は、ゲート
に制御回路Ｃ２からのシフト量信号ｓ０を受ける。トラ
ンジスタ４４〜４７の各々は、制御回路Ｃ２からのシフ
ト量信号ｓ１をゲートに受ける。

【０１１３】制御回路Ｃ２は、選択回路３およびシフト
回路４を制御するためのものであり、シフト量信号ｓ
０，ｓ１およびｓ１０を発生させる。０ビットのシフト
の場合（シフトをしない場合）は、シフト量信号ｓ０が
“１”の信号レベルとなる。上位方向に１ビットのシフ
トをする場合は、シフト量信号ｓ１が“１”の信号レベ
ルとなる。上位方向に２ビットのシフトをする場合は、
シフト量信号ｓ１０が“１”の信号レベルとなる。上位
方向に３ビットのシフトをする場合は、シフト量信号ｓ
１およびｓ１０がともに“１”の信号レベルとなる。

【０１１４】次に、図４のシフト装置の動作について説
明する。まず、入力データを上位方向に１ビットシフト
させる第１の状態について説明する。この場合は、シフ
ト量信号ｓ０およびｓ１０の信号レベルがともに“０”
となり、シフト量信号ｓ１の信号レベルが“１”とな
る。このため、選択回路３においては、選択出力回路３
０〜３３が、それぞれ入力データＩ０〜Ｉ３をそのまま
出力する。

【０１１５】そして、シフト回路４においては、シフト
量信号ｓ１に応答してトランジスタ４４〜４７がそれぞ
れオンする。これにより、接地ノードＮｇおよび出力ノ
ードＮ１０、中間ノードＮ０および出力ノードＮ１１、
中間ノードＮ１および出力ノードＮ１２ならびに中間ノ
ードＮ２および出力ノードＮ１３がそれぞれ接続され
る。

【０１１６】すなわち、中間ノードＮ０〜Ｎ２がそれぞ
れ１ビット上位方向側の出力ノードに接続されることに
より、選択回路３から出力されたデータが、それぞれ上
位方向に１ビットシフトされて出力データＯ１〜Ｏ３と
なる。そして、出力データＯ０が、接地ノードＮｇから
の補充データ“０”となる。このようにして、データが
１ビット上位方向にシフトされる。

【０１１７】したがって、この第１の状態においては、
入力データＩ０〜Ｉ３が、選択回路３においてシフトさ
れず、シフト回路４において上位方向に１ビットシフト
される。その結果として、入力データは上位方向に１ビ
ットシフトされて出力される。たとえば、入力データ
“０１１１”がシフトされ、出力データ“１１１０”と
なる。

【０１１８】次に、入力データを上位方向へ２ビットシ
フトさせる第２の状態について説明する。この場合、シ
フト量信号ｓ０およびｓ１の信号レベルがともに“０”
となり、シフト量信号ｓ１０の信号レベルが“１”とな
る。

【０１１９】このため、選択回路３においては、選択出
力回路３０および３１がともに補充データ“０”を出力
する。それとともに、選択出力回路３２が入力データＩ
０を出力し、選択出力回路３３が入力データＩ１を出力
する。これにより、選択回路３においては、入力データ
Ｉ０〜Ｉ３を上位方向へ２ビットシフトして出力する。

【０１２０】シフト回路４においては、シフト量信号ｓ
０に応答してトランジスタ４０〜４３がそれぞれオンす
る。これにより、中間ノードＮ０および出力ノードＮ１
０、中間ノードＮ１および出力ノードＮ１１、中間ノー
ドＮ２および出力ノードＮ１２ならびに中間ノードＮ３
および出力ノードＮ１３がそれぞれ接続される。このた
め、選択回路３から出力されたデータが、シフト回路４
においてシフトされずに、出力データＯ０〜Ｏ３とな
る。

【０１２１】したがって、第２の状態においては、入力
データＩ０〜Ｉ３が選択回路３において上位方向に２ビ
ットシフトされ、シフト回路４においてシフトされな
い。その結果として、入力データは、シフト装置におい
て上位方向へ２ビットシフトされて出力される。たとえ
ば、入力データ“０１１１”がシフトされて出力データ
“１１００”となる。

【０１２２】次に、入力データを上位方向へ３ビットシ
フトさせる第３の状態について説明する。この場合、シ
フト量信号ｓ０の信号レベルが“０”となり、シフト量
信号ｓ１およびｓ１０の信号レベルがともに“１”とな
る。

【０１２３】このため、選択回路３においては、第２の
状態の場合と同じ動作状態となり、入力データＩ０〜Ｉ
３を上位方向へ２ビットシフトして出力する。そして、
シフト回路４においては、第１の状態の場合と同じ動作
状態となり、選択回路３から出力れたデータを上位方向
へさらに１ビットシフトして出力する。

【０１２４】したがって、この第３の状態においては、
入力データＩ０〜Ｉ３が、選択回路３において上位方向
へ２ビットシフトされ、さらに、シフト回路４において
上位方向へ１ビットシフトされる。その結果、入力デー
タは、シフト装置において、選択回路３におけるシフト
量と、シフト回路４におけるシフト量との組合わせによ
り、上位方向へ３ビットシフトされ出力される。

【０１２５】この第２実施例においては、入力データが
４ビットである場合を説明したが、それは説明を簡単に
するための一例にすぎない。したがって、選択回路３の
選択出力回路の個数およびシフト回路４のトランジスタ
の個数を増加させることにより、４ビットよりも多い入
力データを対象とするシフト装置にも適用できる。

【０１２６】このように、第２実施例によるシフト装置
においては、第１実施例の場合と同様に、入力データが
ｎビットの場合に、選択回路３がｎ／２ビットの最大シ
フト量を受持ち、シフト回路４が（（ｎ／２）−１）ビ
ットの最大シフト量を受持つ。

【０１２７】この第２実施例によるシフト装置において
は、第１実施例の場合と同様に、従来のものよりもトラ
ンジスタの数を少なくすることができる。第２実施例に
よるシフト装置におけるトランジスタの個数は、第１実
施例の場合のトランジスタの個数と同じである。

【０１２８】したがって、このシフト装置は、入力デー
タがｎビットの場合、（（ｎ² ／２）＋２ｎ）個のトラ
ンジスタで構成される。これにより、このシフト装置
は、たとえば、入力データが２５６ビットである場合に
は、約３３３００個のトランジスタで構成される。

【０１２９】このため、このシフト装置は、従来のもの
よりもトランジスタ個数を少なくすることができる効果
が得られる。その効果は、入力データのビット数が多く
なるほど大きくなる。

【０１３０】第３実施例 次に、第３実施例について説明する。この第３実施例に
おいては、選択回路を複数段設けた例について説明す
る。第１および第２実施例においては、選択回路を１段
設けた例について説明したが、選択回路を複数段設けて
も、シフト装置を構成するトランジスタ個数を従来より
も少なくすることができる。

【０１３１】このようにすれば、シフト装置に含まれる
シフト回路を構成するトランジスタの個数を第１および
第２の場合よりも少なくすることが可能である。以下、
そのシフト装置について詳細に説明する。

【０１３２】図５は、第３実施例によるシフト装置の概
略構成を示すブロック図である。図５のシフト装置は、
８ビットの入力データを対象としたシフト装置の例であ
る。このシフト装置は、２段の選択回路５および６と、
シフト回路７と、制御回路Ｃ３とを含む。このシフト装
置７は、８ビットの入力データＩ０〜Ｉ７を受け、最終
的に８ビットの出力データＯ０〜Ｏ７を出力する。

【０１３３】ここで、入力データは、Ｉ０〜Ｉ７の順に
下位ビットから上位ビットとなっており、出力データ
は、Ｏ０〜Ｏ７の順に下位ビットから上位ビットとなっ
ている。

【０１３４】図６は、第３実施例によるシフト装置の詳
細な構成を示す回路図である。図６を参照して、選択回
路５は、入力データＩ０〜Ｉ７を受け、制御回路Ｃ３か
らのシフト量信号ｓ１１に応答して、入力データＩ０〜
Ｉ７を下位方向へ４ビットシフトし、または、シフトし
ないで出力する回路である。

【０１３５】選択回路５は、８個の選択出力回路５０〜
５７を含む。選択出力回路５０〜５７の各々は、図２に
示されたものと同じ構成を有する。選択出力回路５０〜
５７は、それぞれ入力データＩ０〜Ｉ７に対応して設け
られる。

【０１３６】選択出力回路５０〜５７の各々は、ノード
ａに入力データＩ０〜Ｉ７のうちの対応するものを受け
る。さらに、選択出力回路５０〜５３は、それぞれ入力
データＩ４〜Ｉ７に対応する。選択出力回路５０〜５３
の各々は、ノードｂに、入力データＩ４〜Ｉ７のうちの
対応するものを受ける。選択出力回路５４〜５７の各々
は、接地ノードＮｇからの補充データ“０”をノードｂ
に受ける。

【０１３７】選択出力回路５０〜５７の各々は、シフト
量信号ｓ１１を受け、その信号に応答して、ノードａお
よびノードｂに受けるデータを選択的にノードｏから出
力する。このため、選択回路５は、シフト量信号ｓ１１
の信号レベルが“０”である場合に、入力データＩ０〜
Ｉ７をシフトしないで出力する。一方、シフト量信号ｓ
１１の信号レベルが“１”である場合、選択回路５は、
入力データＩ０〜Ｉ７を下位方向に４ビットシフトして
出力する。

【０１３８】選択回路６は、選択回路５から出力される
複数のデータを受け、制御回路Ｃ３からのシフト量信号
ｓ１２に応答して、受けたデータを下位方向へ２ビット
シフトし、または、シフトしないで出力する回路であ
る。

【０１３９】選択回路６は、８個の選択出力回路６０〜
６７を含む。これらの選択出力回路６０〜６７の各々
は、図２に示されたものと同じ構成を有する。選択出力
回路６０〜６７は、それぞれ選択回路５における選択出
力回路５０〜５７に対応して設けられる。選択出力回路
６０〜６７の各々は、ノードａに、選択出力回路５０〜
５７のうちの対応するものから出力されるデータを受け
る。

【０１４０】さらに、選択出力回路６０〜６５は、それ
ぞれ選択出力回路５２〜５７から出力されるデータに対
応する。選択出力回路６０〜６５の各々は、選択出力回
路５２〜５７から出力されるデータのうちの対応するデ
ータをノードｂに受ける。選択出力回路６６および６７
の各々は、接地ノードＮｇからの補充データ“０”をノ
ードｂに受ける。

【０１４１】選択出力回路６０〜６７の各々は、シフト
量信号ｓ１２を受け、その信号に応答して、ノードａお
よびノードｂに受けるデータを選択的にノードｏから出
力する。このため、選択回路６は、シフト量信号ｓ１２
の信号レベルが“０”である場合に、選択回路５から出
力されたデータをシフトしないでそのまま出力する。一
方、シフト量信号ｓ１２の信号レベルが“１”である場
合に、選択回路６は、選択回路５から出力されたデータ
を下位方向へ２ビットシフトして出力する。

【０１４２】シフト回路７は、選択回路６から出力され
る複数のデータを受け、制御回路Ｃ３からのシフト量信
号ｓ０およびｓ１のそれぞれに応答して、受けたデータ
を、下位方向へ１ビットシフトし、または、シフトしな
いで出力する回路である。このシフト回路７は、出力デ
ータＯ０〜Ｏ７を出力する。

【０１４３】シフト回路７は、１６個のＮチャネルトラ
ンジスタＴ０〜Ｔ１５を含む。シフト回路７は、図１の
シフト回路２を８ビット用に拡張したものである。

【０１４４】したがって、シフト回路７は、０ビットの
シフトの場合に、シフト量信号ｓ０に応答して動作する
トランジスタを、シフト回路２の２倍の数設け、さら
に、下位方向への１ビットのシフトの場合にシフト量信
号ｓ１に応答して動作するトランジスタをシフト回路２
の２倍の数設けたものである。このため、シフト回路７
のトランジスタＴ０〜Ｔ１５は、シフト回路２のトラン
ジスタ２０〜２７と同様の態様で接続される。

【０１４５】このシフト回路７において、トランジスタ
Ｔ０〜Ｔ７の各々は、ゲートにシフト量信号ｓ０を受
け、その信号に応答して動作する。シフト回路７におい
て、トランジスタＴ８〜Ｔ１５の各々は、ゲートにシフ
ト量信号ｓ１を受け、その信号に応答して動作する。

【０１４６】このような構成のシフト回路７は、シフト
量信号ｓ０の信号レベルが“１”である場合に、選択回
路６から出力されたデータを、シフトさせないで出力デ
ータＯ０〜Ｏ７として出力する。一方、シフト量信号ｓ
１の信号レベルが“１”である場合に、シフト回路７
は、選択回路６から出力されるデータを下位方向へ１ビ
ットシフトし、出力信号Ｏ０〜Ｏ７として出力する。そ
の場合、出力データＯ７には、接地ノードＮｇからの補
充データ“０”が補充される。

【０１４７】制御回路Ｃ３は、選択回路５，６およびシ
フト回路７を制御するためのものであり、その制御のた
めに、シフト量信号ｓ０，ｓ１，ｓ１２およびｓ１１を
出力する。

【０１４８】次に、図６のシフト回路の動作について説
明する。入力データＩ０〜Ｉ７を下位方向へ１ビットシ
フトさせる場合には、シフト量信号ｓ１の信号レベルが
“１”になり、その他のシフト量信号の信号レベルが
“０”になる。この場合、選択回路５および６は、デー
タをシフトせず、シフト回路７がデータを下位方向へ１
ビットシフトさせる。その結果、シフト装置において、
入力データＩ０〜Ｉ７が下位方向へ１ビットシフトされ
て出力される。

【０１４９】入力データＩ０〜Ｉ７を下位方向へ２ビッ
トシフトさせる場合には、シフト量信号ｓ１２の信号レ
ベルが“１”となり、その他のシフト量信号の信号レベ
ルが“０”になる。この場合、選択回路５およびシフト
回路７は、それぞれデータをシフトせず、選択回路６が
データを下位方向へ２ビットシフトする。その結果、シ
フト装置において、入力データＩ０〜Ｉ７が下位方向へ
２ビットシフトされて出力される。

【０１５０】入力データＩ０〜Ｉ７を下位方向へ３ビッ
トシフトさせる場合には、シフト量信号ｓ１およびｓ１
２の信号レベルがともに“１”になり、その他のシフト
量信号の信号レベルが“０”になる。この場合、選択回
路５がデータをシフトせず、選択回路６がデータを下位
方向に２ビットシフトし、さらに、シフト回路７がデー
タを下位方向に１ビットシフトさせる。その結果、シフ
ト装置において、入力データＩ０〜Ｉ７が下位方向へ３
ビットシフトされて出力される。

【０１５１】データを下位方向へ４ビットシフトさせる
場合には、シフト量信号ｓ１１の信号レベルが“１”に
なり、その他のシフト量信号の信号レベルが“０”にな
る。この場合、選択回路５がデータを下位方向へ４ビッ
トシフトし、選択回路６およびシフト回路７のそれぞれ
は、データをシフトしない。その結果、シフト装置にお
いて、入力データＩ０〜Ｉ７が下位方向へ４ビットシフ
トされて出力される。

【０１５２】入力データＩ０〜Ｉ７を下位方向へ５ビッ
トシフトさせる場合は、シフト量信号ｓ１およびｓ１１
の信号レベルがともに“１”になり、その他のシフト量
信号の信号レベルが“０”になる。この場合、選択回路
５およびシフト回路７がそれぞれデータをシフトし、選
択回路６がデータをシフトしない。その結果、入力デー
タＩ０〜Ｉ７が下位方向へ５ビットシフトされて出力さ
れる。

【０１５３】入力データＩ０〜Ｉ７を下位方向へ６ビッ
トシフトさせる場合には、シフト量信号Ｓ１２およびＳ
１１の信号レベルがともに“１”になり、その他のシフ
ト量信号の信号レベルが“０”になる。この場合、選択
回路５および６がそれぞれデータをシフトし、シフト回
路７がデータをシフトしない。その結果、入力データＩ
０〜Ｉ７が下位方向へ６ビットシフトされて出力され
る。

【０１５４】入力データＩ０〜Ｉ７を下位方向へ７ビッ
トシフトさせる場合には、シフト量信号ｓ１，ｓ１２お
よびｓ１１のそれぞれの信号レベルが“１”になり、シ
フト量信号ｓ０の信号レベルが“０”になる。この場
合、選択回路５，６およびシフト回路７がそれぞれデー
タをシフトさせる。その結果、入力データＩ０〜Ｉ７が
下位方向へ７ビットシフトされて出力される。

【０１５５】この第３実施例においては、入力データが
８ビットである場合を説明したが、それは、説明を簡単
にするための一例にすぎない。したがって、選択回路５
および６の各々における選択出力回路の個数、シフト回
路７のトランジスタの個数および選択回路の段数（個
数）をそれぞれ多くすることにより、８ビットよりも多
いビット数の入力データを対象とするシフト装置にも適
用できる。

【０１５６】このように、第３実施例によるシフト装置
においては、選択回路５が４ビットの最大シフト量を受
持ち、シフト回路６が２ビットの最大シフト量を受持
ち、さらに、シフト回路７が１ビットの最大シフト量を
受持つ。そして、このシフト装置においては、選択回路
５，６およびシフト回路７のそれぞれのシフト量を組合
わせることにより、入力データＩ０〜Ｉ７を任意のビッ
ト数シフトして出力することができる。

【０１５７】以上のように、この第３実施例によるシフ
ト装置においては、選択回路を複数段設けることによ
り、シフト回路を構成するトランジスタの個数を少数に
した。このため、このシフト装置は、シフト装置を構成
するトランジスタの個数を従来のものよりも少なくする
ことができ、さらに、第１および第２実施例に示される
ものよりもトランジスタの個数を少なくすることができ
るという効果が得られる。このような効果は、シフト対
象の入力データのビット数が増加するほど大きくなる。

【０１５８】なお、この第３実施例においては、選択回
路を複数段備えたシフト装置の例として、入力データを
下位方向へシフトさせるものについて説明したが、これ
に限らず、このような技術を応用すれば、図４に示され
るような上位方向へのシフト回路をもとにして、データ
を上位方向へシフトさせるシフト装置に適用することが
可能である。

【０１５９】次に、前述した第１〜第３の実施例におけ
るシフト装置のその他の特徴について説明する。図１、
図４および図６をそれぞれ参照して、これらの図に示さ
れたシフト装置は、所定の回路パターンを繰り返し形成
することにより、多数のビットの入力データに対応する
ような構成となっている。

【０１６０】このため、これらの実施例に示されたシフ
ト装置の各々は、同じ回路パターンを繰り返し形成する
ことにより構成することが可能であるので、このような
シフト装置を半導体基板上に形成する場合には、その設
計を容易に行なうことができ、設計費用を安価にするこ
とができるという実用的な効果が得られる。

【０１６１】なお、第１〜第３実施例においては、上位
のビットまたは下位のビットのデータを補うための補充
データを“０”とする場合について説明したが、これに
限らず、その補充データは、“０”以外の予め定められ
たデータを用いてもよい。また、第１〜第３実施例にお
いては、シフト回路をＮチャネル型のトランジスタで構
成したが、これに限らず、Ｐチャネル型のトランジスタ
で構成してもよい。

【０１６２】さらに、第１〜第３実施例における選択出
力回路は、ＰチャネルトランジスタおよびＮチャネルト
ランジスタを有するものとしたが、これに限らず、２つ
の入力データを選択的に出力する機能を有するものであ
ればどのような回路であってもよい。

【０１６３】

【発明の効果】請求項１に記載の本発明によれば、単方
向にデータをシフトする装置において、シフト手段がデ
ータのシフトを行なう前の段階で、選択手段がデータの
シフトをするような構成にした。このため、シフト手段
のみでデータのシフトを行なう場合よりも、シフト手段
のトランジスタの数を少なくすることができる。このた
め、シフト装置全体に含まれるトランジスタの数を少な
くすることができる。

【０１６４】請求項２に記載の本発明によれば、入力さ
れたデータのシフトを行なう場合は、複数の第２の出力
手段の各々が、入力されたデータのうちのシフトされる
べきビットの情報を出力する。それとともに、複数の第
１の出力手段の各々が、シフトされたビットの情報を補
うために、予め定められた情報を出力する。これによ
り、選択手段の第１の状態を形成することができる。

【０１６５】一方、入力される入力されたデータのシフ
トを行なわない場合は、複数の第１および第２の選択出
力手段の各々が、対応するビットについての入力データ
をそのまま出力する。これにより、選択手段における第
２の状態を形成することができる。このようにして、選
択手段における２つの動作状態を選択的に形成すること
ができる。

【０１６６】請求項３に記載の本発明によれば、選択手
段によるデータの最大シフト量を、シフト手段によるデ
ータの最大シフト量よりも多くした。このため、シフト
手段が受持つデータのシフト量をできる限り少なくする
ことができる。したがって、シフト手段におけるトラン
ジスタの数をできる限り少なくすることができる。この
ため、シフト装置全体に含まれるトランジスタの数を少
なくすることができる。

【０１６７】請求項４に記載の本発明によれば、単方向
へデータをシフトする装置において、シフト手段がデー
タのシフトを行なう前に、複数の選択手段が複数段階で
データのシフトをするような構成にした。このため、シ
フト手段のみでデータのシフトを行なう場合よりもシフ
ト手段のトランジスタの数を少なくすることができる。
このため、シフト装置全体に含まれるトランジスタの数
を少なくすることができる。このような効果は、選択手
段を１段設ける場合よりも大きくなる。

【０１６８】請求項５に記載の本発明によれば、入力さ
れたデータのシフトを行なう場合は、複数の第２の出力
手段の各々が、入力されたデータのうちのシフトされる
べきビットの情報を出力する。それとともに、複数の第
１の出力手段の各々が、シフトされたビットの情報を補
うために、予め定められた情報を出力する。これによ
り、複数の選択手段の各々において、第１の状態を形成
することができる。

【０１６９】一方、入力されたデータのシフトを行なわ
ない場合は、複数の第１および第２の選択出力手段の各
々が、対応するビットの入力データをそのまま出力す
る。これにより、複数の選択手段の各々において、第２
の状態を形成することができる。このようにして、複数
の選択手段の各々において、２つの動作状態を選択的に
形成することができる。

【０１７０】請求項６に記載の本発明によれば、複数の
選択手段によるデータの最大シフト量を、シフト手段に
よるデータの最大シフト量よりも多くした。このため、
シフト手段が受持つデータのシフト量をできる限り少な
くすることができる。したがって、シフト手段に設ける
トランジスタの数をできる限り少なくすることができ
る。このため、シフト装置全体に含まれるトランジスタ
の数を少なくすることができる。

【図面の簡単な説明】

【図１】 第１実施例によるシフト装置の構成を示す回
路図である。

【図２】 図１における選択出力回路の構成を示す回路
図である。

【図３】 図１のシフト装置のシフト動作を説明するた
めの模式図である。

【図４】 第２実施例によるシフト装置の構成を示す回
路図である。

【図５】 第３実施例によるシフト装置の概略構成を示
すブロック図である。

【図６】 第３実施例によるシフト装置の詳細な構成を
示す回路図である。

【図７】 従来のシフト装置によるデータのシフト一例
を示す模式図である。

【図８】 従来の単方向シフト装置の構成を示す回路図
である。

【図９】 図８のシフト装置のシフト動作を説明するた
めの模式図である。

【符号の説明】

１，３，５，６ 選択回路、２，４，７ シフト回路、
１０〜１３，３０〜３３，５０〜５７，６０〜６７ 選
択出力回路、２０〜２７，４０〜４７，Ｔ０〜Ｔ１５
Ｎチャネルトランジスタ、Ｃ１〜Ｃ３ 制御回路。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力されたデータを任意のビット数シフ
   トするシフト装置であって、 データを単方向に所定ビットシフトする第１の状態およ
   びデータをシフトしない第２の状態を有し、それらの状
   態を選択的に形成することにより、前記入力されたデー
   タをシフトし、またはシフトしないで出力する選択手段
   と、 ０ビットのシフト量を含む複数種類のシフト量でデータ
   を単方向にシフト可能に設けられた複数のトランジスタ
   を有し、それらのシフト量を選択的に用いて、前記選択
   手段から出力されたデータをさらに同じ方向にシフト
   し、またはシフトしないで出力するシフト手段と、 前記選択手段および前記シフト手段のそれぞれにおける
   シフト量の組合わせにより、前記入力されたデータを任
   意のビット数シフトするように前記選択手段および前記
   シフト手段を制御するための制御手段とを備えた、シフ
   ト装置。
2. 【請求項２】 前記選択手段は、 入力されるデータにおける一部のビットのそれぞれに対
   応して設けられ、各々が、対応するビットの情報および
   予め定められた情報を選択的に出力する複数の第１の選
   択出力手段と、 前記入力されるデータにおけるその他のビットのそれぞ
   れに対応して設けられ、各々が、対応するビットの情報
   および前記第１の状態においてそのビットにシフトされ
   るべきビットの情報を選択的に出力する複数の第２の選
   択出力手段とを含み、 前記入力されたデータをシフトする場合は、前記複数の
   第１の選択出力手段の各々が前記予め定められた情報を
   出力するとともに、前記複数の第２の選択出力手段の各
   々が、対応するビットに前記第１の状態においてシフト
   されるべきビットの情報を出力し、前記入力されたデー
   タをシフトしない場合は、前記複数の第１および第２の
   選択出力手段の各々が、対応するビットの情報を出力す
   る、請求項１記載のシフト装置。
3. 【請求項３】 前記選択手段によるデータの最大シフト
   量を前記シフト手段によるデータの最大シフト量よりも
   多くした、請求項１または２記載のシフト装置。
4. 【請求項４】 入力されたデータを任意のビット数シフ
   トするシフト装置であって、 前記入力されたデータを、複数段階で選択的に単方向へ
   シフト可能に設けられた複数の選択手段と、 前記複数の選択手段の各々は、データを単方向にシフト
   する第１の状態およびデータをシフトしない第２の状態
   を有し、それらの状態を選択的に形成することにより、
   入力されたデータをシフトし、またはシフトしないで出
   力し、 ０ビットのシフト量を含む複数種類のシフト量でデータ
   を単方向にシフト可能に設けられた複数のトランジスタ
   を有し、それらのシフト量を選択的に用いて、前記複数
   の選択手段の最終段のものから出力されたデータをさら
   に同じ方向にシフトし、またはシフトしないで出力する
   シフト手段と、 前記複数の選択手段および前記シフト手段のそれぞれに
   おけるシフト量の組合わせにより、前記入力されたデー
   タを任意のビット数シフトするように前記複数の選択手
   段および前記シフト手段を制御するための制御手段とを
   備えた、シフト装置。
5. 【請求項５】 前記複数の選択手段の各々は、 入力されるデータにおける一部のビットのそれぞれに対
   応して設けられ、各々が、対応するビットの情報および
   予め定められた情報を選択的に出力する複数の第１の選
   択出力手段と、 前記入力されるデータにおけるその他のビットの各々に
   対応して設けられ、各々が、対応するビットの情報およ
   び前記第１の状態においてそのビットにシフトされるべ
   きビットの情報を選択的に出力する複数の第２の選択出
   力手段とを含み、 前記入力されたデータをシフトする場合は、前記複数の
   第１の選択出力手段の各々が前記予め定められた情報を
   出力するとともに、前記複数の第２の選択出力手段の各
   々が、対応するビットに前記第１の状態においてシフト
   されるビットの情報を出力し、前記入力されたデータを
   シフトしない場合は、前記複数の第１および第２の選択
   出力手段の各々が、対応するビットの情報を出力する、
   請求項４記載のシフト装置。
6. 【請求項６】 前記複数の選択手段によるデータの最大
   シフト量を前記シフト手段によるデータの最大シフト量
   よりも多くした、請求項４または５記載のシフト装置。